JPH03187638A - 信号同期方式 - Google Patents
信号同期方式Info
- Publication number
- JPH03187638A JPH03187638A JP1325937A JP32593789A JPH03187638A JP H03187638 A JPH03187638 A JP H03187638A JP 1325937 A JP1325937 A JP 1325937A JP 32593789 A JP32593789 A JP 32593789A JP H03187638 A JPH03187638 A JP H03187638A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- signal
- circuit
- frame
- frame phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 23
- 230000001934 delay Effects 0.000 claims description 2
- 238000010521 absorption reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は伝送路が二重化された時分割多重信号受信装置
等の二重化されたデータ信号間の同期方式に関する。
等の二重化されたデータ信号間の同期方式に関する。
伝送路が二重化された時分割多重信号受信装置等におい
ては、一般に伝送路の伝播遅延時間が異なるために、受
信信号のフレーム位相が異なることになる。このため現
用系から予備系への切り替えを行った際には、この遅延
時間差に起因する信号誤りが発生する。
ては、一般に伝送路の伝播遅延時間が異なるために、受
信信号のフレーム位相が異なることになる。このため現
用系から予備系への切り替えを行った際には、この遅延
時間差に起因する信号誤りが発生する。
この切り替え時の信号誤りを防ぐため、従来は第２図に
示すような構成をとっている。すなわち、二重化された
自系および１系のそれぞれの受信部４０、５０にフレー
ム同期回路９および１３と、自系および他系のフレーム
位相を比較するフレーム位相比較回路１０および１４と
、データ信号を遅延させて出力する遅延回路１１および
１５と、フレーム位相比較回路１０および１４の出力、
および自系が０系であるか否かを示す信号ａおよびｂに
より、遅延回路工１および１５の遅延量を制御する制御
回路１２および１６を有している。
示すような構成をとっている。すなわち、二重化された
自系および１系のそれぞれの受信部４０、５０にフレー
ム同期回路９および１３と、自系および他系のフレーム
位相を比較するフレーム位相比較回路１０および１４と
、データ信号を遅延させて出力する遅延回路１１および
１５と、フレーム位相比較回路１０および１４の出力、
および自系が０系であるか否かを示す信号ａおよびｂに
より、遅延回路工１および１５の遅延量を制御する制御
回路１２および１６を有している。
ここで自系および１系の受信部４０．５０は、遅延量の
異なったデータ信号を受け、フレーム同期回路９および
１３でフレーム同期をとることにより、フレーム位相の
検出を行う。さらにフレーム位相比較回路１０および１
４により、自系および他系のフレーム位相を比較して両
系の遅延時間差を検出し、自系および１系の遅延回路１
１および１５の遅延量の差が、ここで検出した両系の遅
延時間差に等しくなるよう制御回路１２および１６によ
って遅延量の制御を行う。
異なったデータ信号を受け、フレーム同期回路９および
１３でフレーム同期をとることにより、フレーム位相の
検出を行う。さらにフレーム位相比較回路１０および１
４により、自系および他系のフレーム位相を比較して両
系の遅延時間差を検出し、自系および１系の遅延回路１
１および１５の遅延量の差が、ここで検出した両系の遅
延時間差に等しくなるよう制御回路１２および１６によ
って遅延量の制御を行う。
すなわち、１系のフレーム位相が０系のフレーム位相に
対し０．２フレーム長だけ遅れていた場合には、１系の
伝送路の伝播遅延時間が、０系のそれより０．２フレー
ム長だけ大きかったと判定され、１系の遅延回路１５の
遅延量を０系の遅延回路１１の遅延量よりも０．２フレ
ーム長だけ小さくなるように制御することによって、両
系の遅延回路１１および１５からの出力データの位相を
等しくするように動作する。
対し０．２フレーム長だけ遅れていた場合には、１系の
伝送路の伝播遅延時間が、０系のそれより０．２フレー
ム長だけ大きかったと判定され、１系の遅延回路１５の
遅延量を０系の遅延回路１１の遅延量よりも０．２フレ
ーム長だけ小さくなるように制御することによって、両
系の遅延回路１１および１５からの出力データの位相を
等しくするように動作する。
ここで、０系をシステム立ち上げ時の現用系、１系を予
備系とした場合、０系の遅延回路１１の遅延量は遅延時
間差の吸収の範囲を均等にするために遅延回路１１の可
変遅延量の中央値に設定するのが一般的である。以下、
単に中央値という場合には、遅延回路の可変遅延量の中
央値を意味するものとする。
備系とした場合、０系の遅延回路１１の遅延量は遅延時
間差の吸収の範囲を均等にするために遅延回路１１の可
変遅延量の中央値に設定するのが一般的である。以下、
単に中央値という場合には、遅延回路の可変遅延量の中
央値を意味するものとする。
１系の遅延回路１５の遅延量は、前述したように０系と
のフレーム位相差に等しい分だけ遅延回路１５の中央値
から加算、減算することにより設定される。
のフレーム位相差に等しい分だけ遅延回路１５の中央値
から加算、減算することにより設定される。
上述した従来の信号同期方式では、０系の遅延量を固定
し自系の遅延量を変えることにより遅延時間差の吸収を
行っており、以下のような場合では切り替え時の信号誤
りは発生しない。
し自系の遅延量を変えることにより遅延時間差の吸収を
行っており、以下のような場合では切り替え時の信号誤
りは発生しない。
すなわち、０系から１系への切り替え、また、０系の回
線の遅延量の変更を伴わない場合の１系から自系への切
り戻しである。例えば、自系の回線障害による自系から
１系への切り替え、その後の０系の回線復旧により１系
から０系へ切り戻す場合、また、０系の受信部の障害に
よる０系から１系への切り替え、その後の自系の受信部
の取り替え等により１系から０系へ切り戻す場合等であ
る。
線の遅延量の変更を伴わない場合の１系から自系への切
り戻しである。例えば、自系の回線障害による自系から
１系への切り替え、その後の０系の回線復旧により１系
から０系へ切り戻す場合、また、０系の受信部の障害に
よる０系から１系への切り替え、その後の自系の受信部
の取り替え等により１系から０系へ切り戻す場合等であ
る。
しかし、０系の回線の遅延量の変更を伴うような場合、
すなわち、０系の回線障害により、０系の回線を変更し
た場合の１系から自系への切り戻しの際に、回線変更に
よる遅延時間差が吸収できなくなり、切り替え時の信号
誤りが発生するといった欠点があった。
すなわち、０系の回線障害により、０系の回線を変更し
た場合の１系から自系への切り戻しの際に、回線変更に
よる遅延時間差が吸収できなくなり、切り替え時の信号
誤りが発生するといった欠点があった。
本発明の目的は、現用系の遅延回路の遅延量を固定せず
、現用系の遅延回路の遅延量に対し両系のフレーム位相
差を加算、ｆＩｉ算することによって予備系の遅延回路
の遅延量を設定することにより、回線の遅延回路の変更
を伴う場合の切り替え、切り戻しに際しても、常に遅延
時間差の吸収を行い、信号誤りの発生を抑える信号同期
方式を提供することにある。
、現用系の遅延回路の遅延量に対し両系のフレーム位相
差を加算、ｆＩｉ算することによって予備系の遅延回路
の遅延量を設定することにより、回線の遅延回路の変更
を伴う場合の切り替え、切り戻しに際しても、常に遅延
時間差の吸収を行い、信号誤りの発生を抑える信号同期
方式を提供することにある。
本発明の信号同期方式は、
伝送路が二重化されたフレーム同期信号系において、二
重化されたそれぞれの信号受信部が、受信信号のフレー
ム同期をとることによりフレーム位相を検出して、フレ
ーム位相信号を出力するフレーム同期回路と、 前記フレーム同期回路からのフレーム位相信号によって
、自系および他系のフレーム位相の比較を行うフレーム
位相比較回路と、 受信信号を遅延させて出力する遅延量可変の遅延回路と
、 前記フレーム位相比較回路の出力および他系の遅延回路
の設定を示す信号により前記遅延回路の遅延量を設定す
る制御回路とを備えることを特徴としている。
重化されたそれぞれの信号受信部が、受信信号のフレー
ム同期をとることによりフレーム位相を検出して、フレ
ーム位相信号を出力するフレーム同期回路と、 前記フレーム同期回路からのフレーム位相信号によって
、自系および他系のフレーム位相の比較を行うフレーム
位相比較回路と、 受信信号を遅延させて出力する遅延量可変の遅延回路と
、 前記フレーム位相比較回路の出力および他系の遅延回路
の設定を示す信号により前記遅延回路の遅延量を設定す
る制御回路とを備えることを特徴としている。
次に、本発明の実施例について図面を参照して説明する
。
。
本発明の一実施例を第１図に示す。ここで二重化された
信号受信部２０．３０を、それぞれ自系および１系とす
る。
信号受信部２０．３０を、それぞれ自系および１系とす
る。
１および５はそれぞれ０系および１系のフレーム同期回
路であり、それぞれの伝送路の伝播遅延の差により異な
ったフレーム位相を持つ信号を受信し、フレーム同期を
とることにより各々のフレーム位相を検出する。
路であり、それぞれの伝送路の伝播遅延の差により異な
ったフレーム位相を持つ信号を受信し、フレーム同期を
とることにより各々のフレーム位相を検出する。
２および６はそれぞれ自系および１系のフレーム位相比
較回路で、フレーム同期回路１および５から出力される
自系および他系のフレーム位相信号を比較し、０系およ
び自系のフレーム位相差、すなわち自系および１系の伝
送路の伝播遅延時間差を検出する。
較回路で、フレーム同期回路１および５から出力される
自系および他系のフレーム位相信号を比較し、０系およ
び自系のフレーム位相差、すなわち自系および１系の伝
送路の伝播遅延時間差を検出する。
３および７はそれぞれ自系および１系の遅延量可変の遅
延回路である。
延回路である。
４および８はそれぞれ自系および１系の制御回路で、こ
れはフレーム位相比較回路２および６からのフレーム位
相信号およびそれぞれ他系の制御回路から出力される遅
延量設定信号とを受け、自系の遅延回路の遅延量の設定
を行っている。なお、これら制御回路４，８は、現用系
および予備系で次のように異なったＭ御を行うものとす
る。すなわち、現用系の制御回路においては、他系（予
備系）の制御回路からの遅延設定信号に拘わらず、自系
が現用系に指定された際に設定されていた遅延量をその
まま保持する。また予備系の制御回路においては、他系
（現用系）の設定遅延量に、自系のフレーム位相比較回
路にて検出された遅延時間差を加算または減算すること
により、自系の遅延回路の遅延量を設定する。本実施例
では、システム立ち上げ時には０系を現用系とするもの
とし、このときの遅延回路３の遅延量は中央値に設定す
るものとする。
れはフレーム位相比較回路２および６からのフレーム位
相信号およびそれぞれ他系の制御回路から出力される遅
延量設定信号とを受け、自系の遅延回路の遅延量の設定
を行っている。なお、これら制御回路４，８は、現用系
および予備系で次のように異なったＭ御を行うものとす
る。すなわち、現用系の制御回路においては、他系（予
備系）の制御回路からの遅延設定信号に拘わらず、自系
が現用系に指定された際に設定されていた遅延量をその
まま保持する。また予備系の制御回路においては、他系
（現用系）の設定遅延量に、自系のフレーム位相比較回
路にて検出された遅延時間差を加算または減算すること
により、自系の遅延回路の遅延量を設定する。本実施例
では、システム立ち上げ時には０系を現用系とするもの
とし、このときの遅延回路３の遅延量は中央値に設定す
るものとする。
ここで、システム立ち上げ時の０系と１系の伝送路の遅
延時間差を＋０．２フレーム長とし、その後０系（現用
系）の伝送路の障害により現用系を０系から１系に切り
替え、０系の伝送路変更により自系の伝送路と１系の伝
送路との遅延時間差を−３フレーム長とし、１系から０
系へ切り戻した場合について、その遅延時間差の吸収に
つき第３図を参照して説明する。なお、ここで自系の伝
送路と１系の伝送路との遅延時間差は、自系を基準とし
たときの場合で表し、＋は１系が自系より遅延している
ことを示すものとする。
延時間差を＋０．２フレーム長とし、その後０系（現用
系）の伝送路の障害により現用系を０系から１系に切り
替え、０系の伝送路変更により自系の伝送路と１系の伝
送路との遅延時間差を−３フレーム長とし、１系から０
系へ切り戻した場合について、その遅延時間差の吸収に
つき第３図を参照して説明する。なお、ここで自系の伝
送路と１系の伝送路との遅延時間差は、自系を基準とし
たときの場合で表し、＋は１系が自系より遅延している
ことを示すものとする。
第３図は上記の場合の遅延時間差吸収を示した模式図で
ある。ここでは伝送路の遅延量を破線で、遅延回路の可
変最大遅延量を実線で示している。
ある。ここでは伝送路の遅延量を破線で、遅延回路の可
変最大遅延量を実線で示している。
また実線の矢印は設定された遅延量を、破線の矢印は現
用系で設定された遅延量を示している。またＣは遅延回
路３．７の中央値を示している。
用系で設定された遅延量を示している。またＣは遅延回
路３．７の中央値を示している。
ここで第３図（１）はシステム立ち上げ時（初期化時）
の状態で、現用系は自系でありその遅延量設定は、遅延
回路３の中央値となっている（矢印２１）。また１系は
予備系となり、１系の伝送路の遅延量が０系のそれより
０．２フレーム長分多いことから、１系の遅延量の設定
は現用系の設定量である遅延回路３の中央値（矢印２３
）から０．２フレ一ム長分減算された値となる（矢ＥＤ
２２） 、その結果、０系および自系の伝送路の遅延も
含めた全遅延量は同一となり、遅延時間差の吸収が行わ
れていることが判る。
の状態で、現用系は自系でありその遅延量設定は、遅延
回路３の中央値となっている（矢印２１）。また１系は
予備系となり、１系の伝送路の遅延量が０系のそれより
０．２フレーム長分多いことから、１系の遅延量の設定
は現用系の設定量である遅延回路３の中央値（矢印２３
）から０．２フレ一ム長分減算された値となる（矢ＥＤ
２２） 、その結果、０系および自系の伝送路の遅延も
含めた全遅延量は同一となり、遅延時間差の吸収が行わ
れていることが判る。
また第３図（２）はその後、現用系である０系に障害が
発生した場合で１系が現用系に切り替わるが、このとき
の遅延量設定は（１）での状態をそのまま保持する（矢
印２２）。
発生した場合で１系が現用系に切り替わるが、このとき
の遅延量設定は（１）での状態をそのまま保持する（矢
印２２）。
第３図（３）はその後さらに、０系の伝送路を変えて、
０系が復旧した状態を示している。ここで現用系は自系
であるため１系の遅延量設定は第３図（１）での状態を
保持している（矢印２２）。
０系が復旧した状態を示している。ここで現用系は自系
であるため１系の遅延量設定は第３図（１）での状態を
保持している（矢印２２）。
自系は予備系となり、自系の伝送路の遅延量は自系のそ
れに対し０．３フレーム長だけ多いことから、０系の遅
延量設定は１系の遅延設定量（矢印２４）から０．３フ
レーム長減算した値、すなわち遅延回路３の中央値から
０．５７ル−ム長だけ減算した値に設定される（矢印２
５）。この場合も、自系および自系の伝送路の遅延も含
めた全遅延量は同一となり遅延時間差の吸収が行われて
いる。
れに対し０．３フレーム長だけ多いことから、０系の遅
延量設定は１系の遅延設定量（矢印２４）から０．３フ
レーム長減算した値、すなわち遅延回路３の中央値から
０．５７ル−ム長だけ減算した値に設定される（矢印２
５）。この場合も、自系および自系の伝送路の遅延も含
めた全遅延量は同一となり遅延時間差の吸収が行われて
いる。
第３図（４）はその後、１系の障害により現用系が自系
に切り戻った状態を示している。ここで自系の遅延量設
定は（３）の状態を保持しているため（矢印２５）、１
系から０系への切り戻し時の信号誤りは発生しない。
に切り戻った状態を示している。ここで自系の遅延量設
定は（３）の状態を保持しているため（矢印２５）、１
系から０系への切り戻し時の信号誤りは発生しない。
以上説明したように本発明は、予備系の遅延量設定を現
用系の設定遅延量に両系の伝送路の伝播遅延時間差を加
算または減算することによって、０系および１系の伝送
路の伝播遅延時間も含めた全遅延時間を常に等しく保つ
ことにより、０系→１系または１系→０系の切り替え時
に発生し得る信号誤りを抑えることができる。
用系の設定遅延量に両系の伝送路の伝播遅延時間差を加
算または減算することによって、０系および１系の伝送
路の伝播遅延時間も含めた全遅延時間を常に等しく保つ
ことにより、０系→１系または１系→０系の切り替え時
に発生し得る信号誤りを抑えることができる。
第１図は本発明の一実施例を示すブロック図、第２図は
従来方式の構成を示すブロック図、第３図は第１図の実
施例での遅延時間差吸収の様子を示した模式図である。 １．５・・・フレーム同期回路 ２．６・・・フレーム位相比較回路 ３．７・・・遅延回路 ４．８・・・制御回路 ２０、３０・・・受信部
従来方式の構成を示すブロック図、第３図は第１図の実
施例での遅延時間差吸収の様子を示した模式図である。 １．５・・・フレーム同期回路 ２．６・・・フレーム位相比較回路 ３．７・・・遅延回路 ４．８・・・制御回路 ２０、３０・・・受信部
Claims (1)
- （１）伝送路が二重化されたフレーム同期信号系におい
て、二重化されたそれぞれの信号受信部が、受信信号の
フレーム同期をとることによりフレーム位相を検出して
、フレーム位相信号を出力するフレーム同期回路と、 前記フレーム同期回路からのフレーム位相信号によって
、自系および他系のフレーム位相の比較を行うフレーム
位相比較回路と、 受信信号を遅延させて出力する遅延量可変の遅延回路と
、 前記フレーム位相比較回路の出力および他系の遅延回路
の設定を示す信号により前記遅延回路の遅延量を設定す
る制御回路とを備えることを特徴とする信号同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325937A JPH03187638A (ja) | 1989-12-18 | 1989-12-18 | 信号同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325937A JPH03187638A (ja) | 1989-12-18 | 1989-12-18 | 信号同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03187638A true JPH03187638A (ja) | 1991-08-15 |
Family
ID=18182263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1325937A Pending JPH03187638A (ja) | 1989-12-18 | 1989-12-18 | 信号同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03187638A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0446430A (ja) * | 1990-06-14 | 1992-02-17 | Fujitsu Ltd | 位相補正方法及び回路 |
-
1989
- 1989-12-18 JP JP1325937A patent/JPH03187638A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0446430A (ja) * | 1990-06-14 | 1992-02-17 | Fujitsu Ltd | 位相補正方法及び回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5852728A (en) | Uninterruptible clock supply apparatus for fault tolerant computer system | |
| US5748569A (en) | Apparatus and method for clock alignment and switching | |
| KR100882391B1 (ko) | 심리스 클록 | |
| JP2001352241A (ja) | デジタルｐｌｌ装置 | |
| JPH03187638A (ja) | 信号同期方式 | |
| JP4661509B2 (ja) | 伝送装置 | |
| JPH033419A (ja) | 位相同期回路 | |
| JP3461428B2 (ja) | クロック無瞬断切替装置 | |
| JP2602421B2 (ja) | クロック受信分配システム | |
| JPH03181243A (ja) | 信号同期方式 | |
| JPS61247142A (ja) | デジタル伝送路切換方式 | |
| JPH02226928A (ja) | 時分割多重信号伝送系の信号同期方式 | |
| JP2785736B2 (ja) | ディジタル通信システムにおける自動遅延調整回路及び調整方法 | |
| US20020126783A1 (en) | System and method for timing references for line interfaces | |
| JP2880891B2 (ja) | 二重化位相同期方式 | |
| JPH10290158A (ja) | 二重化位相同期装置 | |
| JP2894435B2 (ja) | 無瞬断切替システムの位相調整回路 | |
| JP3720552B2 (ja) | 二重化クロックの同期制御システム | |
| JP2000106565A (ja) | バス接続拡張方式におけるネットワーク同期および無瞬断クロック切替方式 | |
| JP3569161B2 (ja) | 従属同期装置 | |
| JPH118596A (ja) | 無瞬断系切替方法 | |
| JP2874632B2 (ja) | クロック切替回路 | |
| JPH04156022A (ja) | フレーム位相同期回路 | |
| KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
| KR19980066118A (ko) | 동기식장치에서 홀드오버 회로 및 방법 |