JPS61158231A - フレ−ム同期方法 - Google Patents
フレ−ム同期方法Info
- Publication number
- JPS61158231A JPS61158231A JP59281839A JP28183984A JPS61158231A JP S61158231 A JPS61158231 A JP S61158231A JP 59281839 A JP59281839 A JP 59281839A JP 28183984 A JP28183984 A JP 28183984A JP S61158231 A JPS61158231 A JP S61158231A
- Authority
- JP
- Japan
- Prior art keywords
- frame synchronization
- memory control
- frame
- value
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はデジタル伝送方式等に用いるフレーム同期方法
に関するものである。
に関するものである。
（従来の技術）
第２図は従来のフレーム同期方法の一例を示すブロック
図で、信号入力端子１からの入力信号とフレームパター
ンとの相関を相関器２で求める。この相関はｌフレーム
以上にわたって行っても良い。求められた相関値３は比
較器４に入力され比較すべき設定値と比較され、もし前
記相関値３の方がその設定値より大ならばフレーム同期
検出信号５が出力されるよう構成されている。
図で、信号入力端子１からの入力信号とフレームパター
ンとの相関を相関器２で求める。この相関はｌフレーム
以上にわたって行っても良い。求められた相関値３は比
較器４に入力され比較すべき設定値と比較され、もし前
記相関値３の方がその設定値より大ならばフレーム同期
検出信号５が出力されるよう構成されている。
（発明が解決しようとする問題点）
このような構成によってフレーム同期を正確に、即ち誤
りなく同期を取ろうとするならば。
りなく同期を取ろうとするならば。
フレームパターンを長くするか、又は相関器２において
相関をとるフレーム数を多くシ、比較器４の判定レベル
ケ上げなければならない。この場合、当然デジタル入力
信号が入力端子１へ入力してからフレーム同期検出信号
が出るまでに時間かかるし、又もし回線の誤り率が悪い
ならば更に時間がかかる。
相関をとるフレーム数を多くシ、比較器４の判定レベル
ケ上げなければならない。この場合、当然デジタル入力
信号が入力端子１へ入力してからフレーム同期検出信号
が出るまでに時間かかるし、又もし回線の誤り率が悪い
ならば更に時間がかかる。
これとは逆にフレーム同期検出信号をデジタル信号入力
後、短時間で出力させようとすると。
後、短時間で出力させようとすると。
フレームパターンを短かくし相関器２において相関をと
るフレーム数を減少きせなければならないので、誤り同
期の確率が増加する。又もし回線の誤り率が悪い場合で
もやはり早くフレーム同期検出信号を出力しようとする
と比較器４の判定レベルを減少させなければならず、ま
すます誤り同期の確率が高くなる。
るフレーム数を減少きせなければならないので、誤り同
期の確率が増加する。又もし回線の誤り率が悪い場合で
もやはり早くフレーム同期検出信号を出力しようとする
と比較器４の判定レベルを減少させなければならず、ま
すます誤り同期の確率が高くなる。
以上のように従来の方法においては確実なフレーム同期
と早いフレーム同期検出を同時に満足することができな
い欠点を有していた。
と早いフレーム同期検出を同時に満足することができな
い欠点を有していた。
（問題点を解決するための手段）
本発明は上記の欠点を解決するため、フレームメモリ制
ＸＩ部、比較値メモリ制御部及びタイマーを付加するこ
とによりデジタル信号入力後。
ＸＩ部、比較値メモリ制御部及びタイマーを付加するこ
とによりデジタル信号入力後。
フレーム同期検出壕での時間を短かくシ、シかも確実に
フレーム同期がとれるようにすることを目的とするもの
である。以下図面により不発明を説明する。
フレーム同期がとれるようにすることを目的とするもの
である。以下図面により不発明を説明する。
（実施例）
第１図は本発明の一実施例であり、第２図と同一数字符
合は同じものを示す。ここで６は下記にのべる足められ
た設定ｔ、７１ｄフレームメモリ制御部、８は比較値メ
モリ制御部、９はタイマー、１０はフレーム同期不検出
信号である。
合は同じものを示す。ここで６は下記にのべる足められ
た設定ｔ、７１ｄフレームメモリ制御部、８は比較値メ
モリ制御部、９はタイマー、１０はフレーム同期不検出
信号である。
まず電源投入時または設定値６ （Ａｍｉｎ、ｚｍｉｎ
とする）が変化した場合には、７ｍ１ｎ がフレーム
メモリ制御部７に、丑だｚｍｉｎ が比較値メモリ制
御部８にそ扛ぞれ設定される。
とする）が変化した場合には、７ｍ１ｎ がフレーム
メモリ制御部７に、丑だｚｍｉｎ が比較値メモリ制
御部８にそ扛ぞれ設定される。
信号入力端子ｌからの信号は相関器２によってフレーム
メモリ制御部７からの出力ｆＩ：ｔ （＝Ａｍ ｉ ｎ
）フレームの間、フレーム同期パターンと゛ 相間をと
り、相関値３を出力する。ここで１−１２・・・でるる
。つぎに比較器４は相関値３と比較値メモリ制御部８７
１・らの出力ｚ （ｚｍｉｎ）と比較し相関値３の方が
比較値メモリ制御部出力Ｘより太きいならばフレーム同
期検出信号５を出力する。この出力５はタイマー９をク
リヤすると共にフレームメモリ制御部７及び比１１ｉＨ
［メモリ制御部８に入力されｔと２を各々増加させる。
メモリ制御部７からの出力ｆＩ：ｔ （＝Ａｍ ｉ ｎ
）フレームの間、フレーム同期パターンと゛ 相間をと
り、相関値３を出力する。ここで１−１２・・・でるる
。つぎに比較器４は相関値３と比較値メモリ制御部８７
１・らの出力ｚ （ｚｍｉｎ）と比較し相関値３の方が
比較値メモリ制御部出力Ｘより太きいならばフレーム同
期検出信号５を出力する。この出力５はタイマー９をク
リヤすると共にフレームメモリ制御部７及び比１１ｉＨ
［メモリ制御部８に入力されｔと２を各々増加させる。
１以後フレ一ム同期検出信号５が出力されるごとにｔお
よび２は増加する。但しｔはｔｍａｚ（≧ｔｍｉｎ）、
Ｚはｚｍａｘ（＞ｚｒｎｉｎ） ｆ各々越えないように
制御される。
よび２は増加する。但しｔはｔｍａｚ（≧ｔｍｉｎ）、
Ｚはｚｍａｘ（＞ｚｒｎｉｎ） ｆ各々越えないように
制御される。
逆に回線品質が劣化し誤り基枠性が悪くなりフレーム同
期検出信号５が出力されない場合には、タイマー９よυ
フレーム同期下検出信号１０が出力でれ、フレームメモ
リ制＃部７のｔおよび比較値メモリ制御部８の２を各々
減少させる。
期検出信号５が出力されない場合には、タイマー９よυ
フレーム同期下検出信号１０が出力でれ、フレームメモ
リ制＃部７のｔおよび比較値メモリ制御部８の２を各々
減少させる。
つまりフレーム同期不検出信号１０が出力されるごとに
この減少動作は行なわれる。但しｔはｔｍｉｎ ｋ ＋
”はｚｍｉｎ を各々下まわらないように制御される
。
この減少動作は行なわれる。但しｔはｔｍｉｎ ｋ ＋
”はｚｍｉｎ を各々下まわらないように制御される
。
（発明の効果り
以上説明したように本発明は設定値６およびｘ、ｔの増
減値を適宜な値に選ぶことによって信号受信後のフレー
ム同期の検出を迅速にでき。
減値を適宜な値に選ぶことによって信号受信後のフレー
ム同期の検出を迅速にでき。
しかも確実なフレーム同期がとｎるため１本発明をシン
プレックスのデジタル音声伝送等の通信に用いることに
より、送信から受信に切り換えても、すぐにフレーム同
期がとれるので話頭断又はデータの欠落等が生ずる確率
が減少し利用上、極めてＭ利な方法でるる。
プレックスのデジタル音声伝送等の通信に用いることに
より、送信から受信に切り換えても、すぐにフレーム同
期がとれるので話頭断又はデータの欠落等が生ずる確率
が減少し利用上、極めてＭ利な方法でるる。
第１図は本発明の一実施例における回路のブロック図、
第２図は従来のフレーム同期を検出するブロック図でる
る。
第２図は従来のフレーム同期を検出するブロック図でる
る。
Claims (1)
- 入力信号とフレームパターンとの相関をとる相関器、比
較すべき設定値と前記相関器からの相関値とを比較して
フレーム同期検出信号を得る比較器を有するフレーム同
期方法において、電源投入時または設定値（ｌｍｉｎ、
ｘｍｉｎ）が変化したとき該設定値を設定するフレーム
メモリ制御部及び比較値メモリ制御部を有し、相関値が
該比較値メモリ制御部出力ｘより大きいときは、フレー
ム同期検出信号を得て、タイマーをクリヤし、前記フレ
ームメモリ制御部及び比較値メモリ制御部に前記フレー
ム同期検出信号を入力し、両制御部の出力ｘ、ｌを定め
られた値だけ増加させ、一方回線品質等の劣化により前
記フレーム同期検出信号が得られないときは、タイマー
より同期不検出信号を出力して、両制御部の出力ｘ、ｌ
を定められた値だけ減少させるように構成したことを特
徴とするフレーム同期方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59281839A JPS61158231A (ja) | 1984-12-28 | 1984-12-28 | フレ−ム同期方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59281839A JPS61158231A (ja) | 1984-12-28 | 1984-12-28 | フレ−ム同期方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61158231A true JPS61158231A (ja) | 1986-07-17 |
Family
ID=17644727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59281839A Pending JPS61158231A (ja) | 1984-12-28 | 1984-12-28 | フレ−ム同期方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61158231A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03188726A (ja) * | 1989-12-19 | 1991-08-16 | Toshiba Corp | 同期装置 |
-
1984
- 1984-12-28 JP JP59281839A patent/JPS61158231A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03188726A (ja) * | 1989-12-19 | 1991-08-16 | Toshiba Corp | 同期装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5901191A (en) | Baud rate mixing transmission system | |
| JPS61158231A (ja) | フレ−ム同期方法 | |
| JPS58177049A (ja) | フレ−ム同期パタ−ン検出方式 | |
| JPH08163394A (ja) | 背景雑音発生装置 | |
| JPH01314483A (ja) | テレビジョン信号受信装置 | |
| JPH08256164A (ja) | 通信システム | |
| JPS63278436A (ja) | マルチフレ−ム同期方式 | |
| JPH01256232A (ja) | 同期語検出方式 | |
| JPS60219852A (ja) | コ−ド処理方式 | |
| JP3267581B2 (ja) | フレーム同期方法及び装置 | |
| JPS59183547A (ja) | デジタル信号検出装置 | |
| JP3146263B2 (ja) | フレーム同期方式 | |
| JP2684466B2 (ja) | フレーム同期判定回路 | |
| JPS6010986A (ja) | デ−タ取込み回路 | |
| JPH0865292A (ja) | 信号処理装置 | |
| JP3014120B2 (ja) | フレーム同期検出装置 | |
| JPH0548597A (ja) | フレーム同期装置 | |
| JPH0746229A (ja) | 同期切替装置 | |
| JPH04137936A (ja) | フレーム同期方式 | |
| JPS58153445A (ja) | 伝送符号形式検出機構 | |
| JPS63280528A (ja) | フレ−ム同期方式 | |
| JPH0681126B2 (ja) | 入出力信号監視回路 | |
| JPH08237230A (ja) | ディジタル通信システムにおける自動遅延調整回路及び調整方法 | |
| JPS63294151A (ja) | 並列形フレ−ム同期回路 | |
| JPS587993A (ja) | デイジタル交換機におけるビツトステイ−リング制御方式 |