JPS6010986A - デ−タ取込み回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、文字放送信号等の伝送されるデジタル信号の
受信に用いられるデータ取込み回路に関する。

背景技術とその問題点 デジタル信号、例えば文字放送信号の受信においてデー
タの取込みを行う場合には、入力された信号に対して検
出のスライスレベルと、クロック信号の位相を適正な値
に設定する必要がある。

ところが、テレビ電波等の伝送路の持つ歪や、チューナ
の受信特性のばらつき等によって、文字放送信号の波形
には崩れが生じ易い。このため上述の適正値は常に一定
であるとは限らない。すなわち、受信チャンネルが変っ
たシ、あるいは接続されるチューナの特性によって上述
の適正値は変化してしまう。

これに対して従来は、いわゆる自動波形等価器を用いて
、波形歪を補正して受信することが行われていた。

しかしながらこのような等価器は、回路が大規模で高価
でアシ、また弱電界時や外乱ノイズ等によって等価器の
機能が常に正しく動作しているとは限らなかった。

発明の目的 本発明はこのような点にかんがみ、簡単な構成で、常に
最適のスライスレベル及びクロック位相が設定できるよ
うにするものである。

発明の概要 本発明は、スライスレベル可変のスライス回路と、クロ
ック位相を変更する移相回路とを有し、任意の上記スラ
イスレベル及びクロック位相のときの誤り率を検出し、
この検出された誤り率を用いて上記スライスレベル及び
クロック位相の制御を行うようにしたデータ取込み回路
であって、これによれば簡単な構成で常に最適のスライ
スレベル及びクロック位相を設定することができる。

実施例 第１図において、入力端子（１）には文字放送信号の重
畳されたビデオ信号が供給される。このビデオ信号がク
ロック発生回路（２）に供給される。このクロック発生
回路（２）にて、ビデオ信号に重畳された文字放送信号
の先頭に設けられたクロックランインあるいはカラーバ
ースト信号から文字データのビットレートと同じ５．７
３ＭＨｚのクロック信号が発生される。

この発生回路（２）からのクロック信号が可変移相回路
（３）を通じて文字デコーダ（４）に供給される。

また入力端子（１）からのビデオ信号がスライスレベル
可変のスライス回路（５）に供給され、スライスされた
文字放送信号が文字デコーダ（４）に供給される。

さらにこの文字デコーダ（４）に、文字放送信号中の固
定データ、例えばフレーミングコードの検出回路（６）
が設けられる。この検出されたフレーミングコードが制
御回路（７）に供給され、フレーミングコードの誤シ率
が監視されると共に、適当なアルゴリズムを用いて可変
移相回路（３）の移相量及びスライス回路（５）のスラ
イスレベルが制御される。

これによって、例えばフレーミングコードの誤り率が最
小になるようにスライスレベル及びクロック位相を定め
ることによシ、これらを適正値に設定できる。

ところで伝送されるデノタル信号において、アイパター
ンは一般にオシロスコーグ上で観測され、横軸を時間、
縦軸を電圧として例えば第２図Ａに示すようになる。こ
こで波形歪がない場合は、このパターンは上下、左右対
称でアセ、従ってスライスレベル及びクロック位相は図
の０点が最適となる。

これに対して、波形歪がある場合は、上述の対称性が崩
れ、例えば第２図Ｂに示すような・母ターンになる。こ
の場合にスライスレベル及びクロック位相は０点ではな
く、図のＡ点の方向に設定した方が適当である。

一方文字信号中の固定データ、例えばフレーミングコー
ドは内容があらかじめ判っているので、このフレーミン
グコードの誤シ率を検出することができる。そこでこの
誤シ率が一定の割合、例えば％になるようなスライスレ
ベル及びクロック位相を、横軸をクロック位相、縦軸を
スライスレベルとしてグロットすると、第３図に示すよ
うに上述のアイノやターンと相似のＡ？ターンを得るこ
とができる。

従って、このフレーミングコードによる／９ターンを用
いて、制御回路（７）にて最適のスライスレベル及びク
ロック位相の設定値を形成することができる。

すなわち最適値を得るためのアルゴリズムとしては、例
えば第４図に示すように、任意の点Ｂにおいてこの点か
ら／ギターンまでの縦横軸方向の距離（Ｓｌ、Ｓ２．Ｃ
１，Ｃ２）を測定し、これらのそれぞれの軸の最小値の
積をめる。

Ｆ　＝　ｍｉｎ　（Ｓｌ　、　８２）　Ｘｍ１ｎ　（Ｃ
Ｉ、　Ｃ２）この値Ｆをフイギアオツメリットと称し、
この値Ｆが最大になる点をめる。

この値Ｆが最大になる点のスライスレベル及びクロック
位相が制御の最適値となる。

第５図にこの演算を行うためのフローチャートを示す。

ここでスライスレベル及びクロック位相は、それぞれｎ
及びｍ個の単位に等分され、それぞれの座標を（ｉ、ｊ
）として、各座標ごとに７レーミングコード（ＦＣ）の
誤り率を記憶するメモリＰ（ｌ、ｊ）及びフイギアオブ
メリットＦ値を記憶するメモリＲ（ｉ、ｊ）が設けられ
る。

そしてルーチンがスタートされると最初のステップαＢ
でメモリＰ（ｉ、　ｊ）　、Ｒ（ｉ、　ｊ）が０にされ
、次のステップα２で最初の座標（スライスレベル及び
クロック位相）が選択され、さらにステップａ３でこの
座標でのＦＣ誤率が測定され、メモリＰ（ｉ、ｊ）に記
憶される。ここでＦＣ誤率の測定は、例、ｔば１０フイ
ールドにわたってフレーミングコードの誤ったビット数
が計数され、この間の全７レーミングコードのビット数
に対する割合で得られる。このＦＣＣクシ率測定及び記
憶が、ステップα滲〜Ｑηにてｉ＝ｌ〜ｎ＋　ｊ＝１〜
ｍの全ての座標について行われる。

さらにステップαａで最初の座標が選択され、ステップ
ａ９でこの座標でのＦＣ誤率が％よシ大きいか小さいか
が判定される。そして％よシ大きいときはステップ■で
メモリＲ（ｉ、ｊ）にＦ値＝０が記憶される。

また％よシ小さいときは、ステップＣυ〜（２３Ｉにて
その座標よシ上側でＦＣ誤率が％よシ小さい単位の数８
１が計数され、ステラｆ（２４１−（イ）にて下側での
ＦＣ誤率が％よシ小さい単位の数８２が計数され、ステ
ップＱη〜弼にて左側でのＦＣ誤率が％よシ小さい単位
の数Ｃ１が計数され、ステラｆ（至）〜ｏｚにて右側で
のＦＣ誤率が％よシ小さい単位の数Ｃ２が計数される。

さらにステラｆｔ３３〜鏝で５ＩＩＳ２の小さい方が取
シ出され、ステラｆ（至）〜開でＣ１，Ｃ２の小さい方
が取シ出され、ステップｃ３９）でメモリＲ（ｉ、ｊ）
にこれらの積−Ｆ値か記憶される。

このＦ値の記憶が、ステップ（囮〜（４３１にてｉ二１
〜ｎ、ｊ＝１〜ｍの全ての座標について行われる。

これによってメモリＲ（ｉ、ｊ）の全ての番地に、各座
標のＦ値が記憶される。そしてステップ（４４１にてＦ
値が最大の座標が検出され、ステップ（４５１でこの座
標のスライスレベル及びクロック位相が出力される。

なおこのルーチンは、マイクロプロセツサにおいて文字
データ処理等のメインルーチンに対するサブルーチンと
して設けられ、スイッチオン時、チャンネル切替時等の
所望時に行われる。そして終了後はメインルーチンにリ
ターンされる。

このようにして上述のアルゴリズムによるスライスレベ
ル及びクロック位相の最適値を得ることができる。

また他のアルゴリズムの例としては、第６図に　。

示すように任意のスタート点Ｓを定め、この点からスラ
イスレベル及びクロック位相を一単位ずつ動かし、フレ
ーミングコードの誤シ率が小さくなる方向へ順次移動さ
せ、誤シ率が最小または０になるまで移動を行う。

この他種々のアルゴリズムが考えられるが、いずれにし
てもフレーミングコードの誤シ率を検出して、スライス
レベル及びクロック位相の最適値をめることができる。

これによって波形歪が有る場合でも、最適のスライスレ
ベル及びクロック位相を設定することができる。

発明の効果 本発明によれば、簡単な構成で、常に最適のスライスレ
ベル及びクロック位相を設定することができるようにな
った。

【図面の簡単な説明】

第１図は本発明の一例の構成図、第２図〜第６図はその
説明のための図である。 （１）は入力端子、（２）はクロック発生回路、（３）
は可変移相回路、（４）は文字デコーダ、（５）はスラ
イス回路、（６）はフレーミングコード検出回路、（７
）は制御回路である。 第１図 第２図

Claims (1)

【特許請求の範囲】
1. スライスレベル可変のスライス回路と、クロック位相を
   変更する移相回路とを有し、任意の上記スライスレベル
   及びクロック位相のときの誤シ率を検出し、この検出−
   れた誤シ率を用いて上記スライスレベル及びクロック位
   相の制御を行うようにしたデータ取込み回路。