JPS587993A - デイジタル交換機におけるビツトステイ−リング制御方式 - Google Patents
デイジタル交換機におけるビツトステイ−リング制御方式Info
- Publication number
- JPS587993A JPS587993A JP10606381A JP10606381A JPS587993A JP S587993 A JPS587993 A JP S587993A JP 10606381 A JP10606381 A JP 10606381A JP 10606381 A JP10606381 A JP 10606381A JP S587993 A JPS587993 A JP S587993A
- Authority
- JP
- Japan
- Prior art keywords
- pit
- digital
- bit
- transmission lines
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、例えばフレーム同期用のために、通常の１
通話路に劇画てたビット数よシも少ないビット数とする
ことがある、いわゆるピットステイーリングが施される
ことがある複数のディジタル伝送路と接続されたディジ
タル交換機におけるピットステイーリング制御方式に関
する。
通話路に劇画てたビット数よシも少ないビット数とする
ことがある、いわゆるピットステイーリングが施される
ことがある複数のディジタル伝送路と接続されたディジ
タル交換機におけるピットステイーリング制御方式に関
する。
いま第１図に示すような、ピットステイーリングの施さ
れている複数のディジタル伝送路と接続されたディジタ
ル交換機を考える。ピットステイーリングを施されたデ
ィジタル信号の入方路１１０〜１ｎＯはそれぞれ伝送路
インタフェース１１１〜ｌｎｌに接続される。これらイ
ンタフェース１１１〜ｌｎｌは基本周波数クロックの抽
出、同期パターンの検出、マルチフレーム位相の監視、
フレーム位相の調整などを行ない、時分割スイッチ３０
０に対してディジタル通話信号を送シ出す。従って時分
割スイッチ３００の入端子１１２〜Ｉｎ２ではフレーム
位相が一致している。
れている複数のディジタル伝送路と接続されたディジタ
ル交換機を考える。ピットステイーリングを施されたデ
ィジタル信号の入方路１１０〜１ｎＯはそれぞれ伝送路
インタフェース１１１〜ｌｎｌに接続される。これらイ
ンタフェース１１１〜ｌｎｌは基本周波数クロックの抽
出、同期パターンの検出、マルチフレーム位相の監視、
フレーム位相の調整などを行ない、時分割スイッチ３０
０に対してディジタル通話信号を送シ出す。従って時分
割スイッチ３００の入端子１１２〜Ｉｎ２ではフレーム
位相が一致している。
今、次の２つの場合を考える。
（１）入端子１１２から入力されるディジタル通話信号
の任意のチャネルと出端子２１２が接続された場合。す
なわち、時分割スイッチ３００に通話路３１２が設定さ
れた場合。
の任意のチャネルと出端子２１２が接続された場合。す
なわち、時分割スイッチ３００に通話路３１２が設定さ
れた場合。
（２）入端子１ｎ２から入力されるディジタル通話信号
の任意のチャネルと出端子２１２が接続された場合。す
なわち、通話路３ｎ２が設定された場合。
の任意のチャネルと出端子２１２が接続された場合。す
なわち、通話路３ｎ２が設定された場合。
入端子１１２〜１ｎ２ではマルチフレーム位相は合わさ
れていないので、出端子２１２から出力される通話信号
は（１）の場合と（２）の場合でピットステイーリング
を含んだフレームが異な）、出力端子２１２に接続され
た音声復号器（またはデータ端末受信インタフェース）
２１１は、第１図の構成のま＼では、ピットステイーリ
ングを含んだフレームがわからない。従って、 （ＩＬＩ 音声の場合は、例えばＰＣＭ２４チャネル
方式で考えると、音声復号器２１１ではどのフレムを７
ビツト符号として復号すべきかわからないので、すべて
のフレームを８ビット符号として復号したとすると、ピ
ットステイーリングフレームをあらかじめ知っていると
きと比べて、復号信号の信号対雑音比が劣化する、 （ｂ） データの場合は、各フレームでの有効ピット
数をデータ端末受信インタフェース２１１で判定できな
いため、トランスペアレンジ−が保証される平均ピット
レートが低下する、 という問題が生じる。
れていないので、出端子２１２から出力される通話信号
は（１）の場合と（２）の場合でピットステイーリング
を含んだフレームが異な）、出力端子２１２に接続され
た音声復号器（またはデータ端末受信インタフェース）
２１１は、第１図の構成のま＼では、ピットステイーリ
ングを含んだフレームがわからない。従って、 （ＩＬＩ 音声の場合は、例えばＰＣＭ２４チャネル
方式で考えると、音声復号器２１１ではどのフレムを７
ビツト符号として復号すべきかわからないので、すべて
のフレームを８ビット符号として復号したとすると、ピ
ットステイーリングフレームをあらかじめ知っていると
きと比べて、復号信号の信号対雑音比が劣化する、 （ｂ） データの場合は、各フレームでの有効ピット
数をデータ端末受信インタフェース２１１で判定できな
いため、トランスペアレンジ−が保証される平均ピット
レートが低下する、 という問題が生じる。
この問題を回避する方法としては次のようなものがある
。すなわち、伝送路インク７エース１１１〜ｌｎｌでマ
ルチフレームの位相調整を行ない、ディジタル交換機全
体として、マルチフレーム位相を一致させることである
。しかし、この方法を採用した場合、各伝送路インタフ
ェースごとにピットスティール周期分のバッファが必要
となり、ハードウェア量が増加するだけでなく、音声に
ついてはバッファによる遅延のためエコーに対する特別
な対策が必要となる。
。すなわち、伝送路インク７エース１１１〜ｌｎｌでマ
ルチフレームの位相調整を行ない、ディジタル交換機全
体として、マルチフレーム位相を一致させることである
。しかし、この方法を採用した場合、各伝送路インタフ
ェースごとにピットスティール周期分のバッファが必要
となり、ハードウェア量が増加するだけでなく、音声に
ついてはバッファによる遅延のためエコーに対する特別
な対策が必要となる。
この発明はピットステイーリングの施されている複数の
ディジタル伝送路とＤＩＮＴを介して接続されたディジ
タル交換機において、音声復号器又はデータ端末受信イ
ンタフェースでピットステイーリングフレームを周期的
に認知できるようにすることによシ、音声については復
号信号のＳ／Ｎ劣化を防止し、またデータについてはト
ランスベアレンジ−が保証される平均ビットレートの低
下を防止するピットステイーリング制御方式を提供する
ものである。
ディジタル伝送路とＤＩＮＴを介して接続されたディジ
タル交換機において、音声復号器又はデータ端末受信イ
ンタフェースでピットステイーリングフレームを周期的
に認知できるようにすることによシ、音声については復
号信号のＳ／Ｎ劣化を防止し、またデータについてはト
ランスベアレンジ−が保証される平均ビットレートの低
下を防止するピットステイーリング制御方式を提供する
ものである。
この発明によれば、ピットステイーリングの施されてい
る複数のディジタル伝送路と、そのディジタル伝送路と
一対一に対応する伝送路インタフェースを介して接続さ
れ、そのディジタル伝送路を通して送受されるディジタ
ル情報を交換するディジタル交換機において、前記ディ
ジタル伝送路のピットステイーリング情報を対応する伝
送路インタフェースから、そのディジタル伝送路を通し
て通話を行なう加入者に対応する音声復号器／データ端
末受信インタフェースに伝達する手段を用意し、この音
声復号器／データ端末受信インタフェースにおいては伝
達されたピットステイーリング情報をもとに、周期的に
ピットステイーリングフレームを認知する手段を設ける
ことによシ、その音声復号器／データ端末受信インタフ
ェースにおいて、交換後の音声またはデータの有効ビッ
ト数を判定できるようにする。
る複数のディジタル伝送路と、そのディジタル伝送路と
一対一に対応する伝送路インタフェースを介して接続さ
れ、そのディジタル伝送路を通して送受されるディジタ
ル情報を交換するディジタル交換機において、前記ディ
ジタル伝送路のピットステイーリング情報を対応する伝
送路インタフェースから、そのディジタル伝送路を通し
て通話を行なう加入者に対応する音声復号器／データ端
末受信インタフェースに伝達する手段を用意し、この音
声復号器／データ端末受信インタフェースにおいては伝
達されたピットステイーリング情報をもとに、周期的に
ピットステイーリングフレームを認知する手段を設ける
ことによシ、その音声復号器／データ端末受信インタフ
ェースにおいて、交換後の音声またはデータの有効ビッ
ト数を判定できるようにする。
この発明の実施例を第２図を参照して説明する。
ディジタル伝送路１１０〜１ｎＯはＰＣＭ２４チャネル
方式にもとづくディジタルデータを伝送する伝送路であ
Ｌ １／６ビツトステイールを行なっている。伝送路
インタフェース１１１〜ｌｎｌは基本周波数クロックの
抽出、同期パターンの検出、マルチフレーム位相の監視
、フレーム位相の調整などを行ない、時分割スイッチ３
００に対して、入端子１１２〜Ｉｎ２には通話信号を、
入端子１１３〜１ｎ３にはディジタル伝送路１１０〜１
ｎＯのピットステイーリング情報を送シ出す。伝送路イ
ンタフェース１１１〜ｌｎｌにおいてピットステイーリ
ング情報を生成することは、マルチフレーム位相監視機
能を利用すれば簡単に行なえる。時分割スイッチ３００
は入端子１１２〜１ｎ２から入力される通話信号と入端
子１１３〜１ｎ３から入力されるピットステイーリング
情報とを同じタイミング条件で並列に交換する。
方式にもとづくディジタルデータを伝送する伝送路であ
Ｌ １／６ビツトステイールを行なっている。伝送路
インタフェース１１１〜ｌｎｌは基本周波数クロックの
抽出、同期パターンの検出、マルチフレーム位相の監視
、フレーム位相の調整などを行ない、時分割スイッチ３
００に対して、入端子１１２〜Ｉｎ２には通話信号を、
入端子１１３〜１ｎ３にはディジタル伝送路１１０〜１
ｎＯのピットステイーリング情報を送シ出す。伝送路イ
ンタフェース１１１〜ｌｎｌにおいてピットステイーリ
ング情報を生成することは、マルチフレーム位相監視機
能を利用すれば簡単に行なえる。時分割スイッチ３００
は入端子１１２〜１ｎ２から入力される通話信号と入端
子１１３〜１ｎ３から入力されるピットステイーリング
情報とを同じタイミング条件で並列に交換する。
さて、介入端子１１２，１１３から入力されるディジタ
ル信号の任意のチャネルと出端子２１２，２１３とが接
続された場合を考える。このとき、通話路３１２及びビ
ットステイーリング情報用交換経路３１３が設定され、
伝送路インタフェース１１１から出力されたピットステ
イーリング情報は経路１１３−３１３−２１３をｉてピ
ットステイーリングフレーム制御器２１４に伝えられる
。音声復号器（又はデータ端末受信インタフェース）２
１１はピットステイーリングフレーム制御器２１４から
の指示によシ、出端子２１２から入力されてくる通話信
号の有効ビット数が７か８かを知ることができ、それぞ
れの場合に応じた動作をすることが可能である。
ル信号の任意のチャネルと出端子２１２，２１３とが接
続された場合を考える。このとき、通話路３１２及びビ
ットステイーリング情報用交換経路３１３が設定され、
伝送路インタフェース１１１から出力されたピットステ
イーリング情報は経路１１３−３１３−２１３をｉてピ
ットステイーリングフレーム制御器２１４に伝えられる
。音声復号器（又はデータ端末受信インタフェース）２
１１はピットステイーリングフレーム制御器２１４から
の指示によシ、出端子２１２から入力されてくる通話信
号の有効ビット数が７か８かを知ることができ、それぞ
れの場合に応じた動作をすることが可能である。
同様にして入端子１ｎ２＋１ｎ３から入力されるディジ
タル信号の任意のチャネルと出端子２１２゜２１３がさ
れ、通話路３ｎ２及びピットステイーリング情報用交換
経路３ｎ３が設定された場合も伝送路インタフェースｌ
ｎｌから出力されるピットステイーリング情報を経路１
ｎ３−３ｎ３−２１３を通じてピットステイーリングフ
レーム制御器２１４に伝えることによって、音声復号器
２１１では出力端子２１２から入力されてくる通話信号
の有効ビット数が７か８かを知ることができる。
タル信号の任意のチャネルと出端子２１２゜２１３がさ
れ、通話路３ｎ２及びピットステイーリング情報用交換
経路３ｎ３が設定された場合も伝送路インタフェースｌ
ｎｌから出力されるピットステイーリング情報を経路１
ｎ３−３ｎ３−２１３を通じてピットステイーリングフ
レーム制御器２１４に伝えることによって、音声復号器
２１１では出力端子２１２から入力されてくる通話信号
の有効ビット数が７か８かを知ることができる。
このようにして音声復号器２１１は、どのディジタル伝
送路のどのチャネルと接続された場合もピットステイー
リングフレームを認知でき、通話信号の有効ビット数に
応じた動作をすることが可能である。この発明は音声伝
送のみならずデータ伝送においても同様に適用でき、デ
ータ端末受信インタフェース２１１ではピットステイー
リングフレーム制御器２１４によシデータの有効ビット
数を判定処理することができる。
送路のどのチャネルと接続された場合もピットステイー
リングフレームを認知でき、通話信号の有効ビット数に
応じた動作をすることが可能である。この発明は音声伝
送のみならずデータ伝送においても同様に適用でき、デ
ータ端末受信インタフェース２１１ではピットステイー
リングフレーム制御器２１４によシデータの有効ビット
数を判定処理することができる。
この発明は以上説明したように、ビットステイーリング
の施されている複数のディジタル伝送路と接続されたデ
ィジタル交換機において、そのディジタル伝送路のピッ
トステイーリング１１Ｖ報を音声復号器又はデータ端末
受信インタフェースに伝達する手段を用意することによ
り、その音声復号器又はデータ端末受信インタフェース
に簡単な補助回路を付加するだけで、交換後の音声また
はデータの有効ビット数を判定でき、音声については復
号信号のＳ／Ｎ劣化を防止し、またデータについてはト
ランスペアレンジ−が保証される平均ビットレートの低
下を防止することができる。
の施されている複数のディジタル伝送路と接続されたデ
ィジタル交換機において、そのディジタル伝送路のピッ
トステイーリング１１Ｖ報を音声復号器又はデータ端末
受信インタフェースに伝達する手段を用意することによ
り、その音声復号器又はデータ端末受信インタフェース
に簡単な補助回路を付加するだけで、交換後の音声また
はデータの有効ビット数を判定でき、音声については復
号信号のＳ／Ｎ劣化を防止し、またデータについてはト
ランスペアレンジ−が保証される平均ビットレートの低
下を防止することができる。
第１図は伝送路のピットステイーリング情報を交換しな
いディジタル交換機を示すブロック図、第２図はこの発
明の実施例を示すブロック図である。 １１０〜１ｎＯ二ビツトステイーリングの施されている
ディジタル伝送路、１１１〜１ｎ１：伝送路インタフェ
ース、１１２〜１ｎ２：通話信号の入端丞１１３〜１ｎ
３：ビットステイーリング情報の入端子、２１１：音声
復号器またはデータ端末受信インタフェース、２１２：
通話信号の出端子、２１３：ピットステイーリング情報
の出端子、２１４：ピットステイーリングフレーム制御
器、３００：時分割スイッチ、３１２〜３ｎ２；通話路
、３１３〜３ｎ３：ピットステイーリング情報の交換経
路。 特許出願人 日本電気株式会社 代理人 草野 卓
いディジタル交換機を示すブロック図、第２図はこの発
明の実施例を示すブロック図である。 １１０〜１ｎＯ二ビツトステイーリングの施されている
ディジタル伝送路、１１１〜１ｎ１：伝送路インタフェ
ース、１１２〜１ｎ２：通話信号の入端丞１１３〜１ｎ
３：ビットステイーリング情報の入端子、２１１：音声
復号器またはデータ端末受信インタフェース、２１２：
通話信号の出端子、２１３：ピットステイーリング情報
の出端子、２１４：ピットステイーリングフレーム制御
器、３００：時分割スイッチ、３１２〜３ｎ２；通話路
、３１３〜３ｎ３：ピットステイーリング情報の交換経
路。 特許出願人 日本電気株式会社 代理人 草野 卓
Claims (1)
- （１）ピットステイーリングの施されている複数のディ
ジタル伝送路と、これらディジタル伝送路と一対一に対
応する伝送路インタフェースを介して接続され、これら
ディジタル伝送路を通して送受されるディジタル情報を
交換するディジタル交換機において、上記ディジタル伝
送路のピットステイーリング情報を、対応する伝送路イ
ンターフェースから、そのディジタル伝送路を通して通
話を行なう加入者に対応する音声復号器またはデータ端
末受信インタフェースに伝達する手段と、上記音声復号
器またはデータ端末受信インタフェースに設けられ、伝
達された上記ピットステイーリング情報をもとに、周期
的にピットステイーリングフレームを認知する手段とを
備え、上記音声復号器またはデータ端末受信インタフェ
ースにおいて交換後の音声またはデータの有効ビット数
を判定することを特徴とするディジタル交換機における
ピットステイーリング制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10606381A JPS587993A (ja) | 1981-07-06 | 1981-07-06 | デイジタル交換機におけるビツトステイ−リング制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10606381A JPS587993A (ja) | 1981-07-06 | 1981-07-06 | デイジタル交換機におけるビツトステイ−リング制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS587993A true JPS587993A (ja) | 1983-01-17 |
Family
ID=14424147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10606381A Pending JPS587993A (ja) | 1981-07-06 | 1981-07-06 | デイジタル交換機におけるビツトステイ−リング制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS587993A (ja) |
-
1981
- 1981-07-06 JP JP10606381A patent/JPS587993A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5533121A (en) | Echo canceller and method for controlling echo cancellation | |
| KR100400420B1 (ko) | 대역 내 시그널링을 이용하는 보코더 바이패스 제어를위한 방법 및 장치 | |
| US6272358B1 (en) | Vocoder by-pass for digital mobile-to-mobile calls | |
| JPH08130775A (ja) | ディジタルコードレス電話システム | |
| JPH01272330A (ja) | コーデックとその操作方法、及び通信システム | |
| US4301531A (en) | Three-party conference circuit for digital time-division-multiplex communication systems | |
| EP0680034B1 (en) | Mobile radio communication system using a sound or voice activity detector and convolutional coding | |
| US6529529B1 (en) | Multiplexing device having a digital 1-link relay capability | |
| JP2002523994A (ja) | 帯域内シグナリングを利用するボコーダ・バイパスの制御のための方法および装置 | |
| JPS587993A (ja) | デイジタル交換機におけるビツトステイ−リング制御方式 | |
| JPH0636511B2 (ja) | コード・バイオレーション検出回路 | |
| JP3254556B2 (ja) | 高能率音声符号化装置及びそれを用いた中継交換システム | |
| JP2972564B2 (ja) | 音声符号化装置および中継交換方法 | |
| USRE31814E (en) | Three-party conference circuit for digital time-division-multiplex communication systems | |
| JP3664099B2 (ja) | エコーキャンセラ自動切換方法及び交換機システム | |
| JPH0431457B2 (ja) | ||
| JPS596647A (ja) | シリアルデ−タ伝送同期方式 | |
| JPH03219745A (ja) | 極性判定回路 | |
| JPS63312736A (ja) | ダイヤル信号伝送方式 | |
| JPS61144936A (ja) | 時分割方向制御伝送方式 | |
| JPH11298467A (ja) | フレーム同期方式 | |
| JPS59143493A (ja) | ビツトステイ−リング方式伝送路のデイジタル交換方式 | |
| JPH1013392A (ja) | フレーム同期調整をとる通信端末装置 | |
| JPH07177555A (ja) | ハンドオーバー処理回路 | |
| EP1075101A2 (en) | Method and system for synchronising frames |