DE2607433B2 - Digitaler Korrelationsempfänger - Google Patents

Description

Die Erfindung bezieht sich auf einen digitalen Korrelationsempfänger für die Satelliten-Nachrichtenübertragung, bei der die in zeitmultiplexer Anordnung zusammengefaßten, mit einer Präambel mit einem Synchronisierwort versehenen Signalkanäle (Burst) verschiedener Bodenstationen satellitenseitig gestaffelt und, bezogen auf den den Rahmenbeginn markierenden Referenzburst, zu einem Rahmen vereinigt und wiederum ausgesendet werden (TDMA).

Bei digitalen Übertragungsverfahren ist es erforderlich, den Empfänger auf den Sender zu synchronisieren. Bei Punkt zu Punkt-Übertragungsstrecken ist dies noch reiativ einfach, da bei einem bestehenden Synchronismus der Synchronlauf lediglich überwacht werden muß und die Redundanz und damit die Sicherheit in der periodischen Wiederholung des Synchronisierwortes besteht. Schwieriger ist das Problem der Synchronisierung bei Übertragungsverfahren, die im Burstbetrieb arbeiten und bei denen daher der Synchronismus zu Beginn jedes Bursts neu abgeleitet werden muß. Die Schwierigkeit erhöht sich, wenn die empfangenen Bursts nicht taktkohärent zueinander sind. Es muß daher gewährleistet werden, daß der Burstbeginn und damit der Synchronismus jedes einzelnen Bursts mit genügend großer Sicherheit abgeleitet werden kann.

Lösungen, die in der redundanten Aussendung des Synchronisierwortes oder einem Synchronisierwort mit Fehlerkorrektur bestehen, haben den Nachteil, daß eine oder weniger große Anzahl von zusätzlichen Bit's erforderlich ist, die dem Nutzanteil des Bursts verlorengehen und damit die Wirtschaftlichkeit des TDMA-Verfahrens sinken lassen.

In der Veröffentlichung » Unique Word ne/nection in Digital Burst Communications« von W. Schrempp

ίο und T. Sekimoto, erschienen in IEEE Transactions on Communication Technology, VoI, Com - 16, No. 4, Aug. 1968, sind solche Synchronisierworte für das TDMA-Übertragungsverfahren vorgesehen. Die Synchronisierworte werden in einem Empfänger mittels

υ einer KorrelationsschaJtung erkannt, und in diesem wird dann ein Burstbeginnzeichen abgeleitet

Weiterhin ist es durch die US-PS 37 96 868 bekannt für die Auswertung eines Synchronisierwortes mittels Korrelationsempfang ein Schieberegister vorzusehen, in das der ankommende Bitstrom eingelesen wird. Der Bit-Vcrgicich erfoigi jeweils mit einem, mit seinem einen Eingang an eine Zelle des Schieberegisters angeschalteten Vergleicher. Dabei steht an den zweiten Eingängen der Vergleicher ein bei vollständig in das Register eingeschriebenem Synchronwort auch der in der Schieberegisterzelle vorliegende logische Zustand an. Den Vergleicherausgängen ist ferner ein mehrstufiges Addiernetzwerk mit ausgangsseitiger Auswerteeinrichtung angeschaltet Auf diese Weise ist es mittels der

so Auswerteeinrichtung möglich, ein zuverlässiges Signal für den Burstbeginn auch dann zu erzeugen, wenn auf der Übertragungsstrecke Störungen auftreten und dadurch Bit-Verfälschungen verursacht werden. Die Realisierung des mehrstufigen Additionsnetzwerkes

r> bereitet dann außerordentliche Schwierigkeiten, wenn schnelle Bit-Folgen zu verarbeiten sind. In diesem Falle müssen nämlich an die einzelnen Addierstufew sehr hohe Geschwindigkeitsanforderungen gestellt werden.

Der Erfindung liegt die Aufgab,, zugrunde, für einen

digitalen Korrelationsempfänger der letztgenannten Art eine weitere Lösung anzugeben, die diese hohen Anforderungen bei schnellen Bit-Folgen an das Addiernetzwerk vermeidet.

Diese Aufgabe wird gemäß der Erfindung dadurch

•ii gelöst, daß die erste Gruppe von Addierstufen des mehrstufigen Addiernetzwerkes, die jeweils mit dem Ausgang der einzelnen Elemente des Vergleichers verbunden sind, hinsichtlich ihrer paarweisen Ausgänge mit der Wertigkeit 2° und 2¹ mit jeweils einem

■>o Speicherelement verbunden sind, daß ferner den Ausgängen der Speicherelemente wenigstens eine weitere Gruppe von Addierstufen mit diesen jeweils nachfolgenden Speicherelementen für die Zwischenergebnisse nachgeschaltet ist und daß abschließend eine

v> letzte Gruppe von Addierstufen ausgangsseitig an die Auswerteeinrichtung angeschaltet ist.

Durch die erfindungsgemäßen Maßnahmen, nämlich die Ermittlung des Korrelationssignals durch digitale Addition und Zwischenspeicherung der Ergebnisse der

ho einzelnen Additionsstufen, wird eine einfache Schaltungsanordnung mit geringem Schaltungsaufwand bei gleichzeitiger Erhöhung der übertragenen Bitrate erreicht. Durch die Zwischenspeicherung der Ergebnisse der Additionsstufen stehen diese Ergebnisse für die

b^r, nächstfolgende Addition während einer vollständigen Taktperiode zur Verfugung.

Das Schieberegister und die einzelnen Speicherelemente werden in vorteilhafter Weise von derselben

Taktstufe angesteuert

Nachstehend wird die Erfindung an Hand eines in der Figur dargestellten Ausführungsbeispiels näher erläutert

In der Figur ist in einem Blockschaltbild ein Korrelationsempfänger dargestellt in dem das Korrelationssignal durch digitale Addition ermittelt wird. Hierbei ist mit SÄ ein Schieberegister bezeichnet mit den Buchstaben V, A und S, die mit entsprechenden Nummern und Indizes versehen sind, sind die Vergleicher, Addierer und Speicher bezeichnet Das Schieberegister SR weist zwei Eingänge I und II auf, wobei über den einen Eingang I der Bitstrom eingelesen wird und der zweite Eingang II der Zuführung des Taktes dient Der Takteingang II ist zugleich auch mit den einzelnen Speichern Sl und SlO verbunden, so daß also Schieberegister SR und die einzelnen Speicher vom selben Takt angesteuert werden. Die Ausgänge der einzelnen Zellen des Schieberegisters SR sind an einen Vergleicher mit den Elementen Vl, V2, V3 ... Vn (im Ausfühmngsheispiel mit einem 9-stelligen Synchronisierwort ist η = 9) geführt, der an seinem zweiten Eingang den logischen Zustand angeboten bekommt der auch in der Schieberegisterzelle herrscht, wenn das Synchronsierwort vollständig in das Register eingeschrieben ist Die Vergleichsschaltung gibt bei Übereinstimmung einen anderen logischen Zustand ab, wie bei Nichtübereinstimmung. Es wird nur dann an allen Ausgängen Übereinstimmung angezeigt, wenn in dem Register das Synchronisierwort eingeschrieben ist. Die Aufsummierung dieser Übereinstimmung geschieht in rein digitaler Form. Dazu werden zunächst die einzelnen Ausgänge der Vergleicher Vi, V2, V3... V9 in Dreiergruppen zusammengefaßt und in den Addierern AOi, A O2 und A O3 addiert wobei zwei Eingänge von den Additionseingängen und der dritte vom Übertragseingang des Additionsbausteins gebildet werden. Die Ausgänge der Addierer A Οι, A O2 und A O3 dieser ersten Addierstufe weisen nun die Wertigkeit 2° und 2¹ auf, wobei der Ausgang 2¹ von dem Übertragungsausgang dargestellt wird.

Den Addierern A Οι, A O2 und A Oj der ersten Addierstufe sind Speicher Sl bis S6 nachgeschaltet, wobei die Ausgänge des Addierers A Oi der Wertigkeit 2° und 2¹ mit den Speichern S1 bzw S 2 verbunden sind, die Ausgänge des Addierers A O2 mit der Wertigkeit 2° und 2' mit den Speichern S3 bzw. S4 und die Ausgänge des Addierers A Oj mit dei Wertigkeit 2° und 2¹ mil den Speichern S5 bzw. S6. In diesen wie auch den den weiteren Addierstufen nachgeschalteten Speichern werden die Zwischenergebnisse der einzelnen Addierstufen gespeichert Somit wird die obere Grenze der Übertragungsbitrate entsprechend der von einem oder höchstens zwei Schaltkreisen bedingten Laufzeit gebildet

von Addierstufen Den Speichern Sl bis S6 ist eine weitere Addierstufe aus den Addierern A i\ und A I2 nachgeschaltet, in denen die Ergebnisse der ersten Addierstufe weiter aufsummiert werden. Dabei sind die Ausgänge der Speicher S wird eine 3 und S5 mit dem Addierer A i\ verbunden und die Speicher S2 und S4 mit dem Addierer .41₂ für den Übertrag O. Der

in Speicher S6 ist direkt mit dem Speicher SlO verbünden, der zu der der zweiten Addierstufe mit den Addierern A Ii und A I2 nachgeschalteten Gruppe von Speichern S 7 bis S10 gehört

Der Ausgang des Addierers A i\ mit der Wertigkeit

ii 2° ist mit dem Speicher S7 verbunden, die Ausgänge des Addierers A I2 mit der Wertigkeit 2¹ und 2² sind mit den Speichern S 8 bzw. S9 verbunden. Während der Ausgang des Speichers S 7 mit der Wertigkeit 2° direkt mit der Auswerteschaltung AS verbunden ist, ist den Speichern S8 bis SlO eine dritte ;ddierstufe mit den Addierern A 2\ und A 22 nachgeschrket, wobei die Speicher S8 und S10 mit dem Addierer A 2\ verbunden sind und der Speicher S9 mit dem Addierer A 22 für den Übertrag Ü. Der Ausgang des Addierers A 2\ mit der Wertigkeit 2¹ und die Ausgänge des Addierers A 2₂ mit der Wertigkeit 2² und 2³ sind an die Auswerteschaltung ASgeführt, der ausgangssei tig die Korrelationsspitze K entnehmbar ist

Die erfindungsgemäße Anordnung ist besonders

jo sparsam in der Verwendung von Schaltkreisen, da immer nur eine Addier- und Auswerteschaltung notwendig ist, also auf einen teueren und aufwendigen Parallel- oder sogar Mehrfachbetrieb verzichtet werden kann, der ohne eine Zwischenspeicherung der Ergebnis-

)) se erforderlich wäre. Da nämlich die Korrelation durch Addition der Übereinstimmungen mehrerer gleichwertiger Signale erfolgt darf das Eingangssignal immer erst dann geändert werden, wenn mit Sicherheit die Addition über alle Stufen hinweg durchgeführt ist. Um eine dadurch bedingte Begrenzung der übertragbaren Bi⁴..ate zu vermeiden, müßte dann auf den aufwendigeren Parallel- oder sogar Mehrfachbetrieb übergegangen werden. Dieses Problem wird, wie vorstehend bereits ausgeführt, mit der erfindungsgemäßen Anordnung in

•r, einfacher Weise gelöst. Durch die Zwischenspeicherung der Ergebnisse tritt zwar die Korrelationsspitze nicht mehr kohärend mit dem Eintreffen des Synchronisierwortes auf, da jedoch diese Verzögerungszeit im Taktraster liegt und lediglich von der Anzahl der

■ίο Zwischenspeicheningen abhängig ist, läßt sich die Information ohne großen Aufwand an der entsprechenden Stelle des Schieheregisters abnehmen, so daß dadi"ch kein zusätzlicher Schaltungsaufwand entsteht.

Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Digitaler Korrelationsempfänger, insbesondere für die Satelliten-Nachrichtenübertragung, bei der die in zeitmultiplexer Anordnung zusammengefaßten, mit einer Präambel mit einem Synchronisierwort versehenen Signalkanäle (Burst) verschiedener Bodenstationen satellitenseitig zeitlich gestaffelt und, bezogen auf den den Rahmenbeginn markierenden Referenzburst, zu einem Rahmen vereinigt und wiederum ausgesendet werden (TDMA), bei dem ferner ein Schieberegister zum Einlesen des empfangsseitig ankommenden Bit-Stroms und ein mit den einzelnen Zellen des Schieberegisters verbundener Vergleicher vorgesehen sind, an dessen zweiten Eingängen ein bei vollständig in das Register eingeschriebenem Synchronisierwort auch der in der Schieberegisterzelle vorliegende logische Zustand ansteht und bei dem den Vergleichsausgängcii ein mehrstufiges Addierneuwerk mit ausgangsseitiger Auswerteeinrichtung nachgeschaltet ist, dadurch gekennzeichnet, daß die erste Gruppe von Addierstufen des mehrstufigen Addiernetzwerks die jeweils mit dem Ausgang der einzelnen Elemente des Vergleichers verbunden sind, hinsichtlich ihrer paarweisen Ausgänge mit der Wertigkeit 2° und 2¹ mit jeweils einem Speicherelement verbunden sind, daß ferner den Ausgängen der Speicherelemente wenigstens eine weitere Gruppe von Addier nufen mit diesen jeweils nachfolgenden Speicherelementen für die Zwischenergebnisse nachgeschaltet ist, und daß abschließend eine letzte Gruppe von Addierstufen a'tsgangsseitig an die Auswerteeinrichtung angeschaltet ist.

2. Korrelationsempfänger nach Anspruch 1, dadurch gekennzeichnet, daß das Schieberegister und die einzelnen Speicherelemente von derselben Taktstufe angesteuert sind.