JP2000332740A - フレーム同期方法及び装置 - Google Patents

フレーム同期方法及び装置

Info

Publication number
JP2000332740A
JP2000332740A JP11136325A JP13632599A JP2000332740A JP 2000332740 A JP2000332740 A JP 2000332740A JP 11136325 A JP11136325 A JP 11136325A JP 13632599 A JP13632599 A JP 13632599A JP 2000332740 A JP2000332740 A JP 2000332740A
Authority
JP
Japan
Prior art keywords
pattern
circuit
correction
word
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11136325A
Other languages
English (en)
Other versions
JP3267581B2 (ja
Inventor
Naoto Kubo
久保  直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13632599A priority Critical patent/JP3267581B2/ja
Publication of JP2000332740A publication Critical patent/JP2000332740A/ja
Application granted granted Critical
Publication of JP3267581B2 publication Critical patent/JP3267581B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 伝送品質及び伝送効率の高いマルチフレーム
のフレーム同期方法及び装置を提供する。 【解決手段】 送信側では、入力信号を符号化回路11
でブロック符号による誤り訂正符号化した後にビット反
転回路12で同一マルチフレーム内の各ワード毎に異な
る位置のビットを反転し、受信側では、受信信号をメモ
リ回路21に一時的に保持し、復号化回路26で複合す
る。ここで受信信号を前記ブロック符号に応じた生成多
項式で割算して得たシンドロームパターンをシンドロー
ムパターン補正回路23で補正する。この補正はビット
反転回路12でのビット反転によるシンドロームパター
ンへの影響を除去するもので、各ワード毎の異なる反転
ビット位置に応じて行う。この制御をパターン補正制御
回路24で行い同期検出回路25でマルチフレームの同
期を確立する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フレーム同期に関
し、特に、マルチフレーム構成における簡易なフレーム
同期方法及び装置に関する。
【0002】
【従来の技術】最近の無線通信システムでは、伝送品質
を向上させるために誤り訂正技術を用いることが多く、
特に誤り訂正技術のなかでもブロック符号を利用する技
術は回路の容易性などから広く採用されている。このよ
うな符号化技術を採用する場合、ブロック(以下、「ワ
ード」という。)単位でなるワードの誤同期を防止する
ために、符号化後の信号に対してある特定のビットを反
転することで対策をとることがある。
【0003】一方、補助信号や回線を運営するために必
要な情報などを主回線に多重化して伝送するため、オー
バヘッドビットを伝送信号に付加することが行われてい
るが、伝送する情報の種類や容量に応じてフレームをマ
ルチ構成とすることにより、回線の伝送効率を悪化させ
ることなく回線を構成するマルチフレーム構成が利用さ
れることが多い。ところが、マルチフレーム構成をとる
場合には、複数のフレームを1つのグループとして、そ
の区切りを認識するためにマルチフレームの同期を確立
する必要がある。
【0004】
【発明が解決しようとする課題】ワード同期及びマルチ
フレーム同期という2つの機能を必要とするマルチフレ
ーム構成の伝送信号を扱うシステムにおいては、それぞ
れに専用の同期ビットを用いると伝送効率が低下すると
いう欠点がある。また、それぞれの機能に応じた回路を
用意するように構成すると装置規模が大きくなるという
欠点がある。
【0005】(発明の目的)本発明の目的は、伝送効率
の高いマルチフレーム構成のフレーム同期方法及び装置
を提供することにある。
【0006】本発明の他の目的は、ブロック符号を用い
た伝送品質の高いマルチフレーム構成のディジタル無線
通信システムにおけるフレーム同期方法及び装置を提供
することにある。
【0007】
【課題を解決するための手段】本発明のフレーム同期方
法は、ブロック符号を用いて誤り訂正を行うようにした
ブロック符号単位の複数ワードで構成されたマルチフレ
ームのフレーム同期方法において、送信側は、ブロック
符号化後の信号に対してワード毎の異なる位置のビット
を反転することによりマルチフレームの送信信号として
送出し、受信側は、受信信号を前記ブロック符号に応じ
た多項式により割算を行い、得られたシンドロームパタ
ーンに対し、ワード毎のビットの反転の位置に応じてビ
ット反転によるシンドロームパターンへの影響を除去す
る補正を順次行い、補正後のシンドロームパターンがビ
ットの反転による誤りがない状態となるように前記パタ
ーン補正を制御してマルチフレームの同期を確立するこ
とを特徴とする。
【0008】本発明のフレーム同期方式は、ブロック符
号を用いて誤り訂正を行うようにしたブロック符号単位
の複数ワードで構成されたマルチフレームのフレーム同
期方式において、送信側は、入力信号をブロック符号化
する符号化回路と、ブロック符号化後の信号に対してワ
ード毎の異なる位置のビットを反転してマルチフレーム
の送信信号として送出するビット反転回路とを有し、受
信側は、受信信号を前記ブロック符号に応じた多項式に
より割算してシンドロームパターンを出力する割算回路
と、前記割算回路から得られたシンドロームパターンを
補正パターンにより補正するシンドロームパターン補正
回路と、ビットの反転位置に応じたシンドロームパター
ンへの影響を除去するワード毎の補正パターンを前記シ
ンドロームパターン補正回路に出力するパターン補正制
御回路と、補正後のシンドロームパターンにビットの反
転による誤りがない状態が検出されるように前記パター
ン補正制御回路を制御しマルチフレームの同期を確立す
る同期検出回路とを有することを特徴とする。
【0009】本発明のフレーム同期装置は、ブロック符
号を用いて誤り訂正を行うようにしたブロック符号単位
の複数ワードからなりブロック符号化後の信号に対して
ワード毎に異なる位置のビットを反転して送信信号とし
て送出されたマルチフレームのフレーム同期装置におい
て、受信信号を前記ブロック符号に応じた多項式により
割算してシンドロームパターンを出力する割算回路と、
前記割算回路から得られたシンドロームパターンを補正
パターンにより補正するシンドロームパターン補正回路
と、ビットの反転位置に応じたシンドロームパターンへ
の影響を除去するワード毎の前記補正パターンを前記シ
ンドロームパターン補正回路に出力するパターン補正制
御回路と、補正後のシンドロームパターンにビットの反
転による誤りがない状態が検出されるように前記パター
ン補正制御回路を制御しマルチフレームの同期を確立す
る同期検出回路とを有することを特徴とする。
【0010】また、前記フレーム同期装置において、前
記割算回路の割算によるシンドロームパターンの出力
は、前記同期検出回路が補正後のシンドロームパターン
に符号誤りがない状態を検出するまでは受信信号の1ビ
ット経過毎に行い、前記同期検出回路が補正後のシンド
ロームパターンにビットの反転による誤りがない状態を
検出すると、受信信号の1ワード経過毎に行うことを特
徴とし、更に、前記パターン補正制御回路は、前記同期
検出回路が補正後のシンドロームパターンにビットの反
転による誤りがない状態を検出するまでは所定の補正パ
ターンを固定して出力し、前記同期検出回路が補正後の
シンドロームパターンにビットの反転による誤りがない
状態を検出する毎にマルチフレームのワード順の補正パ
ターンを順次出力することを特徴とする。(作用)ブロ
ック符号を用いて誤り訂正機能を具備したディジタル無
線通信システムにおいて、各ワードをマルチフレームと
して認識するために、送信側でブロック符号化後の信号
に対してワード毎に異なる任意の位置のビットを反転す
るためのビット反転を行い、受信側では受信信号から得
られたシンドロームパターンをワード毎のビットの反転
の位置に応じて補正する制御を行い、補正後のシンドロ
ームパターンにビットの反転による誤りがない状態とす
ることでマルチフレームの同期を確立する。
【0011】より具体的には、無線システムの送信側で
は、入力信号を符号化回路で誤り訂正符号化した後にビ
ット反転制御回路からの信号により同一マルチフレーム
内の各ワード毎に異なる位置のビットをビット反転回路
で反転し、無線システムの受信側では、受信信号をメモ
リ回路で一時的に保管すると共に、採用したブロック符
号に応じた生成多項式で割算を行う割算回路より得られ
たシンドロームパターンをシンドロームパターン補正回
路で補正を行う。この補正は送信側のビット反転回路で
操作したビットの反転によるシンドロームパターンへの
影響を除去するためのものであり、送信側のビット反転
制御回路で制御された各ワード毎に異なる反転ビットの
位置に応じてパターン補正制御回路で行うことにより、
同期検出回路でマルチフレームの同期を確立する。
【0012】
【発明の実施の形態】(構成の説明)本発明のフレーム
同期方法及び装置の実施の形態について図面を参照して
説明する。図1は、本発明のフレーム同期回路の一実施
の形態を示すブロック図である。本実施の形態は、大き
く分けて送信側と受信側の2つの部分より構成される。
送信側は、符号化回路11と、ビット反転回路12と、
ビット反転制御回路13とから構成される。また、受信
側は、メモリ回路21と、割算回路22と、シンドロー
ムパターン補正回路23と、パターン補正制御回路24
と、同期検出回路25と、復号化回路26とから構成さ
れる。送信側及び受信側の機能の概要はつぎのとおりで
ある。
【0013】送信側において、符号化回路11は入力信
号101に対してブロック符号による誤り訂正を行う符
号化を行う。採用する符号がブロック符号であるので、
符号化回路11は符号化後の信号としてブロック(ワー
ド)毎に区切りがある信号を出力するとともに、ワード
の区切りを示すワードタイミング信号103を出力す
る。ビット反転回路12は、符号化回路11から出力さ
れる符号化された信号に対し、後述のビット反転制御回
路13からの制御信号に基づき、各ワード毎にそれぞれ
異なる位置のビットを反転する操作を行うことにより、
複数のワードからなるマルチフレーム構成の送信信号1
02として出力する。ビット反転制御回路13は、符号
化回路11から出力されるワードタイミング信号103
に基づき、各ワード毎にビット反転回路12で反転する
ビットの位置を示す信号をビット反転回路12に出力
し、マルチフレームの構成を制御する。
【0014】受信側において、メモリ回路21は、受信
信号201を入力して一時的に保管する。割算回路22
は、あらかじめ定められた生成多項式により受信信号2
01を各ワード毎に割り算を行い、その余りであるシン
ドロームパターンを出力する。シンドロームパターン補
正回路23は、送信側のビット反転回路12で操作した
ビットの反転によるシンドロームパターンへの影響を除
去するため反転したビットの位置毎によって決まるシン
ドロームパターンの補正を行う。パターン補正制御回路
24は、送信側のビット反転制御回路13で制御された
各ワード毎に異なる反転ビットの位置に応じて補正を行
う必要があるため、複数の補正パターンを保有し、後述
の同期検出回路25からのマルチフレームのタイミング
信号であるフレームタイミング信号203に基づき補正
パターンを各ワード毎に対応して切り替え出力する。同
期検出回路25は、シンドロームパターン補正回路23
からの補正後のシンドロームパターン202によりワー
ド同期及びマルチフレーム同期が確立したか否かを検出
し、マルチフレーム同期が確立すると前記フレームタイ
ミング信号203を生成して出力すると共に、無線伝送
路上での誤りが検出された場合には後述の復号化回路2
6へ誤り訂正制御信号204を出力する。復号化回路2
6は、メモリ回路21に保管していた信号に対し誤り訂
正制御信号204に基づき誤り訂正を実行して復号す
る。
【0015】(動作の説明)次に、本実施の形態の動作
について、特定のマルチフレーム構成の例を用いて説明
する。図2は、マルチフレームの一例として、2つのワ
ードから構成されたマルチフレーム構成を示す図であ
る。ここで、各ワードはnビット(nは整数)から構成
され、第1番目のワードは第i番目(iは1≦i≦(n
−1)を満たす整数)のビットが反転され、第2番目の
ワードでは第(i+1)番目のビットが反転されるもの
とし、該マルチフレーム構成の動作を説明する。
【0016】まず、送信側では、ビット反転制御回路1
3が符号化回路11から出力されるワードタイミング信
号103に基づき各ワード毎に交互に第i番目、第(i
+1)番目のビットを反転するための制御信号をビット
反転回路12に対して出力する。これにより、ビット反
転回路12から出力される送信信号102は、符号化後
の各ワード毎に各1ビットずつあらかじめ定められた位
置に誤りが付加された信号としマルチフレーム化され
る。
【0017】次に、受信側では、無線伝送路から伝送さ
れてきた受信信号201をメモリ回路21に入力すると
ともに割算回路22に入力する。ここで、無線伝送路上
では誤りが発生していないものとし、また、ワードの区
切りが正しい状態、すなわちワード同期が確立している
状態とすると、割算回路22から出力される各ワード単
位のシンドロームパターンは、送信側のビット反転回路
12における操作により第i番目のビットが誤っている
ことを示すパターン、もしくは第(i+1)番目のビッ
トが誤っていることを示すパターンの何れかとなる。
【0018】パターン補正制御回路24は、このような
送信側のビット反転により割算回路22から出力される
2種類のシンドロームパターンを正しいパターンに補正
するために2種類の補正パターン保有し、あるワードの
時点で2種類の補正パターンの一方のシンドロームパタ
ーン補正回路23へ出力する。同期検出回路25は、前
記シンドロームパターン補正回路23の出力がワード毎
に全て“0”の状態となるか否かを検出し、全て“0”
の状態を検出した場合にのみフレームタイミング信号2
03を出力する。パターン補正制御回路24は、フレー
ムタイミング信号203を入力すると次のワードの時点
で2種類の補正パターンの他方のシンドロームパターン
補正回路23へ出力する。同期検出回路25は、前記シ
ンドロームパターン補正回路23の出力がワード毎に全
て“0”の状態となるか否かを検出し、全て“0”の状
態を検出した場合に同様にフレームタイミング信号20
3を出力する。以上のようなパターン補正制御回路24
の動作を交互に行うことにより、同期検出回路25は、
ワード同期及びマルチフレーム同期を同時に検出し、且
つ各ワードの割算演算結果からワード毎の誤りを検出
し、誤り訂正制御信号204を復号化回路26に出力す
る。
【0019】このように、パターン補正制御回路24か
ら第i番目のビットが誤っている場合の補正パターン
と、第(i+1)番目のビットが誤っている場合の補正
パターンが交互に出力され、シンドロームパターン補正
回路23の出力からシンドロームパターン202が「誤
りがない」ことを示す、全て“0”の状態が出力される
か否かを同期検出回路25が検出することにより、結果
的に伝送されてくる各ワードがマルチフレーム内の第1
番目のワードであるか第2番目のワードであるかの判定
を行うことができ、マルチフレームの同期を確立するこ
とができる。そしてマルチフレームの同期が確立してい
る場合には、同期検出回路25からは各ワード毎にフレ
ームタイミング信号203が継続的に出力され割算回路
22及びパターン補正制御回路24の動作が前述のよう
に制御される。
【0020】次に、各ワードの区切りを示すワード同期
は確立しているがマルチフレームの同期が確立していな
い状態、すなわち、各ワードが第1番目のワードである
か第2番目のワードであるかが確定していない場合のマ
ルチフレームの同期確立の動作について説明する。
【0021】まずはじめに、マルチフレームの同期が確
立していない場合は、パターン補正制御回路24から出
力される補正用パターンを一つの補正用パターンに固定
しておく。ここでは、第1番目のワードに対応する第i
番目のビットが誤っている場合に出力すべき補正パター
ンを固定して出力するものとする。
【0022】補正パターンが固定した状態で、割算回路
22から第2番目のワードに対するシンドロームパター
ン、すなわち第(i+1)番目のビットが誤っているこ
とを示すパターンが出力されたとすると、パターン補正
制御回路24からは第1番目のビットが誤っている場合
の補正パターンが出力されているため、シンドロームパ
ターン補正回路23で補正を行った後のシンドロームパ
ターン202は「誤りがない」ことを示す、全て“0”
の状態とはならない。
【0023】このため、このワードでは同期検出回路2
5からはフレームタイミング信号は出力されず、パター
ン補正制御回路24の出力はこのまま固定状態として次
の割算結果を待つことになる。次の割算結果は、次のマ
ルチフレームの第1番目のワードに対する割算結果とな
るので、第i番目のビットが誤っていることを示すパタ
ーンが出力され、パターン補正制御回路24からは第i
番目のビットが誤っている場合の補正パターンが出力さ
れるため、シンドロームパターン補正回路23の出力結
果のシンドロームパターン202は「誤りがない」こと
を示す、全て“0”の状態となる。
【0024】ここで初めて同期検出回路25は、第1番
目のワードが検出されたことを判定しフレームタイミン
グ信号203を出力してパターン補正制御回路24の固
定状態を解除し、フレームタイミング信号203に基づ
いて補正用パターンを後続のワードのビット反転に応じ
た補正パターンに切り替える。以後、各ワード毎にシン
ドロームパターン補正回路23の出力結果のシンドロー
ムパターン202は「誤りがない」ことを示す、全て
“0”の状態が継続することになり、同期検出回路25
からはマルチフレームタイミング信号が継続的に出力さ
れ同期が確立する。
【0025】以上の実施の形態においては、本発明のマ
ルチフレーム同期の確立動作について、特定の方法によ
りワード同期が確立した状態における動作として説明し
たが、ワード同期が確立していない状態での同期動作の
例としては、通常利用されるハンチング動作が適用でき
る。
【0026】つまり、割算回路22の動作を受信信号の
1ビット経過毎に行い、その割算結果からワード同期を
検出するように1ビット単位のハンチング動作を行い、
同期検出回路25からのフレームタイミング信号203
によりワード同期を確立する。この場合、ワード同期の
確立後は1ワード経過毎に割算回路での割算動作を行い
前述のマルチフレームの同期の確立動作を行うようにし
て、同期動作をワード同期からマルチフレーム同期へと
切り換えて行うように構成することができる。また、割
算回路22の割算動作を1ビット経過毎に行うとともに
検出回路25で同期状態を検出することにより、ワード
同期とマルチフレーム同期の動作を分けることなくビッ
ト単位の同期のハンチング動作をマルチフレームの同期
が確立できるまで行うように構成することができる。こ
の方法によれば、同期検出回路25は最大1マルチフレ
ームの期間のハンチング動作により同期が確立される。
この場合においても同期確立以降は同期検出回路25か
ら継続的にフレームタイミング信号が出力されるので、
割算回路22は、このような継続的なフレームタイミン
グ信号の出力以降は本来のワードの区切りのタイミング
で割算結果を出力するように構成することができること
は言うまでもない。
【0027】また、以上の実施の形態において、マルチ
フレーム構成として2つのワードからなる例を示した
が、3つ以上のワードから構成されるマルチフレーム構
成とすることができることは明らかであり、この場合に
も上述した本発明のワード同期及びマルチフレーム同期
の同期確立動作の技術的手法が適用できることは言うま
でもない。このようなマルチフレーム構成における送信
側のビット反転の形態としては、第1番目の符号化後の
ワードについて第i番目のビットを反転し、第2番目以
降は、順次、異なる位置のビットを反転するように構成
することができる。また、第2番目以降はマルチフレー
ムを構成する最後のワードまで、第i+1番目のビット
を反転するように構成することができる。
【0028】何れの場合にもマルチフレームの同期は、
前述の方法を適用することが可能である。つまり、前者
の場合は、パターン補正制御回路24において、第i番
目以降の1つの反転ワードに応じた補正パターンを固定
的に使用して同期検出回路での同期検出を行い、同期状
態を検出したときにフレームタイミング信号を出力しパ
ターン補正制御回路24の補正パターンを解除するよう
に構成することができる。また、後者の場合には、第i
番目のビットの反転ワード又は第i+1番目のビットの
反転ワードの何れかに応じた補正用パターンを固定状態
として、既知の1フレームのワード数に応じて同期検出
回路25での検出結果から補正用パターンの固定状態を
解除して同期を確立するように構成することができる。
【0029】なお、上記実施の形態では伝送路上では誤
りが発生していないものとしたが、実際には誤りが生じ
うるから、同期検出回路25での同期状態の検出又は同
期確立は、ビットの反転による誤りがない状態か否かを
検出して上記動作を行うこととなるのは云うまでもな
い。
【0030】
【発明の効果】以上説明したように、本発明によれば、
ブロック符号化単位でワード同期を行うようにし、ま
た、誤同期を防止するためのビット反転の機能を利用し
て各ワード毎に異なる位置のビットを反転してマルチフ
レームを実現しているので、ワード同期及びマルチフレ
ーム同期のための特別な情報を追加する必要がないか
ら、ブロック符号化により伝送品質を向上させることに
加えて、伝送効率を向上させることができる。
【0031】また、同期機能のための追加回路の規模が
小さくて済み、簡易な構成でマルチフレームの同期装置
及びディジタル無線通信システムを実現することが可能
である。
【図面の簡単な説明】
【図1】本発明のフレーム同期回路の一実施の形態を示
す図である。
【図2】本実施の形態の動作を示すタイムチャートの一
例を示す図である。
【符号の説明】
11 符号化回路 12 ビット反転回路 13 ビット反転制御回路 21 メモリ回路 22 割算回路 23 シンドロームパターン補正回路 24 パターン補正制御回路 25 同期検出回路 26 復号化回路 101 入力信号 102 送信信号 103 ワードタイミング信号 201 受信信号 202 シンドロームパターン 203 フレームタイミング信号 204 誤り訂正制御信号

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 ブロック符号を用いて誤り訂正を行うよ
    うにしたブロック符号単位の複数ワードで構成されたマ
    ルチフレームのフレーム同期方法において、 送信側は、ブロック符号化後の信号に対してワード毎の
    異なる位置のビットを反転することによりマルチフレー
    ムの送信信号として送出し、 受信側は、受信信号を前記ブロック符号に応じた多項式
    により割算を行い、得られたシンドロームパターンに対
    し、ワード毎のビットの反転の位置に応じてビット反転
    によるシンドロームパターンへの影響を除去する補正を
    順次行い、補正後のシンドロームパターンがビットの反
    転による誤りがない状態となるように前記パターン補正
    を制御してマルチフレームの同期を確立することを特徴
    とするフレーム同期方法。
  2. 【請求項2】 ブロック符号を用いて誤り訂正を行うよ
    うにしたブロック符号単位の複数ワードで構成されたマ
    ルチフレームのフレーム同期方式において、 送信側は、入力信号をブロック符号化する符号化回路
    と、ブロック符号化後の信号に対してワード毎の異なる
    位置のビットを反転してマルチフレームの送信信号とし
    て送出するビット反転回路とを有し、 受信側は、受信信号を前記ブロック符号に応じた多項式
    により割算してシンドロームパターンを出力する割算回
    路と、前記割算回路から得られたシンドロームパターン
    を補正パターンにより補正するシンドロームパターン補
    正回路と、ビットの反転位置に応じたシンドロームパタ
    ーンへの影響を除去するワード毎の補正パターンを前記
    シンドロームパターン補正回路に出力するパターン補正
    制御回路と、補正後のシンドロームパターンにビットの
    反転による誤りがない状態が検出されるように前記パタ
    ーン補正制御回路を制御しマルチフレームの同期を確立
    する同期検出回路とを有することを特徴とするフレーム
    同期方式。
  3. 【請求項3】 ブロック符号を用いて誤り訂正を行うよ
    うにしたブロック符号単位の複数ワードからなりブロッ
    ク符号化後の信号に対してワード毎に異なる位置のビッ
    トを反転して送信信号として送出されたマルチフレーム
    のフレーム同期装置において、 受信信号を前記ブロック符号に応じた多項式により割算
    してシンドロームパターンを出力する割算回路と、前記
    割算回路から得られたシンドロームパターンを補正パタ
    ーンにより補正するシンドロームパターン補正回路と、
    ビットの反転位置に応じたシンドロームパターンへの影
    響を除去するワード毎の補正パターンを前記シンドロー
    ムパターン補正回路に出力するパターン補正制御回路
    と、補正後のシンドロームパターンにビットの反転によ
    る誤りがない状態が検出されるように前記パターン補正
    制御回路を制御しマルチフレームの同期を確立する同期
    検出回路とを有することを特徴とするフレーム同期装
    置。
  4. 【請求項4】 前記割算回路の割算によるシンドローム
    パターンの出力は、前記同期検出回路が補正後のシンド
    ロームパターンにビットの反転による誤りがない状態を
    検出するまでは受信信号の1ビット経過毎に行い、前記
    同期検出回路が補正後のシンドロームパターンにビット
    の反転による誤りがない状態を検出すると、受信信号の
    1ワード経過毎に行うことを特徴とする請求項3記載の
    フレーム同期装置。
  5. 【請求項5】 前記パターン補正制御回路は、前記同期
    検出回路が補正後のシンドロームパターンにビットの反
    転による誤りがない状態を検出するまでは所定の補正パ
    ターンを固定して出力し、前記同期検出回路が補正後の
    シンドロームパターンにビットの反転による誤りがない
    状態を検出する毎にマルチフレームのワード順の補正パ
    ターンを順次出力することを特徴とする請求項4記載の
    フレーム同期装置。
JP13632599A 1999-05-17 1999-05-17 フレーム同期方法及び装置 Expired - Fee Related JP3267581B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13632599A JP3267581B2 (ja) 1999-05-17 1999-05-17 フレーム同期方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13632599A JP3267581B2 (ja) 1999-05-17 1999-05-17 フレーム同期方法及び装置

Publications (2)

Publication Number Publication Date
JP2000332740A true JP2000332740A (ja) 2000-11-30
JP3267581B2 JP3267581B2 (ja) 2002-03-18

Family

ID=15172593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13632599A Expired - Fee Related JP3267581B2 (ja) 1999-05-17 1999-05-17 フレーム同期方法及び装置

Country Status (1)

Country Link
JP (1) JP3267581B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859807B1 (ko) 2004-09-23 2008-09-24 삼성전자주식회사 안정적인 동기신호 제공 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859807B1 (ko) 2004-09-23 2008-09-24 삼성전자주식회사 안정적인 동기신호 제공 장치 및 방법

Also Published As

Publication number Publication date
JP3267581B2 (ja) 2002-03-18

Similar Documents

Publication Publication Date Title
CA2247534C (en) An improved technique for jointly performing bit synchronization and error detection in a tdm/tdma system
US5822313A (en) Seamless handover in a cordless TDMA system
JP3267581B2 (ja) フレーム同期方法及び装置
JP2766228B2 (ja) スタッフ同期フレーム制御方式
JP2001060943A (ja) データ伝送システム
JP2848229B2 (ja) 受信回路
JPH088869A (ja) 受信装置
JP2000201123A (ja) 多方向時分割多重無線デ―タ通信装置
JP2596320B2 (ja) フレーム同期装置
JP2705442B2 (ja) 同期方式
JP2792077B2 (ja) 補助伝送信号誤り訂正回路
JPS63278436A (ja) マルチフレ−ム同期方式
JP2555944B2 (ja) データ伝送装置
JPH0530144A (ja) 並列データ伝送方式
JPS61126838A (ja) 符号誤り訂正方式
JPS631128A (ja) 同期化制御方式
JPH077500A (ja) フレーム同期方式
JPH01180143A (ja) 補助信号伝送方式
JPH0298245A (ja) ルート識別方式
JPH114203A (ja) 多方向時分割多重無線データ通信システム
JPH11298467A (ja) フレーム同期方式
JP2002281008A (ja) ビット同期検出方法
JP2002246999A (ja) Tdma通信方法及びtdma通信方式
KR20060058876A (ko) 동기식 데이터 전송 시스템에서의 데이터 송수신 장치
JPH02272929A (ja) 多数決符号化復号化方式、その方式における符号化器及び復号化器

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100111

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees