JPH02272929A - 多数決符号化復号化方式、その方式における符号化器及び復号化器 - Google Patents
多数決符号化復号化方式、その方式における符号化器及び復号化器Info
- Publication number
- JPH02272929A JPH02272929A JP9305089A JP9305089A JPH02272929A JP H02272929 A JPH02272929 A JP H02272929A JP 9305089 A JP9305089 A JP 9305089A JP 9305089 A JP9305089 A JP 9305089A JP H02272929 A JPH02272929 A JP H02272929A
- Authority
- JP
- Japan
- Prior art keywords
- data
- majority
- inputted
- encoder
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はデータ通信、特にランダム性誤り、バースト性
誤りの双方が頻発する回線のデータ通信における多数決
符号化復号化方式に関する。
誤りの双方が頻発する回線のデータ通信における多数決
符号化復号化方式に関する。
（従来の技術）
従来、この種の方式は特開昭６３−１６４５３３号公報
に開示されるものがあり、当該従来の方式を図面に基づ
いて以下説明する。
に開示されるものがあり、当該従来の方式を図面に基づ
いて以下説明する。
第３図は従来の多数決符号化復号化方式を用いたデータ
通信システムを示すブロック図である。
通信システムを示すブロック図である。
同図において、３１はデータ送信器、３２は符号化器、
３３は通信路、３４は復号化器、３５はデータ受信器で
ある。この従来のデータ通信システムにおいて、データ
送信器３１から符号化器３２に入力されたデータは予め
定められた長さのフレームにフレーム化され、誤り検出
符号で符号化されて、その符号化されたものを１フレー
ムとして通信路３３に複数回送信される。復号化器３４
では受信した複数のフレームについてそれぞれ誤り検出
符号の復号化が行なわれる。誤りの検出されないフレー
ムがあれば、正しいデータとしてデータ受信器３５に送
られる。全てのフレームに誤りが検出されたときは全フ
レームの対応するビットの多数決を取り新たに１つのフ
レームとする。新たに生成されたフレームは誤り検出符
号の復号化が行なわれ、誤りが検出されなければ、正し
いデータとしてデータ受信器３５に送られる。
３３は通信路、３４は復号化器、３５はデータ受信器で
ある。この従来のデータ通信システムにおいて、データ
送信器３１から符号化器３２に入力されたデータは予め
定められた長さのフレームにフレーム化され、誤り検出
符号で符号化されて、その符号化されたものを１フレー
ムとして通信路３３に複数回送信される。復号化器３４
では受信した複数のフレームについてそれぞれ誤り検出
符号の復号化が行なわれる。誤りの検出されないフレー
ムがあれば、正しいデータとしてデータ受信器３５に送
られる。全てのフレームに誤りが検出されたときは全フ
レームの対応するビットの多数決を取り新たに１つのフ
レームとする。新たに生成されたフレームは誤り検出符
号の復号化が行なわれ、誤りが検出されなければ、正し
いデータとしてデータ受信器３５に送られる。
（発明が解決しようとする課題）
しかしながら、従来の方式では受信側で予めフレーム長
を認識しておかなければ正しく多数決を取ることができ
ないので可変フレームに適用できないという問題点があ
った。また、同期ビットを挿入し、フレームを識別する
方法も考えられるが、品質の悪い回線では同期ビットに
誤りが頻発しフレームに識別ができず多数決を取ること
ができない。また、同じビットを続けて複数回送信する
方法も考えられるか、バースト性誤りの発生する回線で
は多数決を取っても正しく復号することができないとい
う問題点があった。
を認識しておかなければ正しく多数決を取ることができ
ないので可変フレームに適用できないという問題点があ
った。また、同期ビットを挿入し、フレームを識別する
方法も考えられるが、品質の悪い回線では同期ビットに
誤りが頻発しフレームに識別ができず多数決を取ること
ができない。また、同じビットを続けて複数回送信する
方法も考えられるか、バースト性誤りの発生する回線で
は多数決を取っても正しく復号することができないとい
う問題点があった。
本発明はこれらの問題点を解決するためのもので、可変
長フレームに適用可能で、ランダム性誤り、バースト性
誤りの双方が発生する回線に適用可能な多数決符号化復
号化方式を提供することを目的とする。
長フレームに適用可能で、ランダム性誤り、バースト性
誤りの双方が発生する回線に適用可能な多数決符号化復
号化方式を提供することを目的とする。
（課題を解決するたの手段）
本発明は前記問題点を解決するために、多数決符号化復
号化方式を用い、同一データを複数回送るディジタルデ
ータ通信システムにおいて、送信側符号化器に、対応す
るデータを一定間隔で遅延させるための第１のシフトレ
ジスタ群を有し、受信側復号化器に、一定間隔おきに受
信したデータを同時に出力する第２のシフトレジスタ群
と、複数回送られてきたデータの多数決を取る多数決論
理回路とを有することに特徴がある。
号化方式を用い、同一データを複数回送るディジタルデ
ータ通信システムにおいて、送信側符号化器に、対応す
るデータを一定間隔で遅延させるための第１のシフトレ
ジスタ群を有し、受信側復号化器に、一定間隔おきに受
信したデータを同時に出力する第２のシフトレジスタ群
と、複数回送られてきたデータの多数決を取る多数決論
理回路とを有することに特徴がある。
（作用）
以上のような構成を有する本発明によれば、符号化器に
入力されたデータは第１のシフトレジスタ群に入力され
る。各シフトレジスタでは入力がある毎に１段ずつシフ
トされて出力される。従って、同一データは一定のビッ
トおきに符号化器から出力される。そして、復号化器に
入力された受信データは順に第２のシフトレジスタ群の
各シフトレジスタに入力される。各シフトレジスタでは
入力がある毎に１段ずつシフトし、１７１段のデータが
多数決論理回路に入力される。従って、一定のビットお
きに入力された受信データは同じタイミングで多数決論
理回路に入力され多数決論理化によって誤り訂正される
。
入力されたデータは第１のシフトレジスタ群に入力され
る。各シフトレジスタでは入力がある毎に１段ずつシフ
トされて出力される。従って、同一データは一定のビッ
トおきに符号化器から出力される。そして、復号化器に
入力された受信データは順に第２のシフトレジスタ群の
各シフトレジスタに入力される。各シフトレジスタでは
入力がある毎に１段ずつシフトし、１７１段のデータが
多数決論理回路に入力される。従って、一定のビットお
きに入力された受信データは同じタイミングで多数決論
理回路に入力され多数決論理化によって誤り訂正される
。
従って、本発明は前記問題点を解決でき、可変長フレー
ムに適用可能で、ランダム性誤り、バースト性誤りの双
方が発生する回線に適用可能な多数決符号化復号化方式
を提供できる。
ムに適用可能で、ランダム性誤り、バースト性誤りの双
方が発生する回線に適用可能な多数決符号化復号化方式
を提供できる。
（実施例）
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例における符号化器を示すブロ
ック図であり、また第２図は本実施例における復号化器
を示すブロック図である。第１図において、１１は符号
化器入力端子、１２−１．・・・、１２−４、１３−１
．・・・、 １３−３．１４−１．１４−２．１５−１
はｍ（ｍは正の整数である）段シフトレジスタ、１６は
並列直列変換器、１６−１．・・・、 １６−５は並列
直列変換器１６の入力端子、１７は符号化器出力端子で
ある。第２図において、２１は復号化弱入力端子、２２
は直列並列変換器、２２−１．・・・、２２−５は直列
並列変換器２２の出力端子、 ２３−１．２４−１，２
４−２．２５−１．・・・、２５−３．２６−１． ・
・Φ２６−４はｍビットシフトレジスタ、２７は３−５
多数決論理回路、２８は復号化器出力端子である。
ック図であり、また第２図は本実施例における復号化器
を示すブロック図である。第１図において、１１は符号
化器入力端子、１２−１．・・・、１２−４、１３−１
．・・・、 １３−３．１４−１．１４−２．１５−１
はｍ（ｍは正の整数である）段シフトレジスタ、１６は
並列直列変換器、１６−１．・・・、 １６−５は並列
直列変換器１６の入力端子、１７は符号化器出力端子で
ある。第２図において、２１は復号化弱入力端子、２２
は直列並列変換器、２２−１．・・・、２２−５は直列
並列変換器２２の出力端子、 ２３−１．２４−１，２
４−２．２５−１．・・・、２５−３．２６−１． ・
・Φ２６−４はｍビットシフトレジスタ、２７は３−５
多数決論理回路、２８は復号化器出力端子である。
次に、本実施例の動作を第１図及び第２図に基づいて説
明する。
明する。
はじめに、第１図の符号化器における動作について説明
する、先ず、入力端子１１より符号化器に入力されたデ
ータは、シフトレジスタ１２−１．１３〜１゜１４−１
，１５及並列直列変換器１６に入力される。各シフトレ
ジスタでは入力がある毎に１段ずつシフトし、最後段の
データが並列直列変換器１６に入力される。並列直列変
換器１６では、入力されたデータが入力端子１６−５．
１６−４．・・・、 １６−１の順に符号化器出力端子
１７に送られる。従って、同一データはｍビットおきに
並列直列変換器１６に入力され、（５ｍ＋１）ビットお
きに符号化器出力端子１７に出力される。
する、先ず、入力端子１１より符号化器に入力されたデ
ータは、シフトレジスタ１２−１．１３〜１゜１４−１
，１５及並列直列変換器１６に入力される。各シフトレ
ジスタでは入力がある毎に１段ずつシフトし、最後段の
データが並列直列変換器１６に入力される。並列直列変
換器１６では、入力されたデータが入力端子１６−５．
１６−４．・・・、 １６−１の順に符号化器出力端子
１７に送られる。従って、同一データはｍビットおきに
並列直列変換器１６に入力され、（５ｍ＋１）ビットお
きに符号化器出力端子１７に出力される。
そして、第２図の復号化器における動作は次のように行
なわれる。先ず、復号化弱入力端子２１より入力された
受信データは、直列並列変換器２２に入力され、出力端
子２２−５．２２−４．・・・、２２−１の順に出力さ
れる。各シフトレジスタでは入力がある毎に１段ずつシ
フトし、最後段のデータが多数決論理回路２７に入力さ
れる。従って、（５ｍ＋１）ビットおきに復号化弱入力
端子２１より入力された受信データは同じタイミングで
多数決論理回路２７に入力され多数決論理化によって誤
り訂正される。
なわれる。先ず、復号化弱入力端子２１より入力された
受信データは、直列並列変換器２２に入力され、出力端
子２２−５．２２−４．・・・、２２−１の順に出力さ
れる。各シフトレジスタでは入力がある毎に１段ずつシ
フトし、最後段のデータが多数決論理回路２７に入力さ
れる。従って、（５ｍ＋１）ビットおきに復号化弱入力
端子２１より入力された受信データは同じタイミングで
多数決論理回路２７に入力され多数決論理化によって誤
り訂正される。
（発明の効果）
以上説明したように、本発明によれば、同一データを所
定のビット間隔で送信しているためバースト性誤りの発
生する回線にも適用可能である。
定のビット間隔で送信しているためバースト性誤りの発
生する回線にも適用可能である。
また、データをフレーム化していないので、可変長のデ
ータを送ることが可能である。
ータを送ることが可能である。
第１図は本発明の一実施例における符号化器を示すブロ
ック図、第２図は本実施例における復号化器を示すブロ
ック図、第３図は従来の多数決符号化復号化方式を用い
たデータ通信システムを示すブロック図である。 １１・・・符号化器入力端子、 １２−１〜１２−４．）３−１〜１３−３．１４−１．
１４−２．１５−１・・・ｍ段シフトレイジスタ、 １６・・・並列直列変換器、 １６−１〜１６−５・・・入力端子、 １７・・・符号化器出力端子、 ２１・・・復号化弱入力端子、 ２２・・・直列並列変換器、 ２２−１〜２２−５・・・出力端子、 ２３−１．２４−１．２４−２．２５−１〜２５−３．
２６−１〜２６−４・・・ｍビットシフトレジスタ、 ２７・・・３−５多数決論理回路、 ２８・・・復号化弱出力端子。
ック図、第２図は本実施例における復号化器を示すブロ
ック図、第３図は従来の多数決符号化復号化方式を用い
たデータ通信システムを示すブロック図である。 １１・・・符号化器入力端子、 １２−１〜１２−４．）３−１〜１３−３．１４−１．
１４−２．１５−１・・・ｍ段シフトレイジスタ、 １６・・・並列直列変換器、 １６−１〜１６−５・・・入力端子、 １７・・・符号化器出力端子、 ２１・・・復号化弱入力端子、 ２２・・・直列並列変換器、 ２２−１〜２２−５・・・出力端子、 ２３−１．２４−１．２４−２．２５−１〜２５−３．
２６−１〜２６−４・・・ｍビットシフトレジスタ、 ２７・・・３−５多数決論理回路、 ２８・・・復号化弱出力端子。
Claims (3)
- （１）多数決符号化復号化方式を用い、同一データを複
数回送るディジタルデータ通信システムにおいて、 対応するデータを一定間隔で遅延させるためのシフトレ
ジスタ群を有することを特徴とする多数決符号化復号化
方式における符号化器。 - （２）多数決符号化復号化方式を用い、同一データを複
数回送るディジタルデータ通信システムにおいて、 一定間隔おきに受信したデータを同時に出力するシフト
レジスタ群と、 複数回送られてきたデータの多数決を取る多数決論理回
路とを有することを特徴とする多数決符号化復号化方式
における復号化器。 - （３）多数決符号化復号化方式を用い、同一データを複
数回送るディジタルデータ通信システムにおいて、 送信側符号化器が、 対応するデータを一定間隔で遅延させるための第１のシ
フトレジスタ群を有し、 受信側復号化器が、 一定間隔おきに受信したデータを同時に出力する第２の
シフトレジスタ群と、 複数回送られてきたデータの多数決を取る多数決論理回
路とを有することを特徴とする多数決符号化復号化方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9305089A JPH02272929A (ja) | 1989-04-14 | 1989-04-14 | 多数決符号化復号化方式、その方式における符号化器及び復号化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9305089A JPH02272929A (ja) | 1989-04-14 | 1989-04-14 | 多数決符号化復号化方式、その方式における符号化器及び復号化器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02272929A true JPH02272929A (ja) | 1990-11-07 |
Family
ID=14071682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9305089A Pending JPH02272929A (ja) | 1989-04-14 | 1989-04-14 | 多数決符号化復号化方式、その方式における符号化器及び復号化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02272929A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956891B2 (en) | 2000-11-15 | 2005-10-18 | Go-Cdma Limited | Method and apparatus for non-linear code-division multiple access technology |
-
1989
- 1989-04-14 JP JP9305089A patent/JPH02272929A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956891B2 (en) | 2000-11-15 | 2005-10-18 | Go-Cdma Limited | Method and apparatus for non-linear code-division multiple access technology |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6718503B1 (en) | Reduced latency interleaver utilizing shortened first codeword | |
| CN107154836B (zh) | 一种基于fpga的并行循环冗余crc校验方法 | |
| EP0157413B1 (en) | Digital communication system including an error correcting encoder/decoder and a scrambler/descrambler | |
| JPH04284753A (ja) | Ｃｒｃ演算方法及びａｔｍ交換方式におけるｈｅｃ同期装置 | |
| US20060150067A1 (en) | Error detector, semiconductor device, and error detection method | |
| KR20080089397A (ko) | Ｒｆ 프로토콜을 사용한 원격 제어 | |
| US3873971A (en) | Random error correcting system | |
| US3882457A (en) | Burst error correction code | |
| US5852639A (en) | Resynchronization apparatus for error correction code decoder | |
| US4055832A (en) | One-error correction convolutional coding system | |
| US5408476A (en) | One bit error correction method having actual data reproduction function | |
| US4677480A (en) | System for detecting a transmission error | |
| US5694405A (en) | Encoder and decoder of an error correcting code | |
| JPH02272929A (ja) | 多数決符号化復号化方式、その方式における符号化器及び復号化器 | |
| JPH0738626B2 (ja) | ワード同期検出回路 | |
| JP2958976B2 (ja) | データの誤り訂正方式 | |
| JP2766228B2 (ja) | スタッフ同期フレーム制御方式 | |
| US6944805B2 (en) | Self orthogonal decoding circuit and self orthogonal decoding method | |
| JPH02248120A (ja) | ディジタル伝送装置の誤り訂正用符号器／復号器システム | |
| US20030106013A1 (en) | Architecture for multi-symbol encoding and decoding | |
| JP3267581B2 (ja) | フレーム同期方法及び装置 | |
| JPH0530144A (ja) | 並列データ伝送方式 | |
| JPH0377695B2 (ja) | ||
| RU2206181C1 (ru) | Устройство для кодирования - декодирования данных | |
| JP2871495B2 (ja) | 誤り訂正符号の復号方法 |