KR100859807B1 - 안정적인 동기신호 제공 장치 및 방법 - Google Patents

Abstract

본 발명은 시스템 간의 동기를 맞추기 위해 사용되는 동기신호 제공 장치 및 방법에 관한 것으로, 동기신호의 전송 시에 발생할 수 있는 왜곡을 감소시키고, 왜곡된 동기신호를 보정함으로써 안정적인 동기신호를 제공하기 위한 것이다. 이와 같은 본 발명을 적용함으로써 시스템에 안정된 동기신호를 제공할 수 있게 되고, 그에 따라 시스템 간의 동기를 정확히 맞출 수 있게 된다.

동기신호, 위상(phase) 차, 분주, 체배, 리타이밍

Description

안정적인 동기신호 제공 장치 및 방법{APPARATUS AND METHOD FOR PROVIDING THE CLOCK SIGNAL}

도 1은 동기신호의 전송이 이루어져야 할 두 시스템을 도시하는 도면.

도 2는 동기신호들의 파형을 도시하는 도면.

도 3은 종래기술에 따라 동기신호를 전송할 시에 발생할 수 있는 신호 왜곡의 요인들을 도시하는 도면.

도 4는 도 3에 도시된 왜곡 요인들에 의해 왜곡이 발생한 동기신호들의 파형을 도시하는 도면.

도 5a 내지 도 5c는 위상이 일치하지 않는 동기신호들을 사용하는 경우 발생할 수 있는 문제점들을 도시하는 도면.

도 6은 본 발명의 일 실시예에 따른 동기신호 제공 장치를 도시하는 도면.

도 7은 도 6에 도시된 리타이밍부의 구조를 도시하는 도면.

도 8은 이븐 신호, 도 7의 스큐 생성기가 출력하는 신호들 및 이들 신호들을 사용하여 위상을 일치시킨 동기신호들의 파형을 도시하는 도면.

도 9는 본 발명의 제 2 실시예에 따른 동기신호 제공 장치를 도시하는 도면.

도 10은 본 발명의 제 3 실시예에 따른 동기신호 제공 장치를 도시하는 도 면.

도 11a 및 도 11b는 본 발명의 적용에 따른 시뮬레이션 결과를 보이는 도면.

도 12a 및 도 12b는 본 발명의 적용에 따른 시뮬레이션 결과를 보이는 도면.

본 발명은 통신시스템에서 안정된 동기신호를 제공하는 장치 및 방법에 관한 것으로, 특히 전송 시에 발생하는 동기신호의 왜곡을 감소시킬 수 있는 동기신호 제공 장치 및 방법에 관한 것이다.

서로 통신을 수행하는 시스템들은 동기를 맞추기 위해 동기신호를 사용한다. 이때 각 시스템들의 동기신호들은 동일해야 한다. 서로 통신하는 시스템들이 사용하는 동기신호를 일치시키기 위해 사용되는 방법은 하나의 시스템이 다른 시스템에 동기신호를 전송하는 방법이다. 일반적으로 시스템은 두 개의 동기신호를 전송하는데, 이렇게 사용되는 동기신호는 전송시 신호간 위상이 일치해야 한다.

첨부된 도면을 참조하여 시스템간의 동기 신호 전송에 대해 설명한다.

도 1은 동기신호의 전송이 이루어져야 할 두 시스템을 도시하는 도면이다.

도 1에 도시된 동기신호 발생부(100) 및 송신부(110)는, 서로 통신하는 시스템들 중에서, 동기신호를 생성하여 송신하는 제 1 시스템의 구성요소들이고, 수신부(120) 및 동기신호 수신부(130)는 제 1 시스템으로부터 수신한 동기신호를 사용 하여 상기 제 1 시스템과 통신하는 제 2 시스템의 구성요소들이다.

도 1의 동기신호 발생부(100)는 시스템의 동기를 맞추기 위해 필요한 동기신호들의 위상을 일치시켜 출력한다. 상기 위상이 일치된 동기신호는 송신부(110)를 통해 송신되어 상대 시스템의 수신부(120)에 수신된다. 수신부(120)에 수신된 신호는 동기신호 수신부(130)에서 사용될 수 있다. 여기서 동기신호 수신부(130)는 동기신호들을 입력받아 운용하는 하위 블록이나 보드들을 통칭한다.

도 2는 동기신호들의 파형을 도시하는 도면이다.

전송되는 동기신호는, 도 2에 도시된 바와 같이, 2초의 주기(즉, 주파수가 0.5 Hz인)와 33.9084나노초(ns)의 펄스폭(pulse width)을 가지는 동기신호 1(101)과 29.4912Mhz의 주파수와 33.9084나노초의 펄스폭 가지는 동기 신호 2(103)의 두 개의 신호라고 가정된다. 이들 두 동기신호들은 동기신호 발생부(100)에서 생성되어 송신부(110)를 통해 송신되며, 제 2 시스템에 수신된다.

제 2 시스템의 수신부(120)는 이들 동기신호들을 수신하여 동기신호 수신부(130)에 출력한다. 동기신호 수신부(130)는 더 안정적인 동기 또는 해당 블록에서 요구하는 동작을 위해 수신한 두 개의 동기신호들을 운용에 필요한 형태로 정렬하여 사용한다. 동기신호 수신부(130)는 두 개의 동기신호들을 정렬하기 위하여 동기신호 2(103)의 특정 edge(rising edge 또는 falling edge)에서 래치(latch)하는 방식 등을 사용할 수 있다. 하기에서는 이와 같이 수신된 두 개의 동기신호에 의해 정렬된 형태의 동기신호를 특별히 클럭신호라 칭하기로 한다.

그런데, 동기신호는 실제 통신환경에서 전송되는 동안 왜곡이 될 수 있다.

실제 통신환경에서 발생할 수 있는 왜곡 요인, 왜곡된 동기신호들 및 왜곡된 동기신호에 의해 생성되는 클럭신호를 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 3은 종래기술에 따라 동기신호를 전송할 시에 발생할 수 있는 신호 왜곡의 요인들을 도시하는 도면이다.

도 3은 상기 도 1에 도시된 동기신호 제공 장치에서 발생하는 왜곡의 요인을 도시하고 있다. 여기서 상기 송신부(110) 및 수신부(120)는 비교적 지연(delay) 및 지터(jitter) 특성이 양호한 LVDS, PECL 등의 고속 신호 전송을 지원하는 소자(device)를 사용하여 구현된다. 그러나 동기신호는, 상술한 바와 같이 지연 및 지터 특성이 양호한 소자를 사용한다 해도, 시스템간의 전송 시에 신호간 위상 관계가 달라지거나 신호의 펄스폭이나 듀티율(duty rate) 등의 왜곡에 의해 요구되는 전송 품질을 만족시키지 못하게 된다.

동기신호 발생부(100)는 300과 같이 위상이 일치하는 동기신호들을 생성하여 송신부(110)에 출력한다. 그러나 동기신호들은 송신부(110)에서 수신부(120)까지 전송되는 과정에서 왜곡된다.

동기신호들의 왜곡은 송신부(110)와 수신부(130)간의 전송 지연 및 소자 지터(302), 전송구간에서의 매체, 거리 및 임피던스 부정합(304)에 의해 발생할 수 있다. 수신부(120)는 이러한 요인들에 의해 왜곡된 동기신호들을 수신하고, 신호간 동기가 어긋난 동기신호들을 동기신호 수신부(130)에 출력한다.

동기신호 수신부(130)는, 동기신호들에 의해 클럭신호를 생성함에 있어서, 이와 같이 왜곡된 동기신호들에 의해 잘못된 클럭신호를 생성할 수 있다. 동기신호 수신부(130)는 셋업/홀드 마진(setup/hold margin)이 확보되지 않은 동기신호들이 수신되는 경우에도 잘못된 클럭신호를 생성할 수 있다.

도 4는 도 3에 도시된 왜곡 요인들에 의해 왜곡이 발생한 동기신호들의 파형을 도시하는 도면이다.

도 4는 동기신호 1(101)에 위상 왜곡이 발생한 경우를 도시한다. 이와 같이 왜곡이 발생함으로써 동기신호 1(101) 및 동기신호 2(103)는 서로 위상이 달라진다. 이와 같이 동기신호들의 위상이 달라짐으로써 발생하는 문제점은 하기의 도 5에 의해 설명될 수 있다.

도 5a 내지 도 5c는 위상이 일치하지 않는 동기신호들을 사용하여 클럭신호를 생성하는 경우 발생할 수 있는 문제점들을 도시하는 도면이다.

도 5a 내지 도 5c는 동기신호 수신부(130)가 falling edge에서 래치하여 클럭신호를 생성하는 것으로 가정한 경우의 도면이다.

먼저 도 5a는 동기신호 수신부(130)가 동기신호 1(101)인 이븐 신호를 인식하지 못하는 경우를 도시하고 있다. 이러한 경우는 동기신호 1(101)이 왜곡되어 펄스폭이 한 주기가 못되거나 동기신호 2(103)가 왜곡되어 동기신호 수신부(130)가 이븐 신호의 로우 구간을 인식하지 못하게 됨으로써 발생할 수 있다.

도 5b는 동기신호 수신부(130)가 동기신호 1(101)인 이븐 신호를 두 클럭 이상 인식하는 경우를 도시하고 있다. 이러한 경우는 이븐 신호가 왜곡되어 그 펄스폭이 동기신호 2의 한 주기인 29.4912Mhz 이상이 되거나 동기신호 2가 왜곡되는 경 우, 동기신호 수신부(130)가 이븐 신호의 로우 구간을 두 번 인식하게 됨으로써 발생할 수 있다.

도 3c는 동기신호 수신부(130)가 동기신호 1(101)인 이븐 신호를 비 주기적으로 인식하는 경우를 도시하고 있다. 이러한 경우는 지터로 인한 동기신호들간 스큐(skew)의 발생이 요인이 되어 발생할 수 있다.

한편, 이와 같은 문제점들은 전송거리가 길어질수록 그 정도가 커진다. 또, 이와 같은 문제점들은 동기신호의 주파수가 증가하는 경우 그 정도가 커진다. 즉, 동기신호의 위상의 불일치 및 전송 품질의 저하는 동기 신호의 전송거리 및 주파수에 비례한다.

따라서 종래 방식에 따른 동기 신호의 전송은, 시스템에 따라 다소의 차이가 있을 수 있지만, 단거리로 제한된다. 또, 종래 방식에 따른 동기 신호의 전송은, 동기신호의 주파수의 증가에 의해 전송 가능 거리가 짧아질 수도 있다.

한편, 이와 같은 문제점들을 해결하기 위하여 광섬유(optical fiber) 또는 중계기(repeater)가 사용되기도 한다. 그러나 광섬유를 사용하는 방법은 동기신호를 광신호로 변환하여 광섬유로 전송하기 위해 사용되는 광 모듈의 실장 요구 면적, 부피 및 가격 문제를 가진다. 또, 중계기를 사용하는 방법은 요구되는 중계기의 수가 전송거리에 비례하여 증가하므로 많은 수의 중계기를 요구하며, 적합한 송신 소자의 선택도 어려우므로 구현이 어렵다는 문제점을 가진다.

따라서 본 발명의 목적은, 상기와 같은 문제점들을 해결하기 위하여, 동기신호의 중/장거리 전송을 가능하게 하는 동기신호 제공 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 주파수가 높은 동기신호의 중/장거리 전송을 가능하게 하는 동기신호 제공 장치 및 방법을 제공함에 있다.

이와 같은 목적들을 달성하기 위하여 본 발명에 따른 수신 시스템에서의 동기신호 제공장치는, 송신시스템으로부터 제 1 동기신호 및 제 2 동기신호를 수신하여 출력하는 수신부와, 상기 동기신호들 중 분주되어 수신된 제 2 동기신호를 입력받고, 입력받은 제 2 동기신호를 상기 분주비에 반비례하는 체배비로 체배하여 출력하는 체배기와, 상기 체배기로부터 입력받은 체배된 제 2 동기신호를 위상천이시켜서 상기 수신부로부터 입력받은 제 1 동기신호와의 위상차를 감소시킨 후 위상차가 감소된 두 개의 동기신호를 출력하는 리타이밍부를 포함할 수 있다.

또한 본 발명에 따른 수신 시스템에서의 동기신호 제공장치는, 상대 시스템으로부터 제 1 동기신호 및 소정의 분주비로 분주된 제 2 동기신호를 수신하는 제 1 과정과, 상기 분주된 제 2 동기신호를 상기 분주비에 반비례하는 체배비로 체배하는 제 2 과정과, 상기 체배된 제 2 동기신호를 위상천이시켜서 상기 제 1 동기신호와의 위상차를 감소시키는 제 3 과정을 포함할 수 있다.

이하 본 발명의 바람직한 실시예들을 첨부된 도면의 참조와 함께 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.

이하 기술하는 본 발명에서 송신 측과 수신 측은 서로 다른 시스템들이다. 송신 측은 동기신호들을 생성하여 송신하는 시스템이고, 수신 측은 송신 측이 송신한 동기신호들을 수신하여 사용하는 시스템이다. 이들 두 시스템들은 서로 송신 측과 수신 측으로 명확히 구분되므로 하기에서는 그 언급을 생략하도록 한다. 다만, 두 시스템들이 특별히 구별되어야 할 필요가 있는 경우에는, 송신 측은 "제 1 시스템"으로, 수신 측은 "제 2 시스템"으로 칭해질 것이다.

본 발명은 전송구간에서 위상차가 발생한 두 동기신호들의 위상을 일치시키는 제 1 실시예, 전송구간에서 발생하는 동기신호들의 왜곡을 감소시키는 제 2 실시예 및 상기 제 1 실시예와 제 2 실시예를 조합한 제 3 실시예로 크게 구분될 수 있다.

먼저, 본 발명의 제 1 실시예는 왜곡에 의해 위상차가 발생한 동기신호들 간의 위상을 일치시키기 위해 수신한 동기신호를 리타이밍 시킨다.

도 6은 본 발명의 일 실시예에 따른 동기신호 제공 장치를 도시하는 도면이다.

도 6에 도시된 바와 같이, 본 발명의 동기신호 제공 장치는 제 1 시스템의 송신부(110)가 송신한 동기신호들을 수신하는 수신부(120), 수신된 동기신호들의 위상을 재정렬하는 리타이밍부(600) 및 상기 리타이밍부(600)를 통해 위상이 재정렬된 동기신호들을 사용하여 클럭신호를 생성하는 동기신호 수신부(130)를 포함하도록 구성될 수 있다.

도 7은 도 6에 도시된 리타이밍부(600)의 구조를 도시하는 도면이다.

리타이밍부(600)는, 상기 도 7에 도시된 바와 같이, 스큐 생성기(700) 및 리타이밍 블록(702)을 포함하도록 구성될 수 있다. 스큐 생성기(700)는 수신부(120)로부터 동기신호 2(103)를 입력받아 위상 천이(phase shift)를 통해 소정의, 일정한 위상차를 가지는 복수의 신호들을 생성한다. 상기 생성된 복수의 신호들은 서로 위상은 틀리나 그 주파수는 동기신호 2(103)와 동일한 신호들이다. 도 7은 펄스폭의 1/4 만큼의 위상차를 가지는 4개의 신호들을 생성하는 스큐 생성기(700)를 사용한 실시예를 도시하고 있다. 그러나 본 발명은 이로 인해 한정되지 않으며 필요에 따라 다양한 규격의 스큐 생성기(700)를 포함하도록 구성될 수 있다.

리타이밍 블록(702)은 스큐 생성기(700)를 통해 생성된 4개의 신호와 수신부(120)로부터 입력받은 동기신호 1(101)을 사용하여 동기신호 2(103)의 위상을 수정한다. 리타이밍 블록(702)은 동기신호 1(101) 및 수정된 동기신호 2를 동기신호 수신부(130)에 출력한다. 리타이밍 블록(702)이 출력하는 동기신호 1(101) 및 수정된 동기신호 2는 서로 위상이 일치하는 신호들이다.

동기신호 수신부(130)는 리타이밍부(120)로부터 서로 위상이 일치하는 두 동기신호들을 입력받아 정상적인 클럭신호를 생성할 수 있다.

도 8은 도 7의 이븐 신호, 스큐 생성기가 출력하는 신호들 및 이들 신호들을 사용하여 위상이 일치된 동기신호들의 파형을 도시하는 도면이다.

도 8의 동기신호 1(101)은 수신부(120)가 수신하여 출력하는 이븐신호이고, C1(701) 내지 C4(707)의 4개의 신호들은 스큐 생성기(700)가 생성하여 출력하는 신호들이다. 리타이밍 블록(702)은 이들 5개의 신호를 입력받아 위상을 재정렬하고, 위상이 일치된 2개의 동기신호 A(801) 및 B(803)를 동기신호 수신부(130)에 출력한다.

도 8은, 리타이밍 블록(702)이 수정된 동기신호 2를 생성함에 있어서, C1(701) 내지 C4(707)의 신호들 중 동기신호 1(101)의 펄스의 중앙에 가장 가까운 위치에서 rising edge 또는 falling edge를 발생시키는 신호를 수정된 동기신호 2로 선택하는 실시예를 도시하고 있다. 여기서 리타이밍 블록(702)이 중앙에 가까운 신호를 선택하는 것은 발생할 수 있는 오차를 최소화시키기 위해서이다.

도 8에 도시된 바와 같이, C1(701) 내지 C4(707)의 신호들은 동기신호 2(103)와 주파수 및 펄스폭이 일치하며, 순차적으로 펄스폭의 1/4씩의 위상차를 가지는 신호들이다. 도 8에 명시된 dt는 펄스폭의 1/4의 값에 해당한다.

한편, 도 7에 도시된 실시예에 따른 리타이밍 블록(702)은, C1(701) 내지 C4(707)의 신호들 중 바람직한 신호를 수정된 동기신호 2로 선택하는 과정에 있어서 다음과 같은 룩업테이블을 사용할 수 있다.

Value (C1:C2:C3:C4)	선택된 edge	선택된 신호	결과
0000	rising	C4	C4 rising edge
0001	rising	C3	C3 rising edge
0010	-	-	-
0011	rising	C2	C2 rising edge
0100	-	-	-
0101	-	-	-
0110	-	-	-
0111	rising	C1	C1 rising edge
1000	falling	C1	C1 falling edge
1001	-	-	-
1010	-	-	-
1011	-	-	-
1100	falling	C2	C2 falling edge
1101	-	-	-
1110	falling	C3	C3 falling edge
1111	falling	C4	C4 falling edge

상기 [표 1]은 각각의 경우에 따라 수정된 동기신호 2로 선택될 수 있는 신호들을 표시하고 있다. [표 1]의 value는 동기신호 1(101)의 falling edge에서의 C1(701) 내지 C4(707)의 값들을 의미한다. 0은 각 신호의 로우(low) 구간을 의미하고, 1은 각 신호의 하이(high) 구간을 의미한다.

예를 들어, 상기 도 8은 동기신호 1(101)의 falling edge에서 C1(701) 내지 C3(705)가 로우이고, C4(707)가 하이이므로, [표 1]의 룩업테이블의 첫 번째 경우, 즉 value가 "0001"인 경우에 해당한다. 이때 리타이밍 블록(702)은, [표 1]의 룩업테이블에 의해, C3(705)의 falling edge 신호를 수정된 동기신호 2로 선택할 수 있다. 리타이밍 블록(702)은 동기신호 1(103) 및 수정된 동기신호 2인 C3(705)의 falling edge 신호를 동기신호 수신부(130)에 출력한다.

이와 같이 리타이밍부(600)를 사용하여 두 동기신호들의 위상을 일치시키는, 본 발명의 제 1 실시예에 따른 동기신호 제공 방법은 다음과 같이 설명될 수 있다.

본 발명의 제 1 실시예에 따른 동기신호 제공 방법은 동기신호들의 수신 과 정, 수신된 동기신호들에 대한 리타이밍 과정 및 리타이밍된 동기신호들을 사용한 클럭신호 생성 과정을 포함할 수 있다. 이들 과정들 중 리타이밍 과정을 더 상세히 설명하면 다음과 같다. 다음의 리타이밍 과정은 리타이밍부(600)에서 수행될 수 있다. 하기의 설명은 동기신호 1이 이븐 신호이고, 동기신호 2가 29.4912Mhz의 신호라는 가정 하에서 이루어진다.

1) 리타이밍부(600)는 수신부(120)로부터 입력받은 동기신호 2를 C1(701)으로 하고, 각각 C1(701)에 비하여 dt, dt*2, dt*3의 지연을 갖는 신호들인 C2(703), C3(705) 및 C4(707)를 생성한다. 이들 C1(701) 내지 C4(707)의 신호들은 도 8에 도시되어 있다.

2) 리타이밍부(600)는 이븐 신호의 falling edge에서 C1(701) 내지 C4(707)의 값을 관찰한다. 물론 이때 rising edge가 사용될 수도 있다.

3) 리타이밍부(600)는 2)에서 관찰된 값을 [표 1]의 룩업테이블과 비교하여 C1(701) 내지 C4(707)들 중에서 바람직한 신호를 선택한다.

상기 1)의 과정은 리타이밍부(600)의 스큐 생성기(700)에서 수행될 수 있고, 상기 2) 및 3)의 과정은 리타이밍부(600)의 리타이밍 블록(702)에서 수행될 수 있을 것이다.

한편, 리타이밍부(600)는 이와 같은 과정을 통하여 생성된 동기신호를 일정시간동안 모니터한 후 동기신호 수신부(130)에 출력함으로써 리타이밍된 동기신호들에 대한 신뢰도를 높일 수 있다.

본 발명의 제 1 실시예는, 상술한 바와 같이 리타이밍 부(600)를 사용하여 수신된 동기신호들의 위상을 일치시킴으로써 동기신호 수신부(130)가 정확한 클럭신호를 생성할 수 있도록 한다.

본 발명의 제 2 실시예는 주파수가 높은 동기신호를 주파수가 낮은 신호로 변환하여 전송하으로써 동기신호의 전송 시에 발생하는 신호의 왜곡을 감소시킬 수 있도록 한다. 이는 높은 주파수의 신호일수록 전송에 따른 신호 왜곡이 커진다는 점에 착안한 것이다.

즉, 본 발명은 주파수가 높은 동기신호를 분주하여 주파수가 낮은 신호로 변환하여 송신한다. 분주된 신호를 수신한 수신부는 수신된 신호를 체배함으로써 원래의 주파수를 가지는 동기신호로 변환한다. 이를 통해 동기신호는 낮은 주파수의 신호로써 전송구간을 통과하게 되며, 동기신호에 발생하는 왜곡의 정도가 감소하게 된다.

도 9는 본 발명의 제 2 실시예에 따른 동기신호 제공 장치를 도시하는 도면이다.

본 발명의 제 2 실시예에 따른 동기신호 제공 장치는 동기신호들을 송신하는 제 1 시스템과 제 1 시스템으로부터 동기신호들을 수신하여 클럭신호를 생성하는 제 2 시스템 각각의 측면에서 나누어 설명될 수 있다.

먼저 제 1 시스템은 동기신호 발생부(100), 분주기(900) 및 송신부(110)를 포함하도록 구성될 수 있다.

동기신호 발생부(100)는 위상이 일치하는 두 동기신호들을 생성하여 출력한다.

분주기(900)는 상기 동기신호 발생부(100)로부터 주파수가 높은 동기신호인 동기신호 2를 입력받고, 입력받은 동기신호 2를 미리 설정된 분주비로 분주하여 출력한다. 여기서 분주비는 시스템의 특성 등을 고려하여 바람직한 값으로 선택될 수 있다. 이때 동기신호 2만을 분주하는 것은, 동기신호 2만이 고주파 신호인 것으로 가정하기 때문이다. 만약 동기신호 1 역시 신호의 왜곡이 문제가 될 정도의 고주파 신호라면, 동기신호 1 및 동기신호 2가 모두 분주될 수 있다.

송신부(110)는 동기신호 1 및 분주된 동기신호 2를 송신한다.

한편, 제 2 시스템은 수신부(120), 체배기(910) 및 동기신호 수신부(130)를 포함하도록 구성될 수 있다.

수신부(120)는 제 1 시스템이 송신한 두 동기신호들을 수신하여 출력한다.

체배기(910)는 수신부(120)로부터 분주된 동기신호 2를 입력받고, 입력받은 신호를 미리 설정된 체배비로 체배하여 출력한다. 여기서, 체배비는 제 1 시스템의 분주비와 반비례하는 값으로 설정된다. 이때 동기신호 2만을 체배하는 것은, 동기신호 2만이 분주되었다고 가정하기 때문이다. 만약 수신된 동기신호 1 및 동기신호 2가 모두 분주된 신호라고 가정된다면, 동기신호 1 및 동기신호 2가 모두 체배되어야 한다.

동기신호 수신부(130)는 체배되어 원래 주파수로 변환된 동기신호들을 사용하여 클럭신호를 생성한다.

여기서 송신부(110) 및 수신부(120)는 RS-422 또는 RS-485 등을 사용하여 구현될 수 있다.

본 발명의 제 3 실시예는 상기 제 1 실시예 및 제 2 실시예를 함께 사용함으로써 좀 더 정확한 클럭신호를 획득할 수 있도록 한다.

도 10은 본 발명의 제 3 실시예에 따른 동기신호 제공 장치를 도시하는 도면이다.

본 발명의 제 3 실시예에 따른 동기신호 제공 장치도 제 1 시스템 및 제 2 시스템의 각각의 측면에서 나누어 설명될 수 있다.

먼저 제 1 시스템은 동기신호 발생부(100), 분주기(900) 및 송신부(110)를 포함하도록 구성될 수 있다. 이들 구성요소들은 도 9에 도시된 제 2 실시예에 따른 구성요소들과 동일하다. 이들 구성요소들은 앞서 설명되었으므로 여기서는 그 설명을 생략한다.

한편, 제 2 시스템은 수신부(120), 체배기(910), 동기신호 수신부(130) 및 리타이밍부(600)를 더 포함하도록 구성될 수 있다. 즉, 제 3 실시예에 따른 제 2 시스템은 제 2 실시예에 따른 구성요소들 외에 리타이밍부(600)를 더 포함한다.

수신부(120)는 제 1 시스템이 송신한 두 동기신호들을 수신하여 출력한다. 체배기(910)는 수신부(120)로부터 분주된 동기신호 2를 입력받고, 입력받은 신호를 미리 설정된 체배비로 체배하여 출력한다. 여기서, 체배비는 제 1 시스템의 분주비와 반비례하는 값으로 설정된다. 이때 동기신호 2만을 체배하는 것은, 동기신호 2만이 분주되었다고 가정하기 때문이다. 만약 수신된 동기신호 1 및 동기신호 2가 모두 분주된 신호라고 가정된다면, 동기신호 1 및 동기신호 2가 모두 체배되어야 한다.

리타이밍부(600)는 원래의 주파수로 변환된 동기신호들을 입력받아 위상차가 없는 신호들로 변환하여 출력한다. 리타이밍부(600)는 앞서 설명되었으므로 여기서는 그 상세한 설명을 생략하도록 한다.

동기신호 수신부(130)는 리타이밍부(600)로부터 위상차가 없는 동기신호들을 입력받아 클럭신호를 생성한다.

한편, 본 발명은 두 동기신호들간의 위상차를 완전히 제거하지 못할 수도 있다. 그러나 본 발명은 두 동기신호들간의 위상차를 감소시킬 수 있으며, 위상차의 감소만으로도 클럭신호의 정확성이 향상된다.

도 11a, 도 11b, 도 12a 및 도 12b는 본 발명의 적용에 따른 시뮬레이션 결과를 보이는 도면이다.

상기 도 11a 내지 도 12b는 동기신호 1을 이븐 신호가 아닌, 2마이크로초(us)의 주기를 가지는 신호로 설정하여 시뮬레이션한 결과를 도시하고 있다. 시뮬레이션에 사용된 동기신호 2는 29.4012Mhz의 주파수를 가지는 신호이다. 도 11b 및 도 12b는 각각 도 11a 및 도 11b의 파형을 확대시킨 도면이다.

도 11a 및 도 11b는 동기신호 1의 falling edge에서 샘플링된 C1(701) 내지 C4(707)의 신호들이 "0000"인 경우를 도시하는 도면이다.

도 11a 및 도 11b에서는 C4(707)의 180도 역상인 신호가 선택된다. 도 11a 및 도 11b에 따르면, 동기신호 1에 대해 C4의 마진은 약 11.5나노초가 된다. 따라서 마진은 본 발명을 적용함으로써, 노이즈 등의 영향을 받지 않을 만큼 충분히 큰 값이 된다.

도 12a 및 도 12b는 동기신호 1의 falling edge에서 샘플링된 C1(701) 내지 C4(707)의 신호들이 "1000"인 경우를 도시하고 있다.

도 12a 및 도 12b에서는 C1(701)이 선택된다. 도 12a 및 도 12b에 따르면, 동기신호 1에 대해 C1의 마진은 15.7나노초가 된다. 이 값 역시 노이즈 등의 영향을 받지 않을 만큼 충분히 큰 마진 값이 된다.

상술한 바와 같은 본 발명을 적용함으로써 중/장거리에 위치하는 시스템들 간에서도 안정적인 동기신호의 전송이 가능하게 된다.

Claims (19)

1. 수신 시스템에서의 동기신호 제공 장치에 있어서,

   송신 시스템으로부터 제 1 동기신호 및 제 2 동기신호를 수신하는 수신부와,

   상기 수신된 제 1 동기신호 및 제 2 동기신호중 제2 동기신호를 위상천이시켜 서로 다른 위상차를 가지는 복수의 신호를 생성하고, 생성된 복수의 신호들과 상기 제1 동기신호를 비교하여 일 신호를 선택하여 선택된 일 신호를 제2 동기신호로 하여 제1 동기신호와 함께 출력하는 리타이밍부를 포함하는 동기신호 제공 장치.
2. 제 1항에 있어서,

   상기 리타이밍부는 상기 제 2 동기신호를 위상천이시킨 신호들 중 상기 제 1 동기신호와 가장 위상차가 적은 신호를 새로운 제 2 동기신호로 선택하는 동기신호 제공 장치.
3. 제 2항에 있어서, 상기 리타이밍부는,

   상기 제 2 동기신호로부터 위상천이된 신호들을 생성하는 스큐 생성기(skew generator)와,

   상기 위상천이된 신호들 중 상기 제 1 동기신호와 가장 위상차가 적은 신호 를 새로운 제 2 동기신호로 선택하는 리타이밍 블록을 포함하는 동기신호 제공 장치.
4. 제 3항에 있어서, 상기 스큐 생성기는 상기 제 2 동기신호를 소정의 위상만큼씩 지연시켜서 위상천이된 신호를 생성하는 동기신호 제공 장치.
5. 제 4항에 있어서, 상기 소정의 위상은 제 2 동기신호의 펄스폭의 1/4인 동기신호 제공 장치.
6. 제 3항에 있어서, 상기 리타이밍 블록은 소정의 룩업테이블을 사용하여 상기 제 2 동기신호를 위상천이시킨 신호들 중 상기 제 1 동기신호와의 위상차가 가장 작은 신호를 선택하는 동기신호 제공 장치.
7. 제 6항에 있어서, 상기 룩업테이블은 상기 제 1 동기신호의 라이징 에지(rising edge)가 발생하는 시점에서 상기 제 2 동기신호를 위상천이시킨 신호들의 상태 및 상기 신호들의 상태에 따라 새로운 제 2 동기신호로 선택될 신호를 저장하 는 동기신호 제공 장치.
8. 제 6항에 있어서, 상기 룩업테이블은 상기 제 1 동기신호의 폴링 에지(falling edge)가 발생하는 시점에서 상기 제 2 동기신호를 위상천이시킨 신호들의 상태 및 상기 신호들의 상태에 따라 새로운 제 2 동기신호로 선택될 신호를 저장하는 동기신호 제공 장치.
9. 송신 시스템에서의 동기신호 제공장치에 있어서,

   두 개의 동기신호들을 생성하여 출력하는 동기신호 발생부와,

   상기 동기신호 발생부로부터 두 개의 동기신호들 중 그 주파수가 제 1 동기신호보다 큰 제 2 동기신호를 입력받고 입력받은 제 2 동기신호를 소정의 분주비로 분주하여 출력하는 분주기와,

   상기 동기신호 발생부로부터 입력받은 제 1 동기신호와 상기 분주기로부터 입력받은, 분주된 제 2 동기신호를 송신하는 송신부를 포함하는 동기신호 제공 장치.
10. 제 9항에 있어서, 상기 분주기는 상기 제 2 동기신호의 주파수가 소정의 임 계값을 초과한다고 판단되면 상기 제 2 동기신호에 대한 분주를 수행하는 동기신호 제공 장치.
11. 제 9항에 있어서, 상기 분주기는 상기 동기신호 발생부로부터 상기 제 1 동기신호 및 제 2 동기신호를 입력받고 소정의 분주비로 분주하여 출력하는 동기신호 제공 장치.
12. 제 11항에 있어서, 상기 분주기는 상기 제 1 동기신호 및 제 2 동기신호들 중 그 주파수가 소정의 임계값을 초과한다고 판단되는 신호에 대해서 분주를 수행하는 동기신호 제공 장치.
13. 수신 시스템에서의 동기신호 제공 장치에 있어서,

    적어도 하나의 동기신호가 분주된 제1 및 제2 동기신호를 송신 시스템으로부터 수신하는 수신부;

    상기 수신된 제1 및 제2 동기신호중 분주된 동기신호를 분주비에 반비례하는 체배비로 체배하여 다른 동기신호와 출력하는 체배기를 포함하는 동기신호 제공 장치.
14. 수신 시스템에서의 동기신호 제공장치에 있어서,

    송신 시스템으로부터 제 1 동기신호 및 제 2 동기신호를 수신하여 출력하는 수신부와,

    상기 동기신호들 중 분주되어 수신된 제 2 동기신호를 입력받고, 입력받은 제 2 동기신호를 상기 분주비에 반비례하는 체배비로 체배하여 출력하는 체배기와,

    상기 체배기로부터 입력받은 체배된 제 2 동기신호를 위상천이시켜서 상기 수신부로부터 입력받은 제 1 동기신호와의 위상차를 감소시킨 후 위상차가 감소된 두 개의 동기신호를 출력하는 리타이밍부를 포함하는 동기신호 제공 장치.
15. 수신 시스템에서의 동기신호 제공방법에 있어서,

    송신 시스템으로부터 제 1 동기신호 및 제 2 동기신호를 수신하는 제1 과정;

    상기 수신된 제 1 동기신호 및 제 2 동기신호중 제2 동기신호를 위상천이시켜 서로 다른 위상차를 가지는 복수의 신호를 생성하고, 생성된 복수의 신호들과 상기 제1 동기신호를 비교하여 일 신호를 선택하여 선택된 일 신호를 제2 동기신호로 하여 제1 동기신호와 함께 출력하는 제2 과정을 포함하는 동기신호 제공 방법.
16. 제 15항에 있어서, 상기 제 2 과정은,

    상기 제 2 동기신호를 소정의 위상만큼씩 지연시켜서 위상천이된 신호들을 생성하는 과정과,

    상기 위상천이된 신호들 중 상기 제 1 동기신호와의 위상차가 가장 작은 신호를 새로운 제 2 동기신호로 선택하는 과정을 포함하는 동기신호 제공 방법.
17. 송신 시스템에서의 동기신호 제공방법에 있어서,

    제 1 동기신호 및 제 2 동기신호를 생성하는 제 1 과정과,

    상기 생성된 동기신호들 중 그 주파수가 소정의 임계값을 초과하는 신호인 제 2 동기신호를 소정의 분주비로 분주하는 제 2 과정과,

    상기 제 1 동기신호 및 분주된 제 2 동기신호를 송신하는 제 3 과정을 포함하는 동기신호 제공 방법.
18. 수신 시스템에서의 동기신호 제공방법에 있어서,

    송신 시스템으로부터 제 1 동기신호 및 소정의 분주비로 분주된 제 2 동기신호를 수신하여 출력하는 제 1 과정과,

    상기 분주된 제 2 동기신호를 상기 분주비에 반비례하는 체배비로 체배하여 출력하는 제 2 과정을 포함하는 동기신호 제공 방법.
19. 수신 시스템에서의 동기신호 제공방법에 있어서,

    송신 시스템으로부터 제 1 동기신호 및 소정의 분주비로 분주된 제 2 동기신호를 수신하는 제 1 과정과,

    상기 분주된 제 2 동기신호를 상기 분주비에 반비례하는 체배비로 체배하는 제 2 과정과,

    상기 체배된 제 2 동기신호를 위상천이시켜서 상기 제 1 동기신호와의 위상차를 감소시키는 제 3 과정을 포함하는 동기신호 제공 방법.

Images