JPH0222942A - デジタル伝送方式 - Google Patents

デジタル伝送方式

Info

Publication number
JPH0222942A
JPH0222942A JP17419688A JP17419688A JPH0222942A JP H0222942 A JPH0222942 A JP H0222942A JP 17419688 A JP17419688 A JP 17419688A JP 17419688 A JP17419688 A JP 17419688A JP H0222942 A JPH0222942 A JP H0222942A
Authority
JP
Japan
Prior art keywords
envelope
pattern
multiplexing
subframe pattern
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17419688A
Other languages
English (en)
Inventor
Koji Tsutsui
筒井 孝司
Isao Igarashi
功 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP17419688A priority Critical patent/JPH0222942A/ja
Publication of JPH0222942A publication Critical patent/JPH0222942A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、端末からのデータと制御信号とでエンベロー
プを組み、時分割多重を行うデジタル伝送方式に利用す
る。特に、そのエンベロープ同期手段に関する。
〔概要〕
本発明は、多重化されたエンベロープ形式の信号列の同
期手段において、 制御信号をステータスビットにサブフレームパターンを
用いて多重化し、このサブフレームパターンを疑似同期
検出に用いることにより、フレームビットの保護段数を
下げて同期確立に要する時間を短縮することができるよ
うにしたものである。
〔従来の技術〕
従来のデジタル伝送方式では、フレームビットのみで同
期確立を行っていた。また、複数の制御信号を伝送する
場合には、第3図に示すようにエンベロープ中に独立の
ビットを定義していた。
〔発明が解決しようとする問題点〕
このような従来のデジタル伝送方式では、フレームビッ
トのみで同期確立を行い、疑似同期の識別手段をもたな
いので、疑似同期に陥る確率を低(するためにフレーム
ビットの保護段数を大きくとらなければならず、同期の
確立に要する時間が長くなる欠点がある。
また、複数の制御信号を伝送するためにエンベロープ中
に独立のビットを定義する場合には、データ伝送の効率
が低下する欠点がある。
本発明はこのような欠点を除去するもので、同期確立に
要する時間が短くかつ伝送効率が高いデジタル伝送方式
を提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、複数の制御信号とデータとを組合せたエンベ
ロープ形式信号列を多重化した多重化信号を授受する送
信装置および受信装置を備えたデジタル伝送方式におい
て、上記送信装置は、複数の制御信号を複数のエンベロ
ープ形式信号列中のステータスビットに所定のサブフレ
ームパターンを用いて多重化する多重化手段を備え、上
記受信装置は、エンベロープ形式信号列群の所定の位置
のビットの値が呈するパターンが所定のフレームパター
ンに一致することを検定する第一検定手段と、この第一
検定手段で一致が検定されたビットをフレームビットと
みなしてその時間位置が定まるステータスビットの値が
呈するパターンが上記サブフレームパターンと一致する
ことを検定する第二検定手段とを備えたことを特徴とす
る。
〔作用〕
制御信号多重化回路で複数の制御信号をエンベロープ中
のステータスビットにサブフレームパターンを用いて多
重化して送信し、受信側では、エンベロープ中のフレー
ムビットをエンペローフ同期検定回路で検出した後に、
疑似同期検出回路で検出されたフレームビット位置に基
づきステータスビット中のサブフレームパターンの検出
を行い、このパターン列を照合して疑似同期の検出と制
御信号の分離を行う。
〔実施例〕
以下、本発明の一実施例を図面に基づき説明する。第1
図は、この実施例の構成を示すブロック構成図である。
この実施例は、第1図に示すように、複数の制御信号と
データとを組合せたエンベロープ形式信号列を多重化し
た多重化信号を授受する送信装置10および受信装置2
0を備え、ここで、送信装置10は、複数の制御信号を
複数のエンベロープ形式信号列中のステータスビットに
所定のサブフレームパターンを用いて多重化する多重化
手段である制御信号多重化回路12を備え、受信装置2
0は、エンベロープ形式信号列群の所定の位置のビット
の値が呈するパターンが所定のフレームパターンに一致
することを検定する第一検定手段であるエンベロープ同
期検定回路21と、この第一検定手段で一致が検定され
たビットをフレームビットとみなしてその時間位置が定
まるステータスビットの値が呈するパターンが上記サブ
フレームパターンと一致することを検定する第二検定手
段である疑似同期検定回路22とを備える。
次に、この実施例の動作を説明する。第2図はこの実施
例で利用するエンベロープの構成を示す。
第2図で、フレームビット2にはフレームパターンとし
て通常「1」および「0」交番信号が同期信号割付回路
11で割付けられる。また、ステータスビット4にはサ
ブフレームパターン6を用いて多重した複数の制御信号
5が制御信号多重化回路12で割付けられる。
エンヘローフ同期確立処理はフレームビット2の位置が
未知の状態から以下の手順で行われる。
まず、エンベロープ同期検定回路21でフレームビット
2の保護段数に等しい数のエンベロープを人力し、この
中にフレームパターン、すなわち「1」および「0」交
番信号をもつエンベロープ中のビットの検出を行う。も
し、フレームパターンに相当するビットがエンベロープ
中に存在しなければ、エンベロープ同期はずれとして処
理を最初に戻し、、フレームパターンに相当するビット
がエンベロープ中に存在した場合には、そのビットがフ
レームビット2であるものとみなして次にステータスビ
ット4中のサブフレームパターン6の検出疑似同期検定
回路22で行う。そして、ステータスビット4中にサブ
フレームパターン6が検出されない場合には疑似同期で
あると判定して処理を最初に戻し、サブフレームパター
ン6が検出された場合にフレーム同期確立と判定する。
また、サブフレームパターン6のパターン列を照合して
疑似同期の検出と制御信号の分離も行う。
〔発明の効果〕
本発明は以上説明したよう14、複数の制御信号をエン
ベロープ中のステータスビットにサブフレームパターン
を用いて多重化し、受信側でこのサブフレ−ムパターン
を疑似同期の検出と制御信号の分離に共用するので、疑
似同期に陥る確率を小さくしながらフレームビットの保
護投数を下げることができる効果がある。また、複数の
制御信号を多重化できるので、効率の良い伝送が行える
効果がある。
【図面の簡単な説明】
第1図は本発明実施例の構成を示すブロック構成図。 第2図は本発明実施例で利用されるフレームの構成図。 第3図は従来例で利用されるフレームの構成図。 1・・・エンベロープ、2・・・フレームビット、3・
・・データ領域、4・・・ステータスビット、5・・・
制御信号、6・・・サブフレームパターン、10・・・
送信装置、11・・・同期信号割付回路、12・・・制
御信号多重化回路、20・・・受信装置、21・・・エ
ンベロープ同期検定回路、22・・・疑似同期検定回路

Claims (1)

  1. 【特許請求の範囲】 1、複数の制御信号とデータとを組合せたエンベロープ
    形式信号列を多重化した多重化信号を授受する送信装置
    および受信装置を備えたデジタル伝送方式において、 上記送信装置は、複数の制御信号を複数のエンベロープ
    形式信号列中のステータスビットに所定のサブフレーム
    パターンを用いて多重化する多重化手段(12)を備え
    、 上記受信装置は、エンベロープ形式信号列群の所定の位
    置のビットの値が呈するパターンが所定のフレームパタ
    ーンに一致することを検定する第一検定手段(21)と
    、 この第一検定手段で一致が検定されたビットをフレーム
    ビットとみなしてその時間位置が定まるステータスビッ
    トの値が呈するパターンが上記サブフレームパターンと
    一致することを検定する第二検定手段(22)と を備えたことを特徴とするデジタル伝送方式。
JP17419688A 1988-07-12 1988-07-12 デジタル伝送方式 Pending JPH0222942A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17419688A JPH0222942A (ja) 1988-07-12 1988-07-12 デジタル伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17419688A JPH0222942A (ja) 1988-07-12 1988-07-12 デジタル伝送方式

Publications (1)

Publication Number Publication Date
JPH0222942A true JPH0222942A (ja) 1990-01-25

Family

ID=15974404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17419688A Pending JPH0222942A (ja) 1988-07-12 1988-07-12 デジタル伝送方式

Country Status (1)

Country Link
JP (1) JPH0222942A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59176941A (ja) * 1983-03-26 1984-10-06 Nec Corp フレ−ム同期回路
JPS6118235A (ja) * 1984-07-04 1986-01-27 Nec Corp デイジタル通信システムにおける同期方式
JPS6330035A (ja) * 1986-07-22 1988-02-08 Nec Corp デイジタルデ−タ伝送方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59176941A (ja) * 1983-03-26 1984-10-06 Nec Corp フレ−ム同期回路
JPS6118235A (ja) * 1984-07-04 1986-01-27 Nec Corp デイジタル通信システムにおける同期方式
JPS6330035A (ja) * 1986-07-22 1988-02-08 Nec Corp デイジタルデ−タ伝送方法

Similar Documents

Publication Publication Date Title
EP0320882A2 (en) Demultiplexer system
RU98100294A (ru) Синхронизация передачи данных в двусторонней линии связи
US4876686A (en) Fault detection signal transmission system
JPH04262630A (ja) 衛星通信方式
JPH0222942A (ja) デジタル伝送方式
JP2000269988A (ja) 同報通信データ転送システム
JP3085448B2 (ja) 通信システム
US5228037A (en) Line interface for high-speed line
US5450440A (en) Monitor system for digital communication apparatus
JPS6348927A (ja) パネル未接続検出方式
JPH06284121A (ja) 同期ワード検出方式
JPH03270348A (ja) 制御パス通信方式
JPH02276338A (ja) サイクリックディジタル情報伝送受信装置
JPH0832545A (ja) エラー検出方式
JPH1022966A (ja) 局間伝送方式
JPH0779219A (ja) 同期ワード検出方式
JPH04132330A (ja) 同期バースト検出装置
JPS63300643A (ja) 時分割多重化伝送方式
JPS63103528A (ja) タイムスロツトアサインテ−ブル切替制御方式
JPH0677919A (ja) 通信システム
JPS58173938A (ja) 複数ビツト単位のデ−タ伝送制御方法
JPH06104874A (ja) データ伝送装置
JPH04211533A (ja) 高速回線終端回路
JPH0279631A (ja) フレーム同期回路
JPH033427B2 (ja)