JPH03105769A - 情報再生装置 - Google Patents
情報再生装置Info
- Publication number
- JPH03105769A JPH03105769A JP1243783A JP24378389A JPH03105769A JP H03105769 A JPH03105769 A JP H03105769A JP 1243783 A JP1243783 A JP 1243783A JP 24378389 A JP24378389 A JP 24378389A JP H03105769 A JPH03105769 A JP H03105769A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- circuit
- correction
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 62
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000287828 Gallus gallus Species 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は光ディスク再生装置等のコンピュータの外部記
憶装置に関連し 特に エラーポインタを用いて消失訂
正を行ないデータを再生する情報再生装置に関するもの
であも 従来の技術 磁気ディスク装置 あるいは光ディスク装置等のコン
ピュータの外部記憶装置で（友 記録されたデータは必
ず再生できなければならなＬ１ すなわ板 データ再
生の信頼性に対しては十分に高いものが要求されも こ
のた鳳 リードソロモン（Ｒｅｅｄ −Ｓｏ ｌｏｔｎ
ｏｎ ）符号等の誤り検出訂正符号化してデータを記録
し 再生の際に 誤り検出訂正符号の復号を行１，％
媒体の欠陥等に起因する種々のエラーからデータを保
護することが一般的となっていもさらに 誤り検出訂正
符号の誤り検出および訂正能力をより向上させる手法と
して、データの再生復調時に得られるエラーポインタを
用いて、消失訂正を行うことが従来提案されていも 第
５図は従来の情報再生装置のブロック図を示す。第５図
においてｌはセクタ構造を有し 各セクタには情報が記
録されている光ディス久 ２は半導体レーザー等で構威
された光ヘッド、 ３は再生信号を増幅するプリアンプ
、 ４は波形等化のためのイコライザ、 ５は基準値に
従って再生信号を２値化するコンパレー久 ６は各セク
タの先頭に記録されたアドレスを検出するアドレス再生
回区 ７は情報再生装置全体の制御を行なう制御ＣＰＵ
、 ８は増幅された再生信号のエンベロープが所定のレ
ベル以下に低下したことを検出してエラーポインタを生
成するエンベローブ検出回ｊ！＆９はデータと共に一定
間隔で光ディスク１に記録されている再同期信号の検出
を行なうＲＳ検出回ａ １０はデータの先頭を示す同
期信号の検出を行なうＤＭ検出回息１】は再生信号から
復調のためのクロック抽出を行なうＰＬＬ回ｉ １２
はデータの復調を行なう復調回鍬ｌ３は復調のタイミン
グ制御を行なうタイミングゲート生戒回ｍ １４は誤
り検出訂正のための誤り検出訂正符号の復号を行なう誤
り検出訂正回ｍ １５は誤り検出訂正回路の作業用お
よびデータバッファとして用いられるＲＡＭ １６は
２値化された再生データから変調規則違反を検出してエ
ラーポインタを生戒する変調規則違反検出回路であも
また 波線１８で囲まれたブロックは通象復調ブロック
として単一の回路ブロックとして実現されも 以上のよ
うに構成された従来の情報再生装置では光ディスク１か
ら得られた再生信号からアドレス再生回路６によってア
ドレス１７が再生され 再生すべきセクタのアドレスが
検出されると、制＃ＣＰＵ７は復調ブロックｌ＆ およ
び誤り検出訂正回路１４にデータの再生を指令すん こ
こでは制御ＣＰＵ７からの制御信号は省略していも光デ
ィスクｌの各セクタにはデータと共にデータの先頭を示
す同期信号 およびビットスリップに対処するためにデ
ータ中に一定の間隔で再同期信号が記録されており、こ
れらをＤＭ検出回路１０，およびＲＳ検出回路９で検出
し これを基準にタイミングゲート生成回路ｌ３は復調
回路ｌ＆ および誤り検出訂正回路ｌ４にそれぞれ復調
ゲート１代 復調データゲート２０を送出すも 復調回
路ｌ２は（２，７）Ｒ Ｌ Ｌ Ｃ （Ｒｕｎ Ｌｅｎ
ｇｔｈ Ｌｉｍｉｔｅｄ Ｃｏｄｅ）等の変調方式で記
録されている再生データ２１をデジタル復調し 誤り検
出訂正回路ｌ４に復調データ２２を送出すも また エ
ンベロープ検出回路８ζ上 増幅された再生信号のエン
ベロープが所定のレベル以下に低下したことを検出した
場念 ドロップアウトポインタ２３を誤り検出訂正回路
ｌ４に送出すも また変調規則違反検出回路１６（；Ｌ
再生データ２１から変調規則違反を検出した場合に
＆よ 復調エラーポインタ２４を誤り検出訂正回路ｌ４
に送出すも 誤り検出訂正回路１４は作業用のバッファ
としてＲＡＭ１５を用いて、復調データ２２に対して、
ドロップアウトポインタ２３と復調エラーポインタ２
４をエラーポインタとして消失訂正を含む誤り検出訂正
処理を行なう。以上のように従来の情報再生装置におい
て１よ 変調規則違凰 あるいはエンベロープの低下を
検出し これらをエラーポインタとして消失訂正を含む
誤り検出訂正処理を行なうことにより、信頼性の高いデ
ータの再生を実現していも発明が解決しようとする課題 しかしながら前記したようにエラーポインタを復調デー
タと異なる信号線で誤り検出訂正のための復号回路に送
出した場合 エラーポインタの種類が多くなった場合な
ど、信号線の増加により、プリント基板の実装面積が増
大するという問題点かあッｔ＜ まｔ． Ｅ Ｓ
Ｄ Ｉ （Ｅｎｈａｎｃｅｄ Ｓｍａｌｌ Ｄｅｖｉｃ
ｅ Ｉｎｔｅｒｆａｃｅ）インターフェースのように
データの復調回路と誤り検出訂正の復号回路をドライブ
とコントローラのそれぞれに分離して配置する場合に（
上 インターフェースにおけるコネクタのピン数の増加
につながり、その結凰 コストが高くなるという問題点
かあっｔ４ 本発明はかかる点に鑑ム エラーポイン
タを復調回路から復号回路に信号線の数を増加すること
なく送出することかできる情報再生装置を提供すること
を目的とすも課題を解決するための手段 本発明＆上 復調データを誤り検出訂正符号の符号要素
であるシンボルに分割し 前記各シンボルにエラーポイ
ンタをそれぞれ付加してビットシリアルで復号回路に送
出する復調データ／エラーポインタ伝送手段を有するこ
とを特徴とする情報再生装置であも 作用 本発明は前記した構戒により、復調データとエラーポイ
ンタを同一信号線でシリアルに復号回路に送出すること
かでよ プリント基盤の実装面魂あるいはコネクタのビ
ン数を増加することなく種々のエラーポインタを用いる
ことができ、信頼性の高い情報再生装置を実現すること
ができも実施例 以下、図面を参照して本発明の一実施例について詳細に
説明すも 第１図は本発明の実施例の情報再生装置の構
成を示すブロック図であも 第１図において、２５はセ
クタ構造を有し 各セクタには情報が記録されている光
デイス久 ２６は半導体レーザー等で構或された光ヘッ
ド、２７は再生信号を増幅するブリアンプ、２８は波形
等化のためのイコライザ、２９は基準値に従って再生信
号２値化するコンバレー久 ３０は各セクタの先頭に記
録されたアドレスを検出するアドレス再生回肱３ｌは情
報再生装置全体の制御を行なう制ｍｃｐｕ、３２は増幅
された再生信号のエンベロープが所定のレベル以下に低
下したことを検出してエラーポインタを生成するエンベ
ロープ検出回取３３はデータと共に一定間隔で光ディス
ク２５に記録されている再同期信号の検出を行なうＲＳ
検出回息３４はデータの先頭を示す同期信号の検出を行
なうＤＭ検出回息３５は再生信号から復調のためのクロ
ック抽出を行なうＰＬＬ回区３６はデータの復調を行な
う復調回息３７は復調のタイミング制御を行なうタイミ
ングゲート生成回区３８は誤り検出訂正のための誤り検
出訂正符号の復号を行なう誤り検出訂正回路７８は誤り
検出訂正回路３８の一部であり、シリアルデータをパラ
レルに変換するＳＰ変換回慝３９は誤り検出訂正回路の
作業凰 およびデータバッファとして用いられるＲＡＫ
４０は再生データから変調規則違反を検出してエラーポ
インタを生成する変調規則違反検出回Ｋ ４１は復調
回路３６で復調され復調データ４２と、エンベローブ検
出回路３２で検出されたドロップアウトポインタ４３と
、変調規則違反検出回路で検出された復調エラーポイン
タを遺択的に誤り検出訂正回路に送出するためのセレク
タ回路であん まな 波線４５で囲まれたブロック（友
通象 復調ブロックとして単一の回路ブロックとし実
現されも 以上のように構威された本発明の実施例の情
報再生装置では光ディスク２５から得られた再生信号か
らアドレス再生回路３０によってアドレス４６が再生さ
れ 再生すべきセクタのアドレスが検出されると、制ｉ
ｃＰＵ３１は復調ブロック４５．および誤り検出訂正回
路３８にデータの再生を指令すん 光ディスク２５の各
セクタにはデータと共にデータの先頭を示す同期信号お
よびビットスリップに対処するためにデータ中に一定の
間隔で再同期信号が記録されており、これらをＤＭ検出
回路３４．およびＲＳ検出回路３３で検出し これを基
準にタイミングゲート生成回路３７は復調回路３ａ．お
よび誤り検出訂正回路３８にそれぞれ復調ゲート４７，
復調データゲート４８を送出し 復調回路３６， お
よび誤り検出訂正回路３８のタイミング制御を行なう。
憶装置に関連し 特に エラーポインタを用いて消失訂
正を行ないデータを再生する情報再生装置に関するもの
であも 従来の技術 磁気ディスク装置 あるいは光ディスク装置等のコン
ピュータの外部記憶装置で（友 記録されたデータは必
ず再生できなければならなＬ１ すなわ板 データ再
生の信頼性に対しては十分に高いものが要求されも こ
のた鳳 リードソロモン（Ｒｅｅｄ −Ｓｏ ｌｏｔｎ
ｏｎ ）符号等の誤り検出訂正符号化してデータを記録
し 再生の際に 誤り検出訂正符号の復号を行１，％
媒体の欠陥等に起因する種々のエラーからデータを保
護することが一般的となっていもさらに 誤り検出訂正
符号の誤り検出および訂正能力をより向上させる手法と
して、データの再生復調時に得られるエラーポインタを
用いて、消失訂正を行うことが従来提案されていも 第
５図は従来の情報再生装置のブロック図を示す。第５図
においてｌはセクタ構造を有し 各セクタには情報が記
録されている光ディス久 ２は半導体レーザー等で構威
された光ヘッド、 ３は再生信号を増幅するプリアンプ
、 ４は波形等化のためのイコライザ、 ５は基準値に
従って再生信号を２値化するコンパレー久 ６は各セク
タの先頭に記録されたアドレスを検出するアドレス再生
回区 ７は情報再生装置全体の制御を行なう制御ＣＰＵ
、 ８は増幅された再生信号のエンベロープが所定のレ
ベル以下に低下したことを検出してエラーポインタを生
成するエンベローブ検出回ｊ！＆９はデータと共に一定
間隔で光ディスク１に記録されている再同期信号の検出
を行なうＲＳ検出回ａ １０はデータの先頭を示す同
期信号の検出を行なうＤＭ検出回息１】は再生信号から
復調のためのクロック抽出を行なうＰＬＬ回ｉ １２
はデータの復調を行なう復調回鍬ｌ３は復調のタイミン
グ制御を行なうタイミングゲート生戒回ｍ １４は誤
り検出訂正のための誤り検出訂正符号の復号を行なう誤
り検出訂正回ｍ １５は誤り検出訂正回路の作業用お
よびデータバッファとして用いられるＲＡＭ １６は
２値化された再生データから変調規則違反を検出してエ
ラーポインタを生戒する変調規則違反検出回路であも
また 波線１８で囲まれたブロックは通象復調ブロック
として単一の回路ブロックとして実現されも 以上のよ
うに構成された従来の情報再生装置では光ディスク１か
ら得られた再生信号からアドレス再生回路６によってア
ドレス１７が再生され 再生すべきセクタのアドレスが
検出されると、制＃ＣＰＵ７は復調ブロックｌ＆ およ
び誤り検出訂正回路１４にデータの再生を指令すん こ
こでは制御ＣＰＵ７からの制御信号は省略していも光デ
ィスクｌの各セクタにはデータと共にデータの先頭を示
す同期信号 およびビットスリップに対処するためにデ
ータ中に一定の間隔で再同期信号が記録されており、こ
れらをＤＭ検出回路１０，およびＲＳ検出回路９で検出
し これを基準にタイミングゲート生成回路ｌ３は復調
回路ｌ＆ および誤り検出訂正回路ｌ４にそれぞれ復調
ゲート１代 復調データゲート２０を送出すも 復調回
路ｌ２は（２，７）Ｒ Ｌ Ｌ Ｃ （Ｒｕｎ Ｌｅｎ
ｇｔｈ Ｌｉｍｉｔｅｄ Ｃｏｄｅ）等の変調方式で記
録されている再生データ２１をデジタル復調し 誤り検
出訂正回路ｌ４に復調データ２２を送出すも また エ
ンベロープ検出回路８ζ上 増幅された再生信号のエン
ベロープが所定のレベル以下に低下したことを検出した
場念 ドロップアウトポインタ２３を誤り検出訂正回路
ｌ４に送出すも また変調規則違反検出回路１６（；Ｌ
再生データ２１から変調規則違反を検出した場合に
＆よ 復調エラーポインタ２４を誤り検出訂正回路ｌ４
に送出すも 誤り検出訂正回路１４は作業用のバッファ
としてＲＡＭ１５を用いて、復調データ２２に対して、
ドロップアウトポインタ２３と復調エラーポインタ２
４をエラーポインタとして消失訂正を含む誤り検出訂正
処理を行なう。以上のように従来の情報再生装置におい
て１よ 変調規則違凰 あるいはエンベロープの低下を
検出し これらをエラーポインタとして消失訂正を含む
誤り検出訂正処理を行なうことにより、信頼性の高いデ
ータの再生を実現していも発明が解決しようとする課題 しかしながら前記したようにエラーポインタを復調デー
タと異なる信号線で誤り検出訂正のための復号回路に送
出した場合 エラーポインタの種類が多くなった場合な
ど、信号線の増加により、プリント基板の実装面積が増
大するという問題点かあッｔ＜ まｔ． Ｅ Ｓ
Ｄ Ｉ （Ｅｎｈａｎｃｅｄ Ｓｍａｌｌ Ｄｅｖｉｃ
ｅ Ｉｎｔｅｒｆａｃｅ）インターフェースのように
データの復調回路と誤り検出訂正の復号回路をドライブ
とコントローラのそれぞれに分離して配置する場合に（
上 インターフェースにおけるコネクタのピン数の増加
につながり、その結凰 コストが高くなるという問題点
かあっｔ４ 本発明はかかる点に鑑ム エラーポイン
タを復調回路から復号回路に信号線の数を増加すること
なく送出することかできる情報再生装置を提供すること
を目的とすも課題を解決するための手段 本発明＆上 復調データを誤り検出訂正符号の符号要素
であるシンボルに分割し 前記各シンボルにエラーポイ
ンタをそれぞれ付加してビットシリアルで復号回路に送
出する復調データ／エラーポインタ伝送手段を有するこ
とを特徴とする情報再生装置であも 作用 本発明は前記した構戒により、復調データとエラーポイ
ンタを同一信号線でシリアルに復号回路に送出すること
かでよ プリント基盤の実装面魂あるいはコネクタのビ
ン数を増加することなく種々のエラーポインタを用いる
ことができ、信頼性の高い情報再生装置を実現すること
ができも実施例 以下、図面を参照して本発明の一実施例について詳細に
説明すも 第１図は本発明の実施例の情報再生装置の構
成を示すブロック図であも 第１図において、２５はセ
クタ構造を有し 各セクタには情報が記録されている光
デイス久 ２６は半導体レーザー等で構或された光ヘッ
ド、２７は再生信号を増幅するブリアンプ、２８は波形
等化のためのイコライザ、２９は基準値に従って再生信
号２値化するコンバレー久 ３０は各セクタの先頭に記
録されたアドレスを検出するアドレス再生回肱３ｌは情
報再生装置全体の制御を行なう制ｍｃｐｕ、３２は増幅
された再生信号のエンベロープが所定のレベル以下に低
下したことを検出してエラーポインタを生成するエンベ
ロープ検出回取３３はデータと共に一定間隔で光ディス
ク２５に記録されている再同期信号の検出を行なうＲＳ
検出回息３４はデータの先頭を示す同期信号の検出を行
なうＤＭ検出回息３５は再生信号から復調のためのクロ
ック抽出を行なうＰＬＬ回区３６はデータの復調を行な
う復調回息３７は復調のタイミング制御を行なうタイミ
ングゲート生成回区３８は誤り検出訂正のための誤り検
出訂正符号の復号を行なう誤り検出訂正回路７８は誤り
検出訂正回路３８の一部であり、シリアルデータをパラ
レルに変換するＳＰ変換回慝３９は誤り検出訂正回路の
作業凰 およびデータバッファとして用いられるＲＡＫ
４０は再生データから変調規則違反を検出してエラーポ
インタを生成する変調規則違反検出回Ｋ ４１は復調
回路３６で復調され復調データ４２と、エンベローブ検
出回路３２で検出されたドロップアウトポインタ４３と
、変調規則違反検出回路で検出された復調エラーポイン
タを遺択的に誤り検出訂正回路に送出するためのセレク
タ回路であん まな 波線４５で囲まれたブロック（友
通象 復調ブロックとして単一の回路ブロックとし実
現されも 以上のように構威された本発明の実施例の情
報再生装置では光ディスク２５から得られた再生信号か
らアドレス再生回路３０によってアドレス４６が再生さ
れ 再生すべきセクタのアドレスが検出されると、制ｉ
ｃＰＵ３１は復調ブロック４５．および誤り検出訂正回
路３８にデータの再生を指令すん 光ディスク２５の各
セクタにはデータと共にデータの先頭を示す同期信号お
よびビットスリップに対処するためにデータ中に一定の
間隔で再同期信号が記録されており、これらをＤＭ検出
回路３４．およびＲＳ検出回路３３で検出し これを基
準にタイミングゲート生成回路３７は復調回路３ａ．お
よび誤り検出訂正回路３８にそれぞれ復調ゲート４７，
復調データゲート４８を送出し 復調回路３６， お
よび誤り検出訂正回路３８のタイミング制御を行なう。
また タイミングゲート生戒回路３７はセレクタ回路４
１にセレクト信号４９を送出すも 復調回路３６は復調
ゲート４７に従って、（２．．７）Ｒ Ｌ Ｌ Ｃ （
Ｒｕｎ Ｌｅｎｇｔｈ Ｌｉｍｉｔｅｄ Ｃｏｄｅ）等
の変調方式で記録されている再生データ５０をデジタル
復調し セレクタ回路４ｌに復調データ４２を送出すん
また エンベロープ検出回路３２（友 増幅された
再生信号のエンベローブが所定のレベル以下に低下した
ことを検出した場合に（友 ドロップアウトボインタ４
３をセレクタ回路４１に送出すも また変調規則違反検
出回路４０ｉ上 再生データ５０から変調規則違反を
検出した場合に（よ 復調エラーポインタ４４をセレク
タ回路４ｌに送出すも セレクタ回路４ｌはセレクタ信
号４９に従って、復調データ４＆ドロップアウトポイン
タ４３，復調エラーポインタ４４を選択し 転送クロッ
ク５ｌに同期してデータライン５３を通してビットシリ
アルに誤り検出訂正回路３８に送出すも 誤り検出訂正
回路３８は各エラーポインタを用いた消失訂正を含む誤
り検出訂正処理を行なった後にデータ５２をＳＣＳＩ等
のホストインターフェースを介してホストに送出すも
光ディスク等の情報再生装置では 一般に誤り検出訂正
符号にはリードソロモン符号等の多重誤り訂正符号が用
いられ ビット単位で誤り検出訂正を行なうのでなく、
数ビットから構威されるシンボルを単位に符号化および
、複号が行なわれも 例えばＧＦ（２’）のリードソロ
モン符号では１シンボルは４ビットで構或されも 第２
図は第１図におけるセレクタ回路４１の詳細なブロック
図であも第２図において、５９， ６Ｑ． ６１、
６２はＤフリップフロッス ６３はパラレル信号をシリ
アル信号に変換するＰＳ変挽回路であも 第２図に示す
セレクタ回路４ＩでＣ表誤り検出訂正の単位である１シ
ンボルが４ビットで構威されるときの例であり、 ４ビ
ットの復調デー久 およびドロップアウトポインタ４３
，復調エラーポインタ４４を１ビットのデータライン５
３からビットシリアルに転送するためのものであも 第
３図は第２図に示すセレクタ回路４ｌの動作を説明する
タイミング図であり、５４は復調回路３６によって復調
された復調データ４２に同期した復調クロッ久 ５５か
ら５８は各フリップフロップ５９， ６Ｑ， ６１
， ６２の出ｆｉ ４９は１シンボルの復調データ
に同期したセレクト信号５１はセレクタ回路４ｌと誤り
検出訂正回路３８の間のデータ転送の基準クロックであ
る転送クロッ久 ５３はセレクタ回路４１と誤り検出訂
正回路３８の間のデータラインであも 復調データ４２
が各フリップフロップ５９から６２によって１シンボ／
ｋ すなわち各ビットがｂｏ，ｂｌ，ｂ２， ｂ３で
示されている４ビット分保持された除 セレクト信号４
９により各エラーポインタ４ａ， ４４と共にＰＳ変
換回路６３にロードされ，Ｌ ＰＳ変換回路６３はパ
ラレルにロードされた４ビットの復調デー久 および各
エラーポインタをシリアル変換すもここで、各エラーポ
インタ４３， ４４がＥＦ２， ＥＦＩであったと
すると、データライン５３にＣ戴 転送クロック５ｌ
にしたがってシリアルにｂＯ， ｂｌ， ｂ２， ｂ３
， ＥＦＩ， ＥＦ２の順に誤り検出訂正回路３８に送
出され １ビットのデータライン５３℃ データと２種
類のエラーポインタをビットシリアルに送出することか
できも転送クロック５ｌは復調クロツク５４に対して、
復調データに加えて各エラーポインタを送出するために
より高い周波数を有していも 第４図は第ｌ図におけ
るＳＰ変換回路７８のより詳細なブロック図であり、デ
ータライン５３から送出されるシリアルの復調デー久
およびエラーポインタをパラレルに変換するものであム
第４図において、６４から７５はＤフリップフロップ
であも 以上のように構威されたＳＰ変換回路７８では
データライン５３から送出されるシリアルの復調デー
久 およびエラーポインタを転送クロック５ｌでフリッ
プフロップ６４％６５， ６ｅＫ６７、６＆６９！，
：シ７トシテイき、復調データゲート４８でフリップフ
ロップ７Ｑ， ７１、７＆７３， ７４， ７５
にロードすることにより、エラーポインタ７６と復調デ
ータシンボル７７をパラレルに分離することができも
誤り検出訂正回路３８は作業用のＲＡＭ３９にエラーポ
インタ７６および復調データシンボル７７を格納し 消
失訂正を含む誤り検出訂正処理を行なう。また 第１図
におけるエンベローブ検出訂正回路３２は再生信号の包
路線検波を行へ 所定のレベルと比較することで容易に
実現することができも また 変調規則違反検出回路４
０ＧＥＬ 例えば 変調方式が（２，７）ＲＬＬＣで
ある場合にｉ＆ １と１の間の０の個数が２から７以
外であることを検出することで容易に実現できａ 以上
説明したように 本発明の実施例における情報再生装置
で｛よ セレクタ回路で復調データとエラーポインタを
選択ヒ シリアルに転送することにより、信号線の数を
増やさずにエラーポインタを復調回路から複号回路に送
出することができヘな紅 本実施例において誤り検出訂
正の単位である１シンボルを４ビットとしてセレクタ回
路４１およびＳＰ変換回路７８の説明をした戟 誤り検
出訂正符号に合わせて任意のビット数であってもかまわ
ないことは言うまでもな鶏 発明の効果 以上説明したように 本発明によれば 信号線の数を増
やさずに複数のエラーポインタを復調回路から複号回路
に送出することかでき、コストを上昇することなし龍
信頼性の高いデータの再生を実現することができ、その
実用的効果は太き（ｔ
１にセレクト信号４９を送出すも 復調回路３６は復調
ゲート４７に従って、（２．．７）Ｒ Ｌ Ｌ Ｃ （
Ｒｕｎ Ｌｅｎｇｔｈ Ｌｉｍｉｔｅｄ Ｃｏｄｅ）等
の変調方式で記録されている再生データ５０をデジタル
復調し セレクタ回路４ｌに復調データ４２を送出すん
また エンベロープ検出回路３２（友 増幅された
再生信号のエンベローブが所定のレベル以下に低下した
ことを検出した場合に（友 ドロップアウトボインタ４
３をセレクタ回路４１に送出すも また変調規則違反検
出回路４０ｉ上 再生データ５０から変調規則違反を
検出した場合に（よ 復調エラーポインタ４４をセレク
タ回路４ｌに送出すも セレクタ回路４ｌはセレクタ信
号４９に従って、復調データ４＆ドロップアウトポイン
タ４３，復調エラーポインタ４４を選択し 転送クロッ
ク５ｌに同期してデータライン５３を通してビットシリ
アルに誤り検出訂正回路３８に送出すも 誤り検出訂正
回路３８は各エラーポインタを用いた消失訂正を含む誤
り検出訂正処理を行なった後にデータ５２をＳＣＳＩ等
のホストインターフェースを介してホストに送出すも
光ディスク等の情報再生装置では 一般に誤り検出訂正
符号にはリードソロモン符号等の多重誤り訂正符号が用
いられ ビット単位で誤り検出訂正を行なうのでなく、
数ビットから構威されるシンボルを単位に符号化および
、複号が行なわれも 例えばＧＦ（２’）のリードソロ
モン符号では１シンボルは４ビットで構或されも 第２
図は第１図におけるセレクタ回路４１の詳細なブロック
図であも第２図において、５９， ６Ｑ． ６１、
６２はＤフリップフロッス ６３はパラレル信号をシリ
アル信号に変換するＰＳ変挽回路であも 第２図に示す
セレクタ回路４ＩでＣ表誤り検出訂正の単位である１シ
ンボルが４ビットで構威されるときの例であり、 ４ビ
ットの復調デー久 およびドロップアウトポインタ４３
，復調エラーポインタ４４を１ビットのデータライン５
３からビットシリアルに転送するためのものであも 第
３図は第２図に示すセレクタ回路４ｌの動作を説明する
タイミング図であり、５４は復調回路３６によって復調
された復調データ４２に同期した復調クロッ久 ５５か
ら５８は各フリップフロップ５９， ６Ｑ， ６１
， ６２の出ｆｉ ４９は１シンボルの復調データ
に同期したセレクト信号５１はセレクタ回路４ｌと誤り
検出訂正回路３８の間のデータ転送の基準クロックであ
る転送クロッ久 ５３はセレクタ回路４１と誤り検出訂
正回路３８の間のデータラインであも 復調データ４２
が各フリップフロップ５９から６２によって１シンボ／
ｋ すなわち各ビットがｂｏ，ｂｌ，ｂ２， ｂ３で
示されている４ビット分保持された除 セレクト信号４
９により各エラーポインタ４ａ， ４４と共にＰＳ変
換回路６３にロードされ，Ｌ ＰＳ変換回路６３はパ
ラレルにロードされた４ビットの復調デー久 および各
エラーポインタをシリアル変換すもここで、各エラーポ
インタ４３， ４４がＥＦ２， ＥＦＩであったと
すると、データライン５３にＣ戴 転送クロック５ｌ
にしたがってシリアルにｂＯ， ｂｌ， ｂ２， ｂ３
， ＥＦＩ， ＥＦ２の順に誤り検出訂正回路３８に送
出され １ビットのデータライン５３℃ データと２種
類のエラーポインタをビットシリアルに送出することか
できも転送クロック５ｌは復調クロツク５４に対して、
復調データに加えて各エラーポインタを送出するために
より高い周波数を有していも 第４図は第ｌ図におけ
るＳＰ変換回路７８のより詳細なブロック図であり、デ
ータライン５３から送出されるシリアルの復調デー久
およびエラーポインタをパラレルに変換するものであム
第４図において、６４から７５はＤフリップフロップ
であも 以上のように構威されたＳＰ変換回路７８では
データライン５３から送出されるシリアルの復調デー
久 およびエラーポインタを転送クロック５ｌでフリッ
プフロップ６４％６５， ６ｅＫ６７、６＆６９！，
：シ７トシテイき、復調データゲート４８でフリップフ
ロップ７Ｑ， ７１、７＆７３， ７４， ７５
にロードすることにより、エラーポインタ７６と復調デ
ータシンボル７７をパラレルに分離することができも
誤り検出訂正回路３８は作業用のＲＡＭ３９にエラーポ
インタ７６および復調データシンボル７７を格納し 消
失訂正を含む誤り検出訂正処理を行なう。また 第１図
におけるエンベローブ検出訂正回路３２は再生信号の包
路線検波を行へ 所定のレベルと比較することで容易に
実現することができも また 変調規則違反検出回路４
０ＧＥＬ 例えば 変調方式が（２，７）ＲＬＬＣで
ある場合にｉ＆ １と１の間の０の個数が２から７以
外であることを検出することで容易に実現できａ 以上
説明したように 本発明の実施例における情報再生装置
で｛よ セレクタ回路で復調データとエラーポインタを
選択ヒ シリアルに転送することにより、信号線の数を
増やさずにエラーポインタを復調回路から複号回路に送
出することができヘな紅 本実施例において誤り検出訂
正の単位である１シンボルを４ビットとしてセレクタ回
路４１およびＳＰ変換回路７８の説明をした戟 誤り検
出訂正符号に合わせて任意のビット数であってもかまわ
ないことは言うまでもな鶏 発明の効果 以上説明したように 本発明によれば 信号線の数を増
やさずに複数のエラーポインタを復調回路から複号回路
に送出することかでき、コストを上昇することなし龍
信頼性の高いデータの再生を実現することができ、その
実用的効果は太き（ｔ
第１図は本発明の実施例における情報再生装置の構或を
示すブロックは 第２図は同実施例のセレクタ回路の詳
細なブロック＆ 第３図はセレクタ回路の動作を説明す
るタイミングチャート、第４図はＳＰ変換回路の詳細な
ブロックは 第５図は従来の情報再生装置の構或を示す
ブロック図であも ３２・・・・エンベロープ検出回跋３６・・・・復調回
跋３８・・・・誤り検出訂正回阪４０・・・・変調規則
違反検出回ｍ ４１−−−−セレクタ回舷
示すブロックは 第２図は同実施例のセレクタ回路の詳
細なブロック＆ 第３図はセレクタ回路の動作を説明す
るタイミングチャート、第４図はＳＰ変換回路の詳細な
ブロックは 第５図は従来の情報再生装置の構或を示す
ブロック図であも ３２・・・・エンベロープ検出回跋３６・・・・復調回
跋３８・・・・誤り検出訂正回阪４０・・・・変調規則
違反検出回ｍ ４１−−−−セレクタ回舷
Claims (2)
- （１）情報が記録されている情報媒体から再生信号を検
出し、前記再生信号を２値化して再生データを生成する
データ再生手段と、前記再生データを復調して復調デー
タを生成する復調手段と、誤り検出訂正のための誤り検
出訂正符号の復号手段を有し、データの再生、あるいは
復調時に得られたエラーポインタを用いて、前記復号手
段によって消失訂正を行なう情報再生装置であって、前
記復調データを前記誤り検出訂正符号の符号要素である
シンボルに分割し、前記各シンボルに前記エラーポイン
タをそれぞれ付加してビットシリアルで前記復号手段に
送出する復調データ／エラーポインタ伝送手段を有する
ことを特徴とする情報再生装置 - （２）復調データ／エラーポインタ伝送手段は、前記復
調手段で生成される復調データのデータ速度よりも速い
速度で前記復調データおよびエラーポインタを送出する
ことを特徴とする請求項１記載の情報再生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1243783A JPH03105769A (ja) | 1989-09-20 | 1989-09-20 | 情報再生装置 |
| US07/585,409 US5216677A (en) | 1989-09-20 | 1990-09-20 | Data reproducing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1243783A JPH03105769A (ja) | 1989-09-20 | 1989-09-20 | 情報再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03105769A true JPH03105769A (ja) | 1991-05-02 |
Family
ID=17108903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1243783A Pending JPH03105769A (ja) | 1989-09-20 | 1989-09-20 | 情報再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5216677A (ja) |
| JP (1) | JPH03105769A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004125176A (ja) * | 2002-10-04 | 2004-04-22 | Ina Schaeffler Kg | 軸用リップパッキン |
| KR20150022783A (ko) | 2012-04-26 | 2015-03-04 | 리가가쿠 겐큐쇼 | 신규 카르바메이트 당지질 및 그 용도 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5623507A (en) * | 1991-09-13 | 1997-04-22 | Storage Technology Corporation | Error pointers for enhanced error correction |
| JPH05265939A (ja) * | 1992-03-23 | 1993-10-15 | Toshiba Corp | データ転送装置 |
| JP3259323B2 (ja) * | 1992-04-13 | 2002-02-25 | ソニー株式会社 | デ・インターリーブ回路 |
| US5424881A (en) | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
| US5602857A (en) * | 1993-09-21 | 1997-02-11 | Cirrus Logic, Inc. | Error correction method and apparatus |
| JPH09265736A (ja) * | 1996-03-25 | 1997-10-07 | Toshiba Corp | 情報処理装置 |
| US5875199A (en) * | 1996-08-22 | 1999-02-23 | Lsi Logic Corporation | Video device with reed-solomon erasure decoder and method thereof |
| US5986592A (en) * | 1996-10-01 | 1999-11-16 | Sony Corporation | Encoder decoder device not using an A/D converter and method thereof |
| US5953636A (en) * | 1996-10-30 | 1999-09-14 | Lsi Logic Corporation | Single-chip DBS receiver |
| KR100223634B1 (ko) * | 1997-01-15 | 1999-10-15 | 윤종용 | 고속 데이타 처리 및 전송을 위한 에러정정용 메모리를 구비하는 시스템 디코더 및 에러정정용 메모리 제어방법 |
| US6275966B1 (en) * | 1998-06-03 | 2001-08-14 | Ericsson, Inc. | Error detection for radio transmission including logically combined pseudo-random numbers and related transmitters, receivers, and methods |
| JP3941305B2 (ja) * | 1999-11-22 | 2007-07-04 | ソニー株式会社 | 光ディスク装置及びデータ再生方法 |
| US6732320B1 (en) * | 2000-04-28 | 2004-05-04 | Promos Technologies Inc. | Method and system for improved error correction in optical media data processing |
| US6687871B2 (en) * | 2000-06-16 | 2004-02-03 | Samsung Electronics Co., Ltd. | Digital signal processing apparatus for reproducing optical disc data and optical disc player having the same |
| GB2381178B (en) * | 2000-06-23 | 2005-03-09 | Matsushita Electric Ind Co Ltd | Device and method for managing picture data for compressed bitmapped graphics,data display device, program and medium |
| EP1484761A1 (en) * | 2003-06-05 | 2004-12-08 | Deutsche Thomson-Brandt Gmbh | Recovery of RLL encoded bit stream from an asymmetric data channel |
| US6888480B1 (en) * | 2003-08-28 | 2005-05-03 | Altera Corporation | Run-length violation detection circuitry and methods for using the same |
| CN112052115B (zh) * | 2020-09-28 | 2022-07-08 | 山东云海国创云计算装备产业创新中心有限公司 | 数据存储纠删方法、装置、设备及计算机可读存储介质 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4146099A (en) * | 1976-08-17 | 1979-03-27 | Christopher Scientific Company | Signal recording method and apparatus |
| US4299154A (en) * | 1979-08-27 | 1981-11-10 | Kimball International, Inc. | Electronic rhythm generator |
| US4300232A (en) * | 1979-11-09 | 1981-11-10 | Ford Aerospace & Communications Corporation | Self synchronized multiplexer/demultiplexer |
| US4421001A (en) * | 1981-02-12 | 1983-12-20 | Kimball International, Inc. | Full note generator system for an electronic organ |
| DE3583819D1 (de) * | 1984-05-21 | 1991-09-26 | Matsushita Electric Ind Co Ltd | Verfahren und vorrichtung zur erzeugung eines lauflaengenbegrenzten kodes. |
| US4684921A (en) * | 1985-06-13 | 1987-08-04 | International Business Machines Corporation | RLL (1,7) encoder with single state bit |
| NL8501737A (nl) * | 1985-06-17 | 1987-01-16 | At & T & Philips Telecomm | Hogere orde digitaal transmissiesysteem voorzien van een multiplexer en een demultiplexer. |
| US4855999A (en) * | 1987-11-10 | 1989-08-08 | Bell Communications Research, Inc. | DTDM multiplexer with cross-point switch |
| JPH0210574A (ja) * | 1988-06-28 | 1990-01-16 | Matsushita Electric Ind Co Ltd | 復調回路 |
-
1989
- 1989-09-20 JP JP1243783A patent/JPH03105769A/ja active Pending
-
1990
- 1990-09-20 US US07/585,409 patent/US5216677A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004125176A (ja) * | 2002-10-04 | 2004-04-22 | Ina Schaeffler Kg | 軸用リップパッキン |
| KR20150022783A (ko) | 2012-04-26 | 2015-03-04 | 리가가쿠 겐큐쇼 | 신규 카르바메이트 당지질 및 그 용도 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5216677A (en) | 1993-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03105769A (ja) | 情報再生装置 | |
| JP2928177B2 (ja) | 磁気テープにおいてデジタル・データをフォーマット及び記録／再生するための装置と方法 | |
| JP4268619B2 (ja) | 記録媒体、再生装置および記録装置 | |
| EP0241081B1 (en) | Compact disc drive apparatus specifically designed for storage of digital data and/or mixture of audio information and digital data | |
| JPH11185210A (ja) | 磁気ディスク装置及び磁気ディスク装置のエラー訂正方法 | |
| JPH03157872A (ja) | Ｄａｔテープのデータ・グループを組み立てるための方法 | |
| JP2920065B2 (ja) | データ記録方法、記録装置、再生装置及び再生方法 | |
| US5737632A (en) | Magnetic disc control apparatus with parallel data transfer between disc control unit and encoder/decoder circuit | |
| US5535327A (en) | Method and apparatus for communicating formatted data from a mass storage device to a host computer | |
| JP2007528566A (ja) | エラー訂正符号化方法及びその装置、並びにエラー訂正復号化方法及びその装置 | |
| US4989211A (en) | Sector mis-synchronization detection method | |
| US5768286A (en) | Method and apparatus for testing the reading reliability of CD-ROM player | |
| EP1134663B1 (en) | Write cache circuit, recording apparatus with write cache circuit, and write cache method | |
| JP2823615B2 (ja) | ディスク記憶装置 | |
| JP3176885B2 (ja) | 情報再生装置 | |
| JP2989152B2 (ja) | ディスク記憶装置およびディスク制御用ｌｓｉ | |
| KR100594129B1 (ko) | 디스크 구동 시스템에서의 인터페이스 장치와 데이터 전송제어방법 | |
| JP2001144628A (ja) | データ転送装置 | |
| JP2001093234A (ja) | ディスク媒体並びにその記録方法、記録装置及び再生装置 | |
| JP2001266492A (ja) | データ転送回路、データ転送回路を備えた記録再生装置およびデータ転送方法 | |
| JPS6224716A (ja) | 誤り訂正方法 | |
| JPS62171326A (ja) | デ−タ記録再生装置 | |
| JP2003257134A (ja) | 信号再生方法及び信号再生装置 | |
| JPH04243060A (ja) | 磁気ディスク装置 | |
| JP2000348446A (ja) | データ再生装置 |