JP2000348446A

JP2000348446A - データ再生装置

Info

Publication number: JP2000348446A
Application number: JP11160553A
Authority: JP
Inventors: Yasuyuki Jingu; 保幸神宮; Soichi Isono; 聡一磯野; Kosuke Nakai; 康介中井; Takaaki Sasano; 隆昭笹野; Kazuhiko Kawai; 和彦河合
Original assignee: Hitachi Ltd; Hitachi ULSI Systems Co Ltd
Current assignee: Hitachi Ltd; Hitachi Solutions Technology Ltd
Priority date: 1999-06-08
Filing date: 1999-06-08
Publication date: 2000-12-15

Abstract

(57)【要約】【課題】データ再生時のデータ再生不能率を低減するこ
と。【解決手段】データ再読み込みの際、復調手段は復調規
則を満たさないディジタル値の列が入力された場合にこ
れをエラー検出情報として出力する。このエラー検出情
報を用いて、記憶手段に格納された読み込み前の同一デ
ータ系列またはブロック対し、エラー検出されたシンボ
ルデータはこれを上書きせず、エラー検出されなかった
シンボルデータのみ上書き更新する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は復調後のディジタル
データのデータ再生装置に関し、特に記録媒体からデー
タ復調を伴い、再読み込みする場合のデータ再生装置に
関する。

【０００２】

【従来の技術】記録メディアから必要なディジタルデー
タを読み出し、映像／音声を再生またはプログラムデー
タを得る装置として、光ディスクシステム、光磁気ディ
スクシステムなどがある。これらのシステムでは、記録
メディア上の傷などより生じる読み出しエラーを検出ま
たは除去するために、記録メディアから読み出したディ
ジタルデータに対しエラー訂正を施すことでディジタル
データの信頼性を高めている。

【０００３】図１２は光ディスク装置におけるエラー訂
正を行うデータブロック（ＥＣＣブロック）を示してい
る。ＥＣＣブロックは２０８行×１８２列で構成され、
１６のデータセクタと１行（１ＰＩ行とする。）あたり
１０バイトのＰＩパリティ、１列（１ＰＯ列とする。）
あたり１６バイトのＰＯパリティを含む、合計２０８×
１８２＝３７８５６バイトで構成される。

【０００４】図１３はデータセクタ１０１の構成を示
す。データセクタ１０１は、４バイトのセクタＩＤ（Id
entification Data）１０２、２バイトのＩＥＤ１０３
（ID Error Detection code）、６バイトの未規定領域
ＲＳＶ（ReSerVed）１０４、２０４８バイトのスクラン
ブル処理されたユーザデータ１０６、４バイトのＥＤＣ
（Error Detection Code）１０５から構成される。なお
ＲＳＶ１０４は、データセクタの構成形式によってはＣ
ＰＲ＿ＭＡＩ（CoPyRight MAnagement Information）が
記述されている場合もある。なお、ＥＤＣ１０５はスク
ランブル前のユーザデータ１０６とＩＤ１０２、ＩＥＤ
１０３、ＲＳＶ１０４に対する誤り検出符号である。

【０００５】上記ＥＣＣブロックを光ディスクへ記録す
る方法について説明する。まず、図１４のように、ＥＣ
Ｃブロックをインタリーブし、データセクタおよびデー
タセクタの各行に付加されたＰＩパリティとをあわせた
１２行と、ＰＯパリティからの１行分を一つにまとめた
「記録セクタ」を構成する。

【０００６】続いて図１５に示すように、記録セクタの
各データを、ＥＦＭＰｌｕｓ変調（Eight To Fourteen
Plus変調）により１バイト（８ビット）を１６ビットで
表現するよう変調する。ＥＦＭＰｌｕｓ変調方法につい
ては「デジタル映像技術のすべて：原田益永著、電波
新聞社、１９９８年発行」に説明されている。

【０００７】更に、ＥＦＭＰｌｕｓ変調後のデータセク
タ内の各１行には９１バイト間隔で同期信号を挿入す
る。この結果、変調前１８２バイト×８（１データ単位
のビット数）＝１４５６ビットであった１行が、｛３２
＋９１×１６（１データ単位のビット数）｝×２＝１４
８８×２＝２９７６ビットになる。同期信号から次の同
期信号までの１４８８ビットを「フレーム」とする。デ
ィスク上へはフレーム単位で記録する。

【０００８】次に図１６を用いて上記フォーマットで光
ディスクに記録された１ＥＣＣブロックの一連の再生処
理について説明する。

【０００９】まず、ステップＳＰ１にて、システム制御
手段は光ディスク上に記録されたＥＣＣブロックを指定
し、駆動制御手段にＥＣＣブロックを読み出すよう指示
する。

【００１０】ＳＰ２にて駆動制御手段により、ディスク
上から波形を抽出する波形抽出手段と駆動手段を制御
し、光ディスクからの波形抽出を開始する。

【００１１】ＳＰ３にて波形抽出手段により、光ディス
クから抽出された波形はディジタル化手段によりディジ
タル化される。

【００１２】ＳＰ４にてディジタル化されたディジタル
データが、同期信号ＳＹ０であった場合は、ＥＣＣブロ
ックの先頭であるとし（ＳＰ４のＹｅｓ）ＳＰ５に進
む。一方、ＳＰ４のＮｏの場合は、更にＥＣＣブロック
の先頭検出を続行する。

【００１３】ＳＰ５では、復調手段によりディジタルデ
ータの復調処理が行われる。さらに復調された復調後デ
ィジタルデータ(以下、バイトデータ)は、メモリ制御手
段による制御のもと、メモリに格納される。

【００１４】ＳＰ６に進みＳＰ５が１ＥＣＣブロック分
終了していない場合は、ＳＰ５に戻り復調処理を続行す
る。ＳＰ６にてＳＰ５が１ＥＣＣブロック分メモリに格
納完了した場合は、ＳＰ７に進む。

【００１５】ＳＰ７ではメモリ上のＥＣＣブロックに対
してエラー訂正を行う。エラー訂正について、ここでは
「誤り」（エラー位置と値が未知であるもの）と「消
失」（エラー位置を既知とし、エラー値が未知であるも
の）を訂正することを言う。エラー訂正のアルゴリズム
においては誤りのみ訂正する場合、または消失のみ訂正
する場合もある。

【００１６】エラー訂正の訂正能力は、パリティの付加
されたデータ系列の設計距離をｄ（ｄはパリティ数＋
１）、ｔを誤り個数、ｈを消失個数とすると以下の関係
式が成り立つ。

【００１７】

【数1】２ｔ＋ｈ＜ｄ …（数1）例えば、１ＰＩ行あたり１０バイトのパリティが付加さ
れているので、エラー訂正可能な個数はｈ＝０とし、ｔ
＝５ヶ所までの誤りが訂正可能である。一方、１ＰＯ列
あたり１６バイトのパリティが付加されているから、ｔ
＝８ヶ所までの誤りが訂正可能である。

【００１８】更に消失の場合はｔ＝０のときで１行あた
り１０ヶ所、１列あたり１６ヶ所までの消失が訂正可能
である。また、行または列あたり（数１）満たさない誤
りまたは消失数がある場合は、エラー訂正不能となる。

【００１９】ＳＰ８にて、エラー訂正後にＥＣＣブロッ
ク内にエラー訂正不能でない場合は（ＳＰ８のＹｅｓ）
ＳＰ９に進む。一方、エラー訂正不能である場合（ＳＰ
８のＮｏ）、ＳＰ１２に進みシステム制御手段による該
当ＥＣＣブロックの再読み出し先に設定し、ＳＰ２に戻
り、光ディスクから該当ＥＣＣブロックの再読み出しを
行う。

【００２０】ＳＰ９では、ＥＤＣを用いてデータセクタ
単位で残留エラー検出処理を行う。これは、エラー訂正
アルゴリズムにより生じる誤訂正（エラー数が訂正能力
より多い場合に生じ、正しいデータ系列とは異なるデー
タ系列に変換する。）を検出するためである。

【００２１】ＳＰ１０では、ＳＰ９によるデータセクタ
内の残留エラー検出結果、残留エラーなしとした場合
（ＳＰ１０のＹｅｓ）、データセクタをデコード手段へ
出力し、映像・音声などに再生される。

【００２２】一方、ＳＰ１０にて残留エラーありと判定
された場合（ＳＰ１０のＮｏ）、ＳＰ１２に進みシステ
ム制御手段による該当ＥＣＣブロックまたは、このデー
タセクタを含む記録セクタの再読み出し先に設定した
後、ＳＰ２に戻り光ディスクから該当ＥＣＣブロックま
たは、このデータセクタを含む記録セクタの再読み出し
を行う。

【００２３】上記のように、エラー訂正後もなおエラー
の残留するデータセクタまたはＥＣＣブロックについて
は、これを再び光ディスク１から読み込む。再読み込み
により、データセクタまたはＥＣＣブロック内のエラー
状態が変わり、エラー訂正可能となれば、データセクタ
が出力可能となる場合がある。

【００２４】このためリトライ（再データ読み込み、再
エラー訂正）は、ディジタルデータの再生処理を効率的
に行うために有効な手法である。

【００２５】また、データ再生処理を効率的に行う方法
の一つとして、特開平２−３１０８６１には、記録メデ
ィアからの読み出しの際、復調回路にて復調時にありえ
ないビットパターンが入力された場合、これを検出し、
予めマイコン（プロセッサ）で設定したバイトデータ
を、代替のバイトデータ（公知例ではデータ語）として
出力しエラーを後段の再生系に伝えないよう制御する方
法が提案されている。

【００２６】

【発明が解決しようとする課題】従来のリトライ処理
は、対象となるデータセクタまたはこれを含むＥＣＣブ
ロックを、記録メディアから通常の再生処理と同様に読
み込むため、メモリ上のデータ更新方法は通常の再生処
理と同様であり、メモリ上の該当部分のデータをすべて
更新する。

【００２７】このため、ランダムエラーについて、リト
ライ処理前後におけるＥＣＣブロック内の誤り存在確率
（これをシンボルエラーレートとする。）はリトライ後
もほぼ一定あるため、リトライした後も訂正不能となる
確率は変わらず、データ再生不能率は一定であった。こ
の結果リトライが非効率的になるという問題があった。

【００２８】

【課題を解決するための手段】本発明は上記課題を解決
するため、リトライ時のデータ復調の際に、復調規則を
満たさないデータに対しエラー検出情報を復調後のバイ
トデータと共に出力する。

【００２９】このエラー検出情報により、エラーなしと
判定されたバイトデータのみメモリ上のＥＣＣブロック
をバイトデータ単位で上書きし、エラー検出されたディ
ジタルデータは、これを上書きしないようにメモリアク
セスするデータ制御手段を設ける。

【００３０】

【発明の実施の形態】本発明の実施の形態１を図１〜図
９を用いて説明する。図１は実施の形態１のデータ再生
装置を示す。本発明で特に重要な部分は、復調回路８１
からＥＭＩＦ８４に対し、エラー検出情報８１０を出力
する部分である。復調回路８１とＥＭＩＦ８４の動作に
ついての詳細な説明は後述する。

【００３１】図１の１は光ディスク、２は光ディスク１
から波形を摘出するピックアップ、３は適出された波形
を均等化する波形等化回路、４は波形をディジタルデー
タに変換するＡ／Ｄ変換回路、５はモータ、６はピック
アップ２とモータ５を制御するサーボ回路、７はシステ
ム制御用マイコン、８は信号処理装置である。信号処理
装置８の構成は次のようになる。

【００３２】８０はエラー訂正処理アルゴリズムを制御
するＥＣＣシステムコントローラ、８１はディジタルデ
ータを復調する復調回路、８２はＥＣＣ回路８３の消失
位置をフラグとして格納するフラグバッファ、８３はエ
ラー訂正を行うＥＣＣ回路、８４はＥＣＣブロックを格
納するＲＡＭ８５とデータ入出力部とのアクセスを制御
するＥＭＩＦ（ECC Memory InterFace）、８８はデータ
出力時にデータセクタに対してのデスクランブル処理と
ＥＤＣを用いた誤り検出処理を行う、デスクランブルお
よびＥＤＣ回路である。

【００３３】更に、９は信号処理装置８にて訂正処理の
完了したＥＣＣブロックをデコーダに出力するためのホ
ストインターフェース、１０は画像処理を行うビデオデ
コーダ、１１は音声処理を行うオーディオデコーダ、１
２は映像の出力端子、１３は音声の出力端子である。

【００３４】ここで、ＥＭＩＦ８４がＲＡＭ８５を管理
するためのレジスタである「ＥＭＩＦレジスタ」につい
て説明する。

【００３５】ＥＭＩＦ８４は、ＲＡＭ８５を複数個のセ
グメントに分割して管理する。このアドレスを管理する
ためのレジスタとして、次の「ＥＭＩＦレジスタ」をも
つ。

【００３６】ＤＥＭＲ：復調回路８１から出力されたデ
ータを格納するセグメント番号を示す。ＥＣＣＲ：誤り訂正処理を行うＥＣＣブロックが格納さ
れているセグメント番号を示す。ＯＵＴＲ：訂正処理が完了し、出力可能となったＥＣＣ
ブロックが格納されているセグメント番号を示す。各レ
ジスタの値は、ＥＭＩＦ８４およびマイコン７により、
読み出しと書き込みが可能である。

【００３７】ＥＭＩＦレジスタの値がセグメント番号の
上限を超えた場合、その値はＥＭＩＦ制御部によりセグ
メントの下限値にＥＭＩＦがリセットし、下限を超えた
場合、その値はセグメントの上限値にＥＭＩＦ８４がリ
セットする。

【００３８】ＥＭＩＦレジスタの値からＲＡＭ８５の実
アドレス変換処理については、ＥＭＩＦ８４Ａの内部で
行われる。

【００３９】以上が、ＥＭＩＦレジスタの説明である。

【００４０】データ再生を開始する際、マイコン７はＥ
ＭＩＦレジスタの値を全て０に初期化し、サーボ回路
６、ＥＣＣシステムコントローラ８０に再生開始命令を
発行する。また、ＥＭＩＦ８４に通常処理モードである
ことを指示する。

【００４１】サーボ回路６は、ピックアップ２およびモ
ータ５を制御し、光ディスク１からの波形抽出を開始す
る。

【００４２】復調回路８１は、Ａ／Ｄ変換回路４から出
力された１６ビットのディジタルデータを、ＥＦＭＰｌ
ｕｓ変調の規則に基づき８ビットのバイトデータに変換
する。このとき、復調規則を満たした１６ビットデータ
は、これをバイトデータに変換しエラー検出信号を
“０”としてＥＭＩＦ８４に出力する。一方、復調規則
を満たさない１６ビットデータであった場合、復調回路
８１は任意のバイトデータ（例えば“ＦＦ”）とし、エ
ラー検出信号を“１”（またはＨｉｇｈレベル）として
ＥＭＩＦ８４に出力する。復調回路８１の復調処理につ
いては、本発明に重要な部分であるため後で更に詳しく
する。

【００４３】なお、本実施例では復調回路８１は通常処
理モード、リトライモードにかかわらずエラー検出信号
を出力するが、マイコン７により指定されたモードをＥ
ＣＣシステムコントローラ８０経由で把握し、通常処理
モードの場合はエラー検出信号を出力しないとしてもよ
い。

【００４４】ＥＭＩＦ８４は、ＥＭＩＦレジスタＤＥＭ
Ｒの値をもとにＲＡＭ８５上の実アドレスを算出し、バ
イトデータをＲＡＭ８５に格納する。ＥＭＩＦ８４は通
常処理モードである場合、エラー検出信号の情報を無視
する。

【００４５】ＥＣＣブロック分のバイトデータがＲＡＭ
８５に格納された後、ＥＭＩＦ制御部８４はＤＥＭＲを
１つインクリメントした後、ＥＣＣブロック格納完了信
号をＥＣＣシステムコントローラ８０に出力する。

【００４６】ＥＣＣシステムコントローラ８０は、ＥＣ
Ｃブロック格納完了信号を受信後、ＥＣＣ回路８３にエ
ラー訂正開始信号を出力する。

【００４７】ＥＣＣ回路８３はエラー訂正開始信号を受
信後、ＥＭＩＦレジスタＥＣＣＲの値の示すＲＡＭ８５
上のＥＣＣブロックに対してエラー訂正をおこなう。こ
のとき、ＲＡＭ８５上のアクセスはＥＭＩＦ８４を通し
て行われ、ＥＭＩＦ８４はＥＣＣＲをもとにＲＡＭ８５
上の実アドレスを算出する。

【００４８】エラー訂正の結果、エラー訂正不能であっ
た場合、ＥＣＣ回路８３はエラー訂正不能をＥＣＣステ
ータスに明示する。

【００４９】ＥＣＣ回路８３はエラー訂正終了後、ＥＣ
Ｃステータスと誤り訂正完了信号をＥＣＣシステムコン
トローラ８０に出力する。

【００５０】ＥＣＣシステムコントローラ８０は、誤り
訂正完了信号を受信後、ＥＣＣステータスを参照し、エ
ラー訂正不能がない場合は、訂正正常割込みをマイコン
７に対し出力する。一方、エラー訂正不能がある場合
は、訂正不能割込みをマイコン７に対し出力する。

【００５１】マイコン７は訂正完了割り込みを受信した
場合、ＥＣＣＲを１つインクリメントする。一方、訂正
処理不能割込みの場合については以降のリトライの部分
で説明する。ＥＣＣシステムコントローラ８０は、マイ
コン７からの当該ＥＣＣブロックの出力要求を受信した
場合、ＥＭＩＦ８４にデータセクタ出力を要求する。

【００５２】ＥＭＩＦ８４はデータ出力要求を受信後、
ＥＭＩＦレジスタＯＵＴＲの示すセグメント番号のＥＣ
Ｃブロックから、所望のデータセクタをＲＡＭ８５より
抽出し、ＥＤＣ＆デスクランブル回路８８に出力する。

【００５３】ＥＤＣ＆デスクランブル回路８８は、デー
タセクタのデスクランブル処理とＥＤＣ検出処理を行
い、データセクタをホストインタフェース９に出力す
る。

【００５４】このとき、ＥＤＣによる誤り検出処理にて
誤りありと判定された場合、ＥＤＣエラー割込みをマイ
コン７に対し発生する。このときの処理についても、以
降のリトライ処理の部分で説明する。また、１６データ
セクタ分の出力が完了し、１６データセクタ全てがＥＤ
Ｃによる誤り検出処理にて誤りなしと判定された場合
は、ＥＣＣブロック出力完了信号をＥＣＣシステムコン
トローラ８０に対して出力する。

【００５５】ＥＣＣシステムコントローラ８０は、ＥＤ
Ｃ＆デスクランブル回路８８からのＥＣＣブロック出力
完了信号を受信後、マイコン７に対し、データ出力完了
割込みをかける。

【００５６】マイコン７は、データ出力完了割込みを受
信した後、ＥＭＩＦレジスタＯＵＴＲを１つインクリメ
ントする。ＥＤＣ＆デスクランブル回路８８から出力さ
れたデータセクタは、ホストインターフェース９を経由
しビデオデコーダ１０、オーディオデコーダ１１に出力
され、デコード処理の後、端子１２、１３から出力され
る。

【００５７】リトライ時、マイコン７はＥＣＣシステム
コントローラ８０からの訂正不能割込み受信した場合、
ＥＭＩＦレジスタＥＣＣＲの値を読み込み、ＥＭＩＦレ
ジスタを次のように再設定する。

【００５８】ＤＥＭＲ＝ＥＣＣＲＯＵＴＲ＝ＥＣＣＲ一方、ＥＤＣエラー割込みを受信した場合、マイコン７
は、ＥＭＩＦレジスタＯＵＴＲの値を読み込み、ＥＭＩ
Ｆレジスタを次のように再設定する。

【００５９】ＤＥＭＲ＝ＯＵＴＲＥＣＣＲ＝ＯＵＴＲ次に、ＥＭＩＦ８４に対しリトライモードであることを
指示する。さらに、ＤＥＭＲ（上記処理によりリトライ
対象のＲＡＭ８５上セグメント番号に設定されてい
る。）に明示されたＲＡＭ８５上セグメントにあるＥＣ
Ｃブロックを光ディスク１から再読み込みするよう、サ
ーボ回路６に指示する。サーボ回路６は、マイコン７か
らの再読み込み命令受信後、再びピックアップ２および
モータ５を制御し、光ディスク１から必要なＥＣＣブロ
ックを再び読み込む。

【００６０】このとき、ＥＭＩＦ８４は、復調回路８１
からのエラー検出信号を参照してＲＡＭ８５上のＥＣＣ
ブロックをバイトデータ単位で上書き更新する。

【００６１】１ＥＣＣブロック分のバイトデータが、Ｒ
ＡＭ８５上に格納完了した後、ＥＣＣシステムコントロ
ーラ８０は、ＥＣＣ回路８３にエラー訂正開始を指示す
るとともに、マイコン７にデータ格納完了割込みを出力
する。

【００６２】マイコン７は、データ格納完了割込み受信
後ＥＭＩＦ８４Ａを通常処理モードに切り替える。ま
た、この切り替えはマイコン７が逐一切り替えるのでは
なく、復調回路８１からのデータ転送が滞ることを防ぐ
ために、必要に応じてＥＣＣシステムコントローラ８０
が通常処理モードに切り替えるように、マイコン７は設
定することも可能である。

【００６３】なお、ＥＣＣブロックではなく、マイコン
７は更にセクタ単位（記録セクタ）単位での読み込み命
令を発行することも可能である。また、リトライ回数は
マイコン７で設定可能である。

【００６４】次に本発明において特に重要な部分である
復調回路８１とＥＭＩＦ８４について図２から図４を用
いて説明する。

【００６５】図２は復調回路８１とＥＭＩＦ８４の回路
構成を示す。特にＥＭＩＦ８４については内部構成を示
している。図においてＥＭＩＦ８４は、ＥＭＩＦ制御部
８４０１、復調インタフェース８４０２、ＲＡＭインタ
フェース８４０３、ＥＣＣインタフェース８４０４と制
御バス８４２１から構成される。

【００６６】ＥＭＩＦレジスタの値からＲＡＭ８５の実
アドレス変換処理については、ＥＭＩＦ８４内の各ブロ
ックがレジスタを参照し、演算する。ＤＥＭＲを用いた
実アドレス変換は復調インタフェース８４０２、ＥＣＣ
Ｒを用いた実アドレス変換はＥＣＣインタフェース８４
０４、ＯＵＴＲを用いた実アドレス変換はＲＡＭインタ
フェース８４０３が行う。

【００６７】ここで、まず図２において復調回路８１の
復調処理について図３を参照して説明する。図３は復調
回路８１が復調処理に使用する変換テーブルを示してい
る。変換テーブルは、復調メインテーブル２０１と復調
サブテーブル２０２で構成される。両復調テーブルには
２１６＝６５５３６通りの１６ビットパターンの内、Ｒ
ＬＬ（Run Length Limited：ビット値“１”と“１”の
間の“０”の数）が２以上１０以下である１６ビットパ
ターンで構成されている。このようなＲＬＬを満たす１
６ビットパターンは６５５３６通りのうち５６６通り存
在するが、復調テーブルではこの中から５４３通りの１
６ビットパターンを選択しバイトデータと組み合わせて
いる。ＲＬＬを満たさない１６ビットデータ（例えば
［００００００００００００００００］または［１１１
１００００１１１１００００］など）に対しては、復調
回路８１は任意のバイトデータ（例えば“ＦＦ”）を選
択する。このとき、変換不能であったことを復調回路８
１は把握する。

【００６８】また、復調メインテーブル２０１と復調サ
ブテーブル２０２には、１つの１６ビットパターンに対
し２つのバイトデータが存在する場合がある。例えば、
２０３と２０４は同じ１６ビットデータであるが、２０
３に対応するバイトデータは０７、２０４に対応するバ
イトデータは１０である。そこで、復調対象となる１６
ビットパターンと、次の１６ビットパターンについて以
下のビット演算を行うことでメイン・サブどちらのバイ
トデータを採用するか決定し、ＥＭＩＦ８４へ出力す
る。

【００６９】現在の１６ビットシンボルのビット番号を
ｂｉｔ＿ｐ［１５：０］、次の１６ビットシンボルのビ
ット番号をｂｉｔ＿ｎ［１５：０］とする。ビット演算
の演算結果をＳｅｌｅｃｔとすると、~はＮＯＴ演算、
＆はＡＮＤ演算、｜はＯＲ演算であ数式で表わせられ
る。

【００７０】復調回路はバイトデータ選択時に上記Ｓｅ
ｌｅｃｔ値にて選択したテーブルに変換不能情報が明示
されていた場合に、任意のバイトデータ（“ＦＦ”な
ど）とエラー検出信号を“１”として出力する。一方、
変換不能情報のないバイトデータを選択した場合はエラ
ー検出情報を“０”としてＥＭＩＦ８４内の復調インタ
フェース８４０２に出力する。

【００７１】復調インタフェース８４０２を図４に示
す。図４において、８４５１は制御用シーケンサ、８４
５２はアドレス生成部、８４５３はバイトデータとエラ
ー検出情報を格納するためのＦＩＦＯ、８４７１はアド
レスを生成するアドレスカウンタ、８４７２はダミーア
ドレス生成部分、８４７３はセレクタである。

【００７２】復調回路８１からのバイトデータとエラー
検出信号は、ＦＩＦＯ８４５３に格納される。ＦＩＦＯ
８４５３は、バイトデータを１６個と、各シンボルと同
期したエラー検出信号を格納できる。なおＦＩＦＯ８４
５３のサイズはこれに限らずともよい。

【００７３】次にシーケンサ８４５１の処理について、
通常処理の場合とリトライの場合の動作について説明す
る。シーケンサ８４５１による、ＦＩＦＯ８４５３から
のデータ出力制御方法は、８バイト連続で出力である。

【００７４】通常再生時、シーケンサ８４５１はアドレ
ス生成部８４５２に対し、通常再生モードであることを
指示する。このときアドレス生成部８４５２は、セレク
タの機能をオフにしアドレスカウンタ８４７１のみから
アドレスを出力するようにする。なお、通常再生モード
とリトライモードは、マイコン７により設定され、ＥＣ
Ｃシステムコントローラ８０、ＥＭＩＦ制御部８４０１
を経由してシーケンサ８４５１に指定される。

【００７５】よって、通常再生時ＥＭＩＦ８４はエラ
ー検出信号を受信するが、参照しての処理は行わないの
で、従来と同様に、図２のＲＡＭインタフェース８４０
３に対し、バイトデータとアドレスを出力することがで
きる。また、マイコン７は図４のシーケンサ８４５１に
対し、リトライモードを指定する。このとき、マイコン
７はダミーアドレス８４７２も設定する。ダミーアドレ
スは、ＲＡＭ８５上の空き領域アドレスを指定する。

【００７６】シーケンサ８４５１は、リトライモードで
あることを把握し、アドレス生成部８４５２Ａにセレク
タ８４７３をオンにするよう指示する。セレクタ８４７
３は、エラー検出信号が“０”のとき、アドレスカウン
タ８４７１により生成されたアドレスを選択し、図２の
ＲＡＭインタフェース８４０３に対し、バイトデータと
アドレスを出力する。一方、エラー検出信号“１”のデ
ータのとき、バイトデータと共にあらかじめ指定された
ダミーアドレス８４７２を選択し、図２のＲＡＭインタ
フェース８４０３に対し、バイトデータとアドレスを出
力する。なお、ダミーアドレス８４７２は、マイコン７
が設定しているが、これをあらかじめ所定のアドレスを
固定値として書き込んでおくとしてもよい。

【００７７】ＲＡＭインタフェース８４０３は、従来例
と同様に、ＥＣＣインタフェース８４０４およびＥＤＣ
＆デスクランブル回路８８からのＲＡＭアクセス要求の
優先度を調整しつつ、バイトデータをＲＡＭ８５へ書き
込む。

【００７８】ここで、上記のようなリトライ時の一連の
ＲＡＭ８５更新方法について、図５のタイミングチャー
トを参照して説明する。図５は復調前の１６ビットパタ
ーンを復調し、ＥＭＩＦ８４がＲＡＭ８５上アドレスと
バイトデータを出力するまでの各経路のタイミングチャ
ートを示している。

【００７９】図５において、経路８０８は復調回路８１
に入力される１６ビットデータの入力タイミング、経路
８０９と経路８１０は復調回路８１から出力されたバイ
トデータおよびエラー検出情報８１０の出力タイミン
グ、経路８１１および８１２は、夫々ＥＭＩＦ８４から
出力されたバイトデータとＲＡＭ８５上アドレスの出力
タイミングである。

【００８０】図５においてデータＤ０−Ｄ７は各経路間
で同一のデータを示しており、Ａ０−Ａ５はＲＡＭ８５
上のアドレス、Ａ＿Ｄｕｍはダミーアドレスを示してい
る。

【００８１】また、時刻Ｔ０からＴ２について、時刻Ｔ
０は復調回路８１にデータが入力開始される時刻、時刻
Ｔ１は経路８０９とエラー検出信号についての出力開始
時刻、また時刻Ｔ２は経路８１１と経路８１２の出力開
始時刻を示している。

【００８２】図５ではデータＤ２およびＤ４が復調不能
であったことを示している。復調回路８１はこれらのバ
イトデータに対し、エラー検出情報を"1"としてＥＭＩ
Ｆ８４に出力する。ＥＭＩＦ８４は、エラー検出情報が
“１”であるバイトデータに対しＲＡＭ８５上のダミー
アドレスを発行する。

【００８３】なお、本タイミングチャートでは、エラー
検出情報“1”の場合にダミーアドレスを発行するとし
ているが、図６のようにメモリに書き込む再にライトイ
ネーブル信号を発行し、この信号が“０”の場合は書き
込みを行わないとしてもよい。ライトイネーブル信号
は、図２中に図示されていない経路８１３（ＲＡＭイン
タフェース８４０３とＲＡＭ８５をつなぐ）により、Ｅ
ＭＩＦ８４内のＲＡＭインタフェース８４０３からＲＡ
Ｍ８５へ出力される。

【００８４】１ＥＣＣブロック分のバイトデータがＲＡ
Ｍ８５に格納された後、図２のＥＭＩＦ制御部８４０１
はＤＥＭＲを１つインクリメントした後、格納完了信号
をＥＣＣシステムコントローラ８０に出力され、ＥＣＣ
回路８３によるエラー訂正処理が開始される。

【００８５】以上のように、エラー検出されたデータに
対しては、ＲＡＭ８５上のダミー領域のアドレスが発行
されるため、ＥＣＣブロック内のデータに誤りが付加さ
れることを防ぐことができる。

【００８６】また、本実施例では、メモリに書き込むデ
ータ数は一定のまま、書き込みアドレスのみを変更する
ので、連続メモリアクセスの状態を維持しつつ、ＲＡＭ
８５上のデータに対して誤りを上書きしないよう制御が
可能となる。これは、Ｄ−ＲＡＭ（Dynamic RAM）のよ
うにＲｏｗ方向のアクセスのみ高速であるメモリに対す
るアドレス制御に好適である。この場合、各Ｒｏｗ単位
にダミー領域を指定すればよい。

【００８７】次に実施の形態１について、図７aと図７
ｂを参照して具体的に説明する。図７ａは、リトライ処
理時のＲＡＭ８５上データ更新直前を示している。ＲＡ
Ｍ８５上のデータ配置の一部（３００〜３０７）と、ダ
ミー領域（３０８）と、リトライ処理により改めて読み
出されたデータ（３１０〜３１７）を示しており、それ
ぞれデータ３００〜３０７にそれぞれ対応している。ま
た、＄で始まる数字はＲＡＭ８５上の実アドレスを１６
進数で示している。リトライ処理時に読み出されたデー
タのうち、データ３１０と３１２と３１５と３１６は正
しいデータ、データ３１３と３１７はエラー検出された
（エラー検出情報“１”である）データ、データ３１１
と３１４はエラーであるがエラー検出見逃し（エラー検
出情報“０”である）のデータを示している。

【００８８】データ３１０、３１２、３１５、３１６は
正しいデータであるので、これをそれぞれ対応したアド
レスに上書きする。この結果、データ３０２、３０４の
エラーは正しいデータに更新される。一方、３１３と３
１７はエラー検出されているので、これらに対しては、
ダミーアドレス＄Ａ１ＦＦが図２のアドレス生成部８４
５２から発行されるため、ダミー領域３０８に格納され
る。また、データ３１１と３１４はエラー検出されず見
逃されたデータであり、この場合はダミー領域３０８に
書き込まれずに、ＲＡＭ３０８上に書き込まれる。しか
し、復調回路８１が誤りを見逃す確率は理論的には０．
８％（＝５４３／６５５３６、５４３は復調に使用され
る１６ビットパターン数。）と非常に小さく、この場合
の新規エラー増加は非常に小さい。

【００８９】よって、本実施例のようにバイト単位での
データ更新により、エラーのデータに対し正しいデータ
が更新されるので、相対的に誤りの数が減少する。これ
により、最初は読み出し不能であったＥＣＣブロック
が、複数リトライにより誤りが除去されていった結果、
エラー訂正可能となれば、該ＥＣＣブロックはデータ再
生可能となる。

【００９０】なお、本実施例では、１バイト単位でのＲ
ＡＭアクセス例を示したが、これに限らず、図８のよう
に複数バイトを１単位としてＲＡＭにアクセスするとし
てもよい。図８では２バイトを１単位（１ワードと表記
する。）とした実施の形態を示している。

【００９１】図８は図４に対し、さらにＷｏｒｄ変換回
路８４５４を追加し、１ワードを構成する。また、書き
込みサイズの増加に伴い図４のＦＩＦＯ８４５３のサイ
ズも増加する。

【００９２】この場合、１度に書き込み可能なバイト数
が増加するのでメモリアクセス速度についてバイト単位
よりも有利である。また、このときのエラー検出情報
は、複数バイト分のエラー検出情報のＯＲをとるなどの
方法がある。また、本実施例ではダミー領域をＲＡＭ上
に設定したが、これに限らずレジスタをダミー領域とし
て用いるとしてもよい。

【００９３】次に、本発明の定量的効果について、ＥＣ
Ｃブロック内のエラー存在確率を用いて説明する。ＥＣ
Ｃブロック内のエラー存在確率を「シンボルエラーレー
ト」として定義する。

【００９４】シンボルエラーレートは、ランダムにエラ
ーが存在する場合のエラー存在確率である。実際のエラ
ーは、ランダムのみでなくメディア上の長い傷などによ
りバースト状にエラーが存在する場合もある。バースト
状のエラーについては、その発生確率を見積もることが
困難であるため、ここではランダムエラーのみの場合に
ついて考察する。

【００９５】シンボルエラーレートをＰＳＥＲ、エラー
検出率をＰＤＥＭとすると本発明を用いてＥＣＣブロッ
クを更新した場合、リトライ処理時の再読み込み後のシ
ンボルエラーレートＰＳＥＲ２は、「リトライ前エラー
かつリトライ処理の再読み込み時エラー」と「リトライ
前正しく、かつリトライ処理の再読み込み時エラー、か
つ復調回路のエラー検出見逃し」の場合である。

【００９６】ＤＶＤの規格によるシンボルエラーレート
ＰＳＥＲ＝０．００１の場合と、更に１桁エラー存在状
態の悪いＰＳＥＲ＝０．０１の場合について、エラー検
出率を理論値０．９９２とした場合のＰＳＥＲ２を以下
に示す。

【００９７】ＰＳＥＲ＝０．０１、ＰＤＥＭ＝０．９
９２のとき………ＰＳＥＲ２＝１．８×１０―４ＰＳＥＲ＝０．００１、ＰＤＥＭ＝０．９９２のとき…
……ＰＳＥＲ２＝１．０×１０―５従来では、リトライ時のデータ再読み込み後のシンボル
エラーレートは、ＥＣＣブロックのデータを全て更新す
るため、リトライ前のシンボルエラーレートと一致しＰ
ＳＥＲ２＝ＰＳＥＲであったが、本発明により、データ
再読み込み後のシンボルエラーレートを２桁以上低減す
ることができる。

【００９８】次に、ＰＩ誤り訂正後のデータ再生能確率
を求める。１ＰＩ行１８２バイト中に誤りがｘ個存在す
る確率Ｐ（ｘ）が求められる。ＰＩ誤り訂正では、５ヶ
所まで誤り訂正可能であることから、データ再生不能確
率ＰＰＩ＿ＵＣが求められる。

【００９９】次にリトライ処理時の誤り訂正を「ＰＩ誤
り訂正」→「ＰＯ誤り訂正」として行った場合の読み出
し不能率ＰＰＯ＿ＵＣを算出する。ＰＩ誤り訂正後のシ
ンボルエラーレートＰＰＩ＿ＳＥＲを求められる。

【０１００】ＰＯ誤り訂正は１ＰＯ列で８ヶ所の誤り訂
正可能であるから、ＰＯ誤り訂正不可能、すなわちＰＩ
→ＰＯ誤り訂正を行った後のデータ再生確率ＰＰＯ＿Ｕ
Ｃをの計算結果を図９に示す。図のＰＳＥＲ２、ＰＰＩ
＿ＵＣ、ＰＰＩ＿ＳＥＲ、ＰＰＯ＿ＵＣ欄の丸括弧（）
内は、従来例からの桁数の増減を示している。例えば、
図中（―１．７）は従来に比較し、１．７桁減少したこ
とを示している。図９より、リトライ処理にてＰＩ誤り
訂正のみ実行した場合、データ再生確率は約８桁程度低
減することができる。

【０１０１】また、リトライ処理時に「ＰＩ誤り訂正」
→「ＰＯ誤り訂正」を行った場合では更にデータ再生不
能率は減少する。以上、本発明の実施の形態１について
説明した。

【０１０２】本発明ではリトライのＥＣＣブロック更新
の際、エラー検出されたデータについては、これをダミ
ーのアドレス領域に書き込むよう、データ単位（実施例
ではバイト／ワード単位）でメモリアクセスをする。一
般に、このようなランダム性のあるメモリアクセスには
Ｓ（Static）−ＲＡＭの使用が有効であるが、Ｓ−ＲＡ
Ｍは高価である。

【０１０３】しかし、本発明の実施の形態１に説明した
ように、各Ｒｏｗにダミーアドレスを設定することで、
Ｄ−ＲＡＭのように安価であり、一方向（Ｒｏｗ方向）
のアクセスのみ高速であるメモリに対してもそのアクセ
スオーバヘッドのない制御が可能となる。このためコス
ト的に有利となる。

【０１０４】また、本発明では、リトライ前エラーであ
ったデータに対し、再読み出し後、正しくなったデータ
が上書きされるので、光ディスク上の長い傷により、何
度読み出してもエラーとなるデータ（エラーＡ）と、埃
などによりランダムに存在するエラーのデータ（エラー
Ｂ）が混在するＥＣＣブロックに対してのエラー訂正に
も有効である。

【０１０５】リトライ回数の増加とともにエラーＢが正
しいデータに上書きされるので、エラーＢが除去されて
いく結果、エラー訂正能力範囲内にエラーＡとエラーＢ
の総数が含まれた場合、このＥＣＣブロックはエラー訂
正可能となるので、従来よりも効率的にデータ再生を行
うことができる。

【０１０６】本発明の実施の形態２について図１０を参
照して説明する。実施の形態２では、ダミー領域を確保
しない場合について説明する。なお、図１０を含む装置
全体の動作説明は実施の形態１と同様であるため説明は
省略する。

【０１０７】図１０は復調インタフェース８４０２の内
部構成を示している。各符号について説明する。８４５
１Ａは復調インタフェース内部を制御するシーケンサ、
８４５２はアドレス生成部、８４５３ＡはＦＩＦＯメモ
リ、８４５５はデータセレクタ、８４６１は８バイト分
のエラー検出情報をシーケンサに伝達する経路、８４６
２はＦＩＦＯメモリ８４５３Ａとデータセレクタ８４５
５を制御する制御バスである。

【０１０８】実施の形態１（図４）と異なる部分は、デ
ータセレクタ８４５５により、バイトデータの出力数を
制御できること、シーケンサ８４５１Ａが、８バイト分
のエラー検出情報を参照し、ＦＩＦＯメモリ８４５３Ａ
とデータセレクタ８４５５を制御可能であることであ
る。

【０１０９】復調インタフェース８４０２は、復調回路
からのバイトデータとエラー検出信号を、ＦＩＦＯメモ
リ８４５３Ａに格納する。ＦＩＦＯメモリ８４５３Ａ
は、バイトデータを１６個と、各バイトデータと同期し
たエラー検出信号を格納できる。なお、ＦＩＦＯメモリ
８４５３Ａのサイズはこれに限らずともよい。

【０１１０】シーケンサ８４５１Ａの処理について、通
常処理の場合とリトライ処理の場合の動作について説明
する。シーケンサ８４５１ＡのＦＩＦＯメモリ８４５３
Ａからのデータ出力方法は、従来例と同じく８バイト連
続で出力であるとする。

【０１１１】通常処理時、マイコン７は通常処理モード
を設定する。このモード設定は、ＥＣＣシステムコント
ローラ８０、ＥＭＩＦ８４内の制御部８４０１を経由し
シーケンサ８４５１Ａに連絡される。シーケンサ８４５
１Ａは、通常モードであることを把握し、データセレク
タ８４５５の機能をオフに設定する。

【０１１２】以上により、実施の形態１と同様に通常再
生時の復調インタフェース８４０２Ａは、復調回路８１
からのエラー検出信号を受信するが、これを参照してバ
イトデータの出力制御を行わずに、ＲＡＭインタフェー
ス８４０３に対し、バイトデータとアドレスを出力す
る。リトライ時、マイコン７はリトライモードを設定す
る。このモード設定は、通常処理と同様にＥＣＣシステ
ムコントローラ８０、ＥＭＩＦ制御部８４０１を経由し
シーケンサ８４５１Ａに連絡される。シーケンサ８４５
１はリトライモードであることを把握した後、経路８４
６１からＦＩＦＯメモリ８４５３Ａ内のエラー検出信号
を読み出し、８バイト分のエラー検出情報を把握する。

【０１１３】次に、シーケンサ８４５１Ａは、ＦＩＦＯ
メモリ８４５３Ａからデータセレクタ８４５５に出力さ
れる８バイトに対し、該８バイトに同期したエラー検出
情報を参照し、エラー検出情報“０”の場合、この１バ
イトデータとアドレスを図２のＲＡＭインタフェース８
４０３に出力する。

【０１１４】一方、エラー検出情報“１”の場合は、同
期した１バイトとこれに対応したアドレスを出力しない
よう、アドレス生成部８４５２とデータセレクタ８４５
５を制御する。

【０１１５】ＲＡＭインタフェース８４０３は、ＥＣＣ
インタフェース８４０４およびＥＤＣ＆デスクランブル
回路８８からのＲＡＭアクセス要求の優先度を調整しつ
つ、バイトデータをＲＡＭ８５へ書き込む。

【０１１６】以上により、シーケンサ８４５１Ａがエラ
ー検出情報を８バイト分あらかじめ把握し、データ出力
の際に、シーケンサ８４５１Ａが１バイト単位でデータ
出力行うよう制御する構成としたので、メモリマップ上
にダミー領域を確保することなく、メモリ上データをバ
イト単位で更新できる。

【０１１７】また、シーケンサはバイト単位でデータ出
力を逐次制御することに限定することはなく、８バイト
分のエラー検出情報のうち、初めて“１”が検出された
バイトデータ以降のバイトデータを出力しないよう、制
御するとしてもよい。

【０１１８】なお、本実施例では、１バイト単位でのＲ
ＡＭアクセス例を示したが、これに限らず、第１の実施
の形態同様、図１１のように複数バイトを１単位として
ＲＡＭにアクセスするとしてもよい。図１１では１ワー
ドでＲＡＭアクセスする場合の回路図を示す。

【０１１９】図１１は図１０に対し、さらにＷｏｒｄ変
換回路８４５４を追加し、１ワードを構成する。また、
書き込みサイズの増加に伴い図１０のＦＩＦＯメモリ
（８４５３Ａ）のサイズも増加する。この場合、１度に
書き込み可能なバイト数が増加するのでメモリアクセス
速度についてバイト単位よりも有利である。また、この
ときのエラー検出情報についても、実施の形態１と同様
に複数バイト分のエラー検出情報のＯＲをとるなどの方
法がある。

【０１２０】以上、発明の実施の形態２について説明し
た。

【０１２１】本発明により、メモリへの連続データ出力
数を可変とすることで、バースト転送を維持しつつ、メ
モリをデータ単位で更新することができるため、実施の
形態１と同様にＤ−ＲＡＭの場合にもアクセスオーバヘ
ッドのない制御が可能である。また、実施の形態２に説
明した制御法では、ダミーアドレスを必要としないた
め、メモリ容量は従来のまま変えることなく、データ単
位でのＥＣＣブロックの更新が可能である。

【０１２２】以上が本発明の実施の形態について説明で
ある。最後に本発明のように、リトライ時にＥＣＣブロ
ックよりも小さなデータ単位で更新することによる、相
対的なシンボルエラーレート低減により、リトライ時の
エラー訂正処理時間を低減することも可能である。例え
ば、光ディスクに記録されたＥＣＣブロック数は４．３
ＧＢ÷（２０８×１８２）＝１．１×１０５ブロックで
ある。ただし、同期信号など、ＥＣＣブロック以外の記
録データについては含めていない。従来の場合、リトラ
イ時のＰＩ誤り訂正後のデータ再生不能率は、ＰＳＥＲ
＝０．０１の場合、ＰＰＩ＿ＵＣ＝１．０×１０−２で
ある。

【０１２３】これは１．０×１０２ブロックに１回デ
ータ再生不能となる確率である。

【０１２４】一方、本発明の場合リトライ時のＰＩ誤り
訂正後のデータ再生不能率は、ＰＳＥＲ＝０．０１の場
合、ＰＰＩ＿ＵＣ＝１．５×１０−１２である。これは
６．７×１０１１ブロックに１回データ再生不能となる
確率である。

【０１２５】よって、本発明ではランダムエラーのみを
考慮した場合、データ再生不能となるブロック数が光デ
ィスクに記録されたＥＣＣブロック数よりも十分大きい
ので、リトライ時にはＰＩ訂正のみとした場合でも、デ
ータ再生不能率に十分な効果が得られるので、リトライ
時のエラー訂正処理時間を短縮することもできる。

【０１２６】なお、本発明の実施例としてＤＶＤ装置を
用いて説明したが、適用の範囲はこれに限らず光ディス
クであるＭＯやＣＤ−ＲＯＭ、磁気記録媒体であるハー
ドディスク、さらにモデムなどの通信分野にも適用する
ことも可能である。また、上記の各実施例では、読み出
しエラー検出手段として、復調回路を使用しているが、
ディジタルデータを一度異なるビット長のディジタルデ
ータに変換する手段であれば、これに限らずともよい。

【０１２７】

【発明の効果】本発明のデータ再生装置によれば、リト
ライ時のデータ読み出しの際に復調回路がディジタルデ
ータを復調し、復調にはありえないディジタル値の列を
受信した場合、エラー検出信号をデータ制御手段に出力
する。

【０１２８】データ制御手段は、エラー検出されたバイ
トデータに対して、ダミーアドレス生成手段により生成
された記憶領域上のダミーアドレスに格納するとし、記
憶手段に格納済みのデータ系列またはデータブロック
を、データ系列またはデータブロックよりも小さな単位
で更新を行うよう制御するので、連続メモリアクセス数
固定のまま、前記データブロックを１または複数バイト
データ単位で更新することができる。

【０１２９】また、本発明のデータ再生装置によれば、
リトライ時のデータ読み出しの際に復調回路からのエラ
ー検出信号をデータ制御手段に出力し、データ制御手段
は、エラー検出されたバイトデータまたは複数個のバイ
トデータを出力しないとし連続メモリアクセス数可変と
して、記憶手段に格納済みのデータ系列またはデータブ
ロックを、データ系列またはデータブロックよりも小さ
な単位で更新を行うよう制御するので、記憶手段にダミ
ー領域を確保不可能な場合においても１または複数バイ
トデータ単位で更新することができる。

【０１３０】以上のように本発明によれば、リトライ時
において復調時のエラー検出された復調後ディジタルデ
ータを第１の記憶手段に格納されたデータ系列またはデ
ータブロックに上書きしないため、データ系列またはデ
ータブロック内のエラーを除去することができ、データ
再生不能率を低減することができる。

【図面の簡単な説明】

【図１】実施の形態１の装置全体図。

【図２】実施の形態１の復調回路とＥＭＩＦの構成図。

【図３】復調処理に使用する復調テーブル。

【図４】実施の形態１の復調インタフェース構成図。

【図５】実施の形態１の復調からメモリ格納までを示す
タイミングチャート図。

【図６】実施の形態１の別方法を示すタイミングチャー
ト図。

【図７】実施の形態１の具体例を示す図。

【図８】実施の形態１の復調インタフェースの別構成を
示す図。

【図９】本発明の効果を示す図。

【図１０】実施の形態２の復調インタフェースの構成
図。

【図１１】実施の形態２の復調インタフェースの別構成
を示す図。

【図１２】ＤＶＤの１ＥＣＣブロック構成図。

【図１３】ＤＶＤの１データセクタフォーマットを示す
図。

【図１４】ＤＶＤの１記録セクタ構成を示す図。

【図１５】ＤＶＤの１記録セクタをディスクへの記録過
程を示す図。

【図１６】従来データ再生系の１ＥＣＣブロック再生処
理を示すフローチャート図。

【符号の説明】

７…信号処理装置およびＥＣＣシステムコントローラ制
御用マイコン、８…信号処理装置、８１…復調回路、８３…ＥＣＣ回路、８４…ＥＭＩＦ（ECC Memory InterFace）、１０５…ＥＤＣ（Error Detection Code）、８１０…エラー検出信号、８４０２…復調インタフェース、８４０３…ＲＡＭインタフェース、８４５１，８４５１Ａ…シーケンサ、８４５３，８４５３Ａ…ＦＩＦＯ（First-In, First-Ou
t）８４５５…データセレクタ、８４７１…ダミーアドレス設定器、８４７３…セレクタ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ１１Ｂ 20/10 ３２１Ｇ１１Ｂ 20/10 ３２１ＺＨ０４Ｎ 5/92 Ｈ０４Ｎ 5/92 Ｈ (72)発明者磯野聡一神奈川県川崎市麻生区王禅寺1099番地株式会社日立製作所システム開発研究所内 (72)発明者中井康介神奈川県川崎市麻生区王禅寺1099番地株式会社日立製作所システム開発研究所内 (72)発明者笹野隆昭東京都小平市上水本町５丁目22番１号株式会社日立超エル・エス・アイ・システムズ内 (72)発明者河合和彦東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内Ｆターム(参考） 5B001 AA03 AB02 AC05 AD04 AE02 5C053 FA24 GB07 GB11 GB15 GB40 HA33 JA24 KA01 KA05 KA19 KA24 5D044 BC06 CC04 DE03 DE38 DE68 FG10 GL02

Claims

【特許請求の範囲】

【請求項１】記録媒体に記録されたデータを読み出し電
気信号に変換する手段と、前記電気信号を０と１のディ
ジタル値に変換するディジタル化手段と、前記ディジタ
ル値の列を所定の復調規則でバイトデータに復調する復
調手段を備えたデータ再生装置において、復調規則を満たさないディジタル値の列が入力された場
合にこれをエラー検出情報として出力するエラー検出手
段と、前記復調手段により復調されたバイトデータをデ
ータ系列またはデータブロック単位で格納する記憶手段
とを備え、データ再読み込みの際に前記エラー検出情報を用いて前
記記憶手段に格納された前記データ系列またはデータブ
ロックを、前記データ系列またはデータブロックよりも
更に小さなデータ単位で上書き更新するデータ制御手段
を備えたことを特徴とするデータ再生装置。
【請求項２】請求項１記載のデータ制御装置は、通常の
データ読み込みの場合はバイトデータと通常アドレスを
発行し、再データ読み込みの場合は前記エラー検出情報を参照
し、エラーありと判定されたバイトデータに対し、前記
記憶手段内に予め規定したダミーアドレスを発行し、一
方エラーなしと判定されたバイトデータに対しては通常
アドレスを発行するよう制御することを特徴とする、請
求項１記載のデータ再生装置。
【請求項３】前記データ制御手段は、前記バイトデータとバイトデータに同期した前記エラー
検出情報を複数個格納する第２の格納手段を備え、前記エラー検出信号により、エラー検出されたバイトデ
ータに対しては前記ダミーアドレスを発行し、一方、エ
ラーなしと判定されたバイトデータに対しては通常アド
レスを発行する、アドレス生成手段と備えたことを特徴
とする請求項２記載のデータ再生装置。
【請求項４】前記アドレス生成手段は、前記ダミーアド
レスを設定するダミーアドレス生成手段と、前記通常ア
ドレスを生成する通常アドレス生成手段とを備え、更にダミーアドレス生成手段と通常アドレス生成手段に
より生成されたアドレスを、前記エラー検出情報を参照
して選択するアドレス選択手段を備えたことを特徴とす
る請求項３記載のデータ再生装置。
【請求項５】前記ダミーアドレス生成手段の設定値は、
マイコンなどの上位の制御装置により設定することが可
能であることを特徴とする、請求項４記載のデータ再生
装置。