JPS6225305B2 - - Google Patents
Info
- Publication number
- JPS6225305B2 JPS6225305B2 JP56053310A JP5331081A JPS6225305B2 JP S6225305 B2 JPS6225305 B2 JP S6225305B2 JP 56053310 A JP56053310 A JP 56053310A JP 5331081 A JP5331081 A JP 5331081A JP S6225305 B2 JPS6225305 B2 JP S6225305B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- phase control
- transmission
- synchronization
- control information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0647—Synchronisation among TDM nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0691—Synchronisation in a TDM node
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明はフレーム転送位相制御方式に係り、伝
送路で結ばれた主局と従局との間の絶対時刻同期
制御において最終フレームを可変長フレームとし
たマルチフレームによりフレーム転送の位相制御
をするようにし、又従局は主局より送信されたフ
レームのうち主局データを分離し制御情報と共に
従局データを合成して送信フレームにして転送す
るようにしたフレーム転送位相制御方式に関す
る。
送路で結ばれた主局と従局との間の絶対時刻同期
制御において最終フレームを可変長フレームとし
たマルチフレームによりフレーム転送の位相制御
をするようにし、又従局は主局より送信されたフ
レームのうち主局データを分離し制御情報と共に
従局データを合成して送信フレームにして転送す
るようにしたフレーム転送位相制御方式に関す
る。
一般に第１図Ａに示される如く、伝送路で結ば
れた主局と従局との間で実施される時刻同期
制御の基本的考え方は次のようである。主局に
おける基準時刻を、主局側でのフレーム送信
時刻を基準時刻に対し−Ｔsとし、従局側で
のこのフレームの着信時刻をO′とし、従局よ
り主局へのフレームの転送時間をＴRとし、主
局、従局間の伝送遅延時間は双方向ともにＴ
Lとする。時刻同期制御はこの基準時刻と、従
局側でのフレームの着信時刻O′との時刻誤差
ＴEを零とすることにある。即ち、この誤差ＴE
は、 ＴE＝−ＴS＋ＴL ……(1) ＴE＝ＴR−ＴL ……(2) より ＴE＝（ＴR−ＴL）／２ ……(3) で与えられ、主局にて、時刻ＴR，ＴSを観測する
ことにより主局と従局の時刻誤差Ｔが求ま
る。よつて、時刻ＴS＝ＴRになる様時刻ＴSを制
御することにより時刻同期が確立する。このため
に、第１図Ｂに示される如く主局からのフレー
ム送出時刻を−Ｔs1からＴs2になるよう時刻誤差
ＴEだけ送出位相を進めることにより従局の時
刻O′は主局の基準時刻Ｏに一致する。
れた主局と従局との間で実施される時刻同期
制御の基本的考え方は次のようである。主局に
おける基準時刻を、主局側でのフレーム送信
時刻を基準時刻に対し−Ｔsとし、従局側で
のこのフレームの着信時刻をO′とし、従局よ
り主局へのフレームの転送時間をＴRとし、主
局、従局間の伝送遅延時間は双方向ともにＴ
Lとする。時刻同期制御はこの基準時刻と、従
局側でのフレームの着信時刻O′との時刻誤差
ＴEを零とすることにある。即ち、この誤差ＴE
は、 ＴE＝−ＴS＋ＴL ……(1) ＴE＝ＴR−ＴL ……(2) より ＴE＝（ＴR−ＴL）／２ ……(3) で与えられ、主局にて、時刻ＴR，ＴSを観測する
ことにより主局と従局の時刻誤差Ｔが求ま
る。よつて、時刻ＴS＝ＴRになる様時刻ＴSを制
御することにより時刻同期が確立する。このため
に、第１図Ｂに示される如く主局からのフレー
ム送出時刻を−Ｔs1からＴs2になるよう時刻誤差
ＴEだけ送出位相を進めることにより従局の時
刻O′は主局の基準時刻Ｏに一致する。
この様に時刻同期制御の過程で送信フレームの
位相制御が必要となる。従来、このように送信フ
レームの位相を変える場合、例えばPCM２４方
式の如く１フレームを193ビツトの固定フレーム
長とすれば、送信フレームの位相制御は伝送速度
を可変としなければならず、伝送品質、同期多重
化等の点からこの速度可変は困難であるという欠
点があつた。さらに、従局では受信フレームと同
一タイミングでフレームを送信しなくてはならな
いが、従来は受信フレームの同期／分解手段と送
信フレームの組立て手段とを独立に持ち、受信フ
レーム位相が送信フレーム位相と一致すべく相互
を制御する手段により主局従局間時刻同期制御が
なされた。このような従来方式では主局側から従
局側方向の伝送路障害（以下下り回線障害と呼
ぶ）が発生しても、従局にてフレーム組立て機能
を独立に持つということで、少くとも従局から主
局へのデータ転送は確保できる構成になつてい
た。しかしながらこのような下り回線障害におい
ては、従局側から主局側へのデータの送信は行い
得たとしても、そのデータの発生時刻の精度を主
局側は認識することができず、このような正確な
同期制御が確保されていないデータを送信するこ
とで主局側は時刻同期に関して誤つた判断をする
可能性があるという欠点があつた。
位相制御が必要となる。従来、このように送信フ
レームの位相を変える場合、例えばPCM２４方
式の如く１フレームを193ビツトの固定フレーム
長とすれば、送信フレームの位相制御は伝送速度
を可変としなければならず、伝送品質、同期多重
化等の点からこの速度可変は困難であるという欠
点があつた。さらに、従局では受信フレームと同
一タイミングでフレームを送信しなくてはならな
いが、従来は受信フレームの同期／分解手段と送
信フレームの組立て手段とを独立に持ち、受信フ
レーム位相が送信フレーム位相と一致すべく相互
を制御する手段により主局従局間時刻同期制御が
なされた。このような従来方式では主局側から従
局側方向の伝送路障害（以下下り回線障害と呼
ぶ）が発生しても、従局にてフレーム組立て機能
を独立に持つということで、少くとも従局から主
局へのデータ転送は確保できる構成になつてい
た。しかしながらこのような下り回線障害におい
ては、従局側から主局側へのデータの送信は行い
得たとしても、そのデータの発生時刻の精度を主
局側は認識することができず、このような正確な
同期制御が確保されていないデータを送信するこ
とで主局側は時刻同期に関して誤つた判断をする
可能性があるという欠点があつた。
本発明の目的は、従局と主局との側の絶対時刻
同期制御において、最終フレームを可変長フレー
ムとしたマルチフレームを用いて位相制御を行う
ことにより送信フレームの伝送速度を可変にする
必要がなく、又、従局側では、主局より送信され
たフレームのうちデータ情報を分離して主局から
の制御情報と共に従局のデータ情報とを合成して
送信フレームにして転送することにより主局従局
の間で常に正確な絶対時刻同期制御が行なわれる
フレーム転送位相制御方式を提供するにある。
同期制御において、最終フレームを可変長フレー
ムとしたマルチフレームを用いて位相制御を行う
ことにより送信フレームの伝送速度を可変にする
必要がなく、又、従局側では、主局より送信され
たフレームのうちデータ情報を分離して主局から
の制御情報と共に従局のデータ情報とを合成して
送信フレームにして転送することにより主局従局
の間で常に正確な絶対時刻同期制御が行なわれる
フレーム転送位相制御方式を提供するにある。
上記目的を達成するために本発明は、フレーム
伝送にて主局従局間で相互に情報伝送を行い、相
互でフレームの位相を制御して相互の時刻同期を
行うフレーム位相制御方式において、送信フレー
ムはフレーム同期制御情報、フレーム転送位相制
御情報およびデータから成り、送信側は、前記フ
レーム同期制御情報の発生送出手段と、外部から
の位相制御指令を冗長符号化して前記フレーム転
送位相制御情報として送出し、同時に該位相制御
指令に基き前記送信フレーム長を可変にする手段
と、データ送出手段とからなり、受信側は前記フ
レーム同期制御情報により送受間のフレーム同期
を確立する手段と、前記フレーム転送位相制御情
報を復号して前記位相制御指令を得、該位相制御
指令に基き着信フレーム長を可変にして送受間の
フレーム位相同期を行なう手段と、データ受信手
段とから構成されたものである。
伝送にて主局従局間で相互に情報伝送を行い、相
互でフレームの位相を制御して相互の時刻同期を
行うフレーム位相制御方式において、送信フレー
ムはフレーム同期制御情報、フレーム転送位相制
御情報およびデータから成り、送信側は、前記フ
レーム同期制御情報の発生送出手段と、外部から
の位相制御指令を冗長符号化して前記フレーム転
送位相制御情報として送出し、同時に該位相制御
指令に基き前記送信フレーム長を可変にする手段
と、データ送出手段とからなり、受信側は前記フ
レーム同期制御情報により送受間のフレーム同期
を確立する手段と、前記フレーム転送位相制御情
報を復号して前記位相制御指令を得、該位相制御
指令に基き着信フレーム長を可変にして送受間の
フレーム位相同期を行なう手段と、データ受信手
段とから構成されたものである。
さらに、本発明は従局側にて前記手段に加え
て、着信フレームのうち主局側転送データのみを
取り出す手段と、該着信フレームのうち前記フレ
ーム同期制御情報及び前記フレーム転送位相制御
情報と共に着信フレームと同一のタイミングで従
局側転送データを主局側へ転送する手段とから成
るようにしたものである。
て、着信フレームのうち主局側転送データのみを
取り出す手段と、該着信フレームのうち前記フレ
ーム同期制御情報及び前記フレーム転送位相制御
情報と共に着信フレームと同一のタイミングで従
局側転送データを主局側へ転送する手段とから成
るようにしたものである。
本発明の具体的実施例のうち、まず第１実施例
について第２図〜第７図と共に説明する。本発明
で使われるデータ転送のマルチフレーム構成を第
２図に示す。各フレームイはフレーム及びマルチ
フレーム同期制御情報を伝送するためのフレーム
ビツトＦ、フレーム転送位相制御情報を伝送する
ためのコントロールビツトＣおよびデータ等各種
情報を伝送するためのデータビツトＤの計Ｍビツ
トで構成されている。ただし、最終フレームのＮ
は位相制御を行う目的で、Ｍ±１ビツトとなるこ
とがある。このようにしてＮフレームによつて１
マルチフレームロが形成される。送受間のフレー
ム及びマルチフレーム同期はフレームビツトＦに
より確立する。この同期方法は従来方式、例えば
PCM―24B方式の如く12フレームにて１マルチフ
レームを構成するフオーマツトにおけるフレーム
及びマルチフレーム同期と何ら変るところはな
い。即ち、第３図に示す如くＮフレームで１マル
チフレームが構成される場合、奇数フレームに
“10”の繰り返しパターンによりフレーム同期が
とられ偶数フレームにマルチフレーム周期の固定
パターン（例えば最終フレームのフレームビツト
Ｆのみを０とする）によつてマルチフレーム同期
がとられる。
について第２図〜第７図と共に説明する。本発明
で使われるデータ転送のマルチフレーム構成を第
２図に示す。各フレームイはフレーム及びマルチ
フレーム同期制御情報を伝送するためのフレーム
ビツトＦ、フレーム転送位相制御情報を伝送する
ためのコントロールビツトＣおよびデータ等各種
情報を伝送するためのデータビツトＤの計Ｍビツ
トで構成されている。ただし、最終フレームのＮ
は位相制御を行う目的で、Ｍ±１ビツトとなるこ
とがある。このようにしてＮフレームによつて１
マルチフレームロが形成される。送受間のフレー
ム及びマルチフレーム同期はフレームビツトＦに
より確立する。この同期方法は従来方式、例えば
PCM―24B方式の如く12フレームにて１マルチフ
レームを構成するフオーマツトにおけるフレーム
及びマルチフレーム同期と何ら変るところはな
い。即ち、第３図に示す如くＮフレームで１マル
チフレームが構成される場合、奇数フレームに
“10”の繰り返しパターンによりフレーム同期が
とられ偶数フレームにマルチフレーム周期の固定
パターン（例えば最終フレームのフレームビツト
Ｆのみを０とする）によつてマルチフレーム同期
がとられる。
次にフレーム送信の位相制御方法について以下
に説明する。まず、１マルチフレーム中の最終フ
レームのフレーム長を第４図の如く制御する。即
ち、位相を進ませる場合は、ａのごとくＭ−１ビ
ツトにするようコントロールビツトは省略する。
一方位相を遅らせたい場合は、ｂのごとく前記フ
レーム長がＭ＋１ビツトになるようコントロール
ビツトを２ビツト設ける。さらに位相制御を行な
わない場合は、ｂのごとくフレーム長がＭビツト
になるようコントロールビツトを１ビツト設け
る。このようにマルチフレームの最終フレームの
コントロールビツトを０，１，２ビツトまで可変
にすることによりフレーム長を可変にするのであ
る。
に説明する。まず、１マルチフレーム中の最終フ
レームのフレーム長を第４図の如く制御する。即
ち、位相を進ませる場合は、ａのごとくＭ−１ビ
ツトにするようコントロールビツトは省略する。
一方位相を遅らせたい場合は、ｂのごとく前記フ
レーム長がＭ＋１ビツトになるようコントロール
ビツトを２ビツト設ける。さらに位相制御を行な
わない場合は、ｂのごとくフレーム長がＭビツト
になるようコントロールビツトを１ビツト設け
る。このようにマルチフレームの最終フレームの
コントロールビツトを０，１，２ビツトまで可変
にすることによりフレーム長を可変にするのであ
る。
又、上記のフレーム長を可変にしたことによる
位相制御情報は、以下に述べる方法で各フレーム
にあるコントロールビツトC1〜ＣN-1によつて符
号化されて伝送される。ただし最終フレームのコ
ントロールビツトＣNは情報の意味を持たない。
このようにフレームの位相進み及び遅れ情報はコ
ントロールビツトにて符号化されるのであるが、
伝送誤りにより受信側で誤符号化された場合、受
信側にとつては同期障害となる。従つてこのコン
トロールビツトは冗長符号化され、受信側にて誤
り訂正可能な方式とする。その１例を第５図第６
図に示す。この例においては16フレームにより１
マルチフレームが構成されている。第５図ではフ
レーム長Ｍ＋１、Ｍ，Ｍ−１の変化に対応した情
報をC1〜C15までのコントロールビツトにより符
号化してある。各符号間距離は８ビツトである。
すなわち15ビツト符号中３ビツト以下の伝送誤り
に対して受信側はこれを訂正することができる。
例えばフレーム長Ｍビツトに対応するコントロー
ルビツト符号に、第６図で示す伝送ビツト誤りが
発生したとする。第６図で、＊印がビツト誤り発
生個所である。この場合、フレーム長Ｍビツトに
相当するコントロールビツト符号との符号間距離
は３ビツト、フレーム長Ｍ＋１ビツトに相当する
コントロールビツト符号との符号間距離は５ビツ
ト、フレーム長Ｍ−１ビツトに相当するコントロ
ールビツト符号との符号間距離は11ビツトであ
る。よつて最短距離のコントロールビツト符号は
３ビツトであるので、受信側はフレーム長はＭビ
ツトであるという判断が可能になる。
位相制御情報は、以下に述べる方法で各フレーム
にあるコントロールビツトC1〜ＣN-1によつて符
号化されて伝送される。ただし最終フレームのコ
ントロールビツトＣNは情報の意味を持たない。
このようにフレームの位相進み及び遅れ情報はコ
ントロールビツトにて符号化されるのであるが、
伝送誤りにより受信側で誤符号化された場合、受
信側にとつては同期障害となる。従つてこのコン
トロールビツトは冗長符号化され、受信側にて誤
り訂正可能な方式とする。その１例を第５図第６
図に示す。この例においては16フレームにより１
マルチフレームが構成されている。第５図ではフ
レーム長Ｍ＋１、Ｍ，Ｍ−１の変化に対応した情
報をC1〜C15までのコントロールビツトにより符
号化してある。各符号間距離は８ビツトである。
すなわち15ビツト符号中３ビツト以下の伝送誤り
に対して受信側はこれを訂正することができる。
例えばフレーム長Ｍビツトに対応するコントロー
ルビツト符号に、第６図で示す伝送ビツト誤りが
発生したとする。第６図で、＊印がビツト誤り発
生個所である。この場合、フレーム長Ｍビツトに
相当するコントロールビツト符号との符号間距離
は３ビツト、フレーム長Ｍ＋１ビツトに相当する
コントロールビツト符号との符号間距離は５ビツ
ト、フレーム長Ｍ−１ビツトに相当するコントロ
ールビツト符号との符号間距離は11ビツトであ
る。よつて最短距離のコントロールビツト符号は
３ビツトであるので、受信側はフレーム長はＭビ
ツトであるという判断が可能になる。
以上のようにして送信側はマルチフレームを受
信側に送ると、受信側ではまずフレームビツトＦ
を探査し検定してフレーム及びマルチフレーム同
期を確立する。次に、コントロールビツトC1〜
ＣN-1を復号し、マルチフレームの最終フレーム
がＭビツトかＭ＋１ビツトかＭ−１ビツトかの移
送指令を解読して、この指令に従つてマルチフレ
ーム受信を行なう。
信側に送ると、受信側ではまずフレームビツトＦ
を探査し検定してフレーム及びマルチフレーム同
期を確立する。次に、コントロールビツトC1〜
ＣN-1を復号し、マルチフレームの最終フレーム
がＭビツトかＭ＋１ビツトかＭ−１ビツトかの移
送指令を解読して、この指令に従つてマルチフレ
ーム受信を行なう。
このような送受信方法を実施する具体的回路例
を第７図に示す。まず送信側について説明する。
タイミング信号が入力端子１へ入来する。この信
号はＭ−２進カウンタ２によりＭ−２ビツトをカ
ウントし３ビツトシフトレジスタ３へこのカウン
ト数が入力される。３ビツトシフトレジスタ３か
らはフレームビツト数Ｍ−１ビツトのフレームタ
イミングFT、フレームビツト数Ｍビツトのコン
トロールタイミングCT、フレームビツト数Ｍ＋
１ビツトのコントロールタイミングC′Tが出力さ
れる。このタイミング信号のうち、フレームタイ
ミングFTはAND回路４へ入力される。又、AND
回路４はこのフレームタイミングFTとともに、
外部からの位相進み指令SP及び後に述べるＮ進
カウンタ復号回路１０からの最終フレーム信号Ｎ
が入力されることによつて次段のOR回路７へ信
号を出力する。
を第７図に示す。まず送信側について説明する。
タイミング信号が入力端子１へ入来する。この信
号はＭ−２進カウンタ２によりＭ−２ビツトをカ
ウントし３ビツトシフトレジスタ３へこのカウン
ト数が入力される。３ビツトシフトレジスタ３か
らはフレームビツト数Ｍ−１ビツトのフレームタ
イミングFT、フレームビツト数Ｍビツトのコン
トロールタイミングCT、フレームビツト数Ｍ＋
１ビツトのコントロールタイミングC′Tが出力さ
れる。このタイミング信号のうち、フレームタイ
ミングFTはAND回路４へ入力される。又、AND
回路４はこのフレームタイミングFTとともに、
外部からの位相進み指令SP及び後に述べるＮ進
カウンタ復号回路１０からの最終フレーム信号Ｎ
が入力されることによつて次段のOR回路７へ信
号を出力する。
次にコントロールタイミングCTの信号がAND
回路５へ入力される。AND回路５は、コントロ
ールタイミングCTの信号が入力されかつ、AND
回路６からの入力信号が入力されない限りは、
OR回路７へ信号を出力する。AND回路６は外部
からの位相遅れ指令LP及び前記最終フレーム信
号Ｎが入力されることによつて次段のAND回路
５へ信号を出力する。AND回路５は、AND回路
６からの信号が入力されるとOR回路７への出力
を禁止する。一方、コントロールタイミングC′T
はＭ＋１ビツトのカウント数を外部からの位相遅
れ指令LPがAND回路６へ入力された時にOR回路
７へ出力する。
回路５へ入力される。AND回路５は、コントロ
ールタイミングCTの信号が入力されかつ、AND
回路６からの入力信号が入力されない限りは、
OR回路７へ信号を出力する。AND回路６は外部
からの位相遅れ指令LP及び前記最終フレーム信
号Ｎが入力されることによつて次段のAND回路
５へ信号を出力する。AND回路５は、AND回路
６からの信号が入力されるとOR回路７への出力
を禁止する。一方、コントロールタイミングC′T
はＭ＋１ビツトのカウント数を外部からの位相遅
れ指令LPがAND回路６へ入力された時にOR回路
７へ出力する。
次にOR回路７は、これら位相進み指令時にお
けるカウント数Ｍ−１ビツト、位相遅れ指令時に
おけるカウント数Ｍ＋１ビツト、通常のフレーム
カウント数ＭビツトをＮ進カウンタ９へ出力す
る。又、１ビツトシフトレジスタ８は、OR回路
７からの信号のうち１ビツトだけを遅延させて、
Ｍ−２進カウンタ２及び３ビツトシフトレジスタ
３をクリヤする。Ｎ進カウンタ９は上記Ｍ±１ビ
ツトからなるフレームをカウントする。最終フレ
ームＮコをカウントすると、Ｎ進カウンタ復号器
１０、フレーム発生器１１、コントロールビツト
符号器１２へ信号を出力する。Ｎ進カウンタ復号
器１０は最終フレームＮであるという情報を
AND回路４，６へ出力する。フレーム発生器１
１の出力はAND回路１３へ出力される。AND回
路１３はこのフレーム発生器１１からの信号と、
フレームタイミングFTの信号を受けてOR回路１
５へフレームを構成して出力する。AND回路１
４は、上記コントロールビツト符号器１２からの
前記第５図に示した信号とコントロールタイミン
グCTの信号を受けてコントロール信号をOR回路
１５へ出力する。OR回路１５は上記AND回路１
３からのフレームAND回路１４からのコントロ
ール信号及びデータ信号により送信データを構成
して受信側へ伝送するのである。
けるカウント数Ｍ−１ビツト、位相遅れ指令時に
おけるカウント数Ｍ＋１ビツト、通常のフレーム
カウント数ＭビツトをＮ進カウンタ９へ出力す
る。又、１ビツトシフトレジスタ８は、OR回路
７からの信号のうち１ビツトだけを遅延させて、
Ｍ−２進カウンタ２及び３ビツトシフトレジスタ
３をクリヤする。Ｎ進カウンタ９は上記Ｍ±１ビ
ツトからなるフレームをカウントする。最終フレ
ームＮコをカウントすると、Ｎ進カウンタ復号器
１０、フレーム発生器１１、コントロールビツト
符号器１２へ信号を出力する。Ｎ進カウンタ復号
器１０は最終フレームＮであるという情報を
AND回路４，６へ出力する。フレーム発生器１
１の出力はAND回路１３へ出力される。AND回
路１３はこのフレーム発生器１１からの信号と、
フレームタイミングFTの信号を受けてOR回路１
５へフレームを構成して出力する。AND回路１
４は、上記コントロールビツト符号器１２からの
前記第５図に示した信号とコントロールタイミン
グCTの信号を受けてコントロール信号をOR回路
１５へ出力する。OR回路１５は上記AND回路１
３からのフレームAND回路１４からのコントロ
ール信号及びデータ信号により送信データを構成
して受信側へ伝送するのである。
次に受信側においては、送信側から送られてき
た送信データのうち、まずフレーム同期回路１６
では、フレーム信号Ｆを検知して前記第３図で述
べたようなフレーム信号Ｆを解読してフレーム及
びマルチフレーム同期を確立する。一方、コント
ロールビツト復号器１７では、送信データ中のコ
ントロールビツトによつて、マルチフレームの最
終フレームが位相遅れのＭ＋１ビツトなのか位相
進みのＭ−１ビツトなのかを判断して、位相遅れ
信号LP及び位相進み信号SPをAND回路へ各々出
力する。
た送信データのうち、まずフレーム同期回路１６
では、フレーム信号Ｆを検知して前記第３図で述
べたようなフレーム信号Ｆを解読してフレーム及
びマルチフレーム同期を確立する。一方、コント
ロールビツト復号器１７では、送信データ中のコ
ントロールビツトによつて、マルチフレームの最
終フレームが位相遅れのＭ＋１ビツトなのか位相
進みのＭ−１ビツトなのかを判断して、位相遅れ
信号LP及び位相進み信号SPをAND回路へ各々出
力する。
フレーム同期回路１６からの信号は、Ｍ−２進
カウンタ１８、３ビツトシフトレジスタ１９、Ｎ
進カウンタ２０へ出力する。Ｍ−２進カウンタ１
８及び３ビツトシフトレジスタ１９により、送信
側と同様にして、フレーム同期回路１６からのフ
レーム信号をカウントし、フレーム同期情報検定
タイミングFT、フレーム転送位相制御受信タイ
ミングCT、及びコントロールタイミングC′Tを
出力する。AND回路２１は送信側のAND回路４
と同様にして上記フレームタイミングFT、復号
器２２からの最終フレームＮの信号、及びコント
ロールビツト復号器１７からの位相進み指令信号
が入力されるとOR回路２３へ信号を出力する。
AND回路２４はAND回路２５からの信号が入力
されるとOR回路７への信号出力を禁止する。一
方、コントロールタイミングC′Tはコントロール
ビツト復号器１７からの位相遅れ指令LPがAND
回路２５へ入力された時にOR回路２３へ出力す
る。
カウンタ１８、３ビツトシフトレジスタ１９、Ｎ
進カウンタ２０へ出力する。Ｍ−２進カウンタ１
８及び３ビツトシフトレジスタ１９により、送信
側と同様にして、フレーム同期回路１６からのフ
レーム信号をカウントし、フレーム同期情報検定
タイミングFT、フレーム転送位相制御受信タイ
ミングCT、及びコントロールタイミングC′Tを
出力する。AND回路２１は送信側のAND回路４
と同様にして上記フレームタイミングFT、復号
器２２からの最終フレームＮの信号、及びコント
ロールビツト復号器１７からの位相進み指令信号
が入力されるとOR回路２３へ信号を出力する。
AND回路２４はAND回路２５からの信号が入力
されるとOR回路７への信号出力を禁止する。一
方、コントロールタイミングC′Tはコントロール
ビツト復号器１７からの位相遅れ指令LPがAND
回路２５へ入力された時にOR回路２３へ出力す
る。
OR回路２３は、上記のフレームビツトをＮ進
カウンタ２０へ出力する。Ｎ進カウンタ２０は、
最終フレームＮコをカウントすると、Ｎ進カウン
タ復号器２２、フレーム同期回路１６、コントロ
ールビツト復号器１７へ信号を出力する。このよ
うにして、受信側では、受信データよりフレーム
及びマルチフレーム同期を確立し、受信データ中
のコントロールビツトを復号し、送信側と同様の
位相遅れ信号LP、位相進み信号SPを得て、送信
側位相制御指令に追尾するのである。
カウンタ２０へ出力する。Ｎ進カウンタ２０は、
最終フレームＮコをカウントすると、Ｎ進カウン
タ復号器２２、フレーム同期回路１６、コントロ
ールビツト復号器１７へ信号を出力する。このよ
うにして、受信側では、受信データよりフレーム
及びマルチフレーム同期を確立し、受信データ中
のコントロールビツトを復号し、送信側と同様の
位相遅れ信号LP、位相進み信号SPを得て、送信
側位相制御指令に追尾するのである。
本実施例のような同期制御方式によれば、マル
チフレームの最終フレームビツトを可変にし、送
信側より可変情報を送ることによつて、伝送速度
を変えることなく正確な同期制御が実施できる。
チフレームの最終フレームビツトを可変にし、送
信側より可変情報を送ることによつて、伝送速度
を変えることなく正確な同期制御が実施できる。
次に、従局側から主局側へのフレーム転送方法
についての第２実施例を第８図と共に説明する。
この実施例での基本的な考え方は、従局受信側で
得たフレームビツト中データ領域のみを分離し、
主局側で組立てられたフレームはそのまま従局側
送信フレームとして折り返すことである。
についての第２実施例を第８図と共に説明する。
この実施例での基本的な考え方は、従局受信側で
得たフレームビツト中データ領域のみを分離し、
主局側で組立てられたフレームはそのまま従局側
送信フレームとして折り返すことである。
まず、タイミングクロツクRTは、前記第７図
の受信側部の説明で述べたカウンタ１８，１９、
及びゲート回路２１〜２５からなるパルス発生回
路２６を駆動する。パルス発生回路２６は前記で
述べた如くフレーム同期情報検定タイミングFT
を発生し、このタイミングFTは、フレーム同期
回路１６へ出力される。フレーム同期回路１６は
このタイミングFTにより、受信データRDを探査
検定し、パルス発生回路２６を制御しながらフレ
ーム同期制御をする。一方、パルス発生回路２６
より発生したフレーム転送位相制御情報受信タイ
ミング信号CTと受信データRDにより、コントロ
ールビツト復号器１７は主局側からの位相制御情
報を受信し、パルス発生回路２６を制御する。パ
ルス発生回路２６は、このコントロールビツト復
号器１７により、主局側にてなされたフレーム転
送の位相遅れ、位相進みを認識して、主局側が送
信したマルチフレームに同期した信号を出力す
る。
の受信側部の説明で述べたカウンタ１８，１９、
及びゲート回路２１〜２５からなるパルス発生回
路２６を駆動する。パルス発生回路２６は前記で
述べた如くフレーム同期情報検定タイミングFT
を発生し、このタイミングFTは、フレーム同期
回路１６へ出力される。フレーム同期回路１６は
このタイミングFTにより、受信データRDを探査
検定し、パルス発生回路２６を制御しながらフレ
ーム同期制御をする。一方、パルス発生回路２６
より発生したフレーム転送位相制御情報受信タイ
ミング信号CTと受信データRDにより、コントロ
ールビツト復号器１７は主局側からの位相制御情
報を受信し、パルス発生回路２６を制御する。パ
ルス発生回路２６は、このコントロールビツト復
号器１７により、主局側にてなされたフレーム転
送の位相遅れ、位相進みを認識して、主局側が送
信したマルチフレームに同期した信号を出力す
る。
パルス発生回路２６からのフレームタイミング
FT及びコントロールタイミングCTはOR回路２
７へ入力される。AND回路２８は、受信データ
及びOR回路２７の反転信号が入力されることに
より、フレーム情報のうちフレームビツト、コン
トロールビツトが除去され、データのみを復調器
３０へ出力する。一方、AND回路２９は、受信
データ及びOR回路２７からの信号により、受信
データからフレームビツトＦ及びコントロールビ
ツトＣのみを分離した信号をOR回路３２へ出力
する。OR回路３２はAND回路２９からの信号と
変調器３１からの送信データとを合成して主局側
へ送信するのである。
FT及びコントロールタイミングCTはOR回路２
７へ入力される。AND回路２８は、受信データ
及びOR回路２７の反転信号が入力されることに
より、フレーム情報のうちフレームビツト、コン
トロールビツトが除去され、データのみを復調器
３０へ出力する。一方、AND回路２９は、受信
データ及びOR回路２７からの信号により、受信
データからフレームビツトＦ及びコントロールビ
ツトＣのみを分離した信号をOR回路３２へ出力
する。OR回路３２はAND回路２９からの信号と
変調器３１からの送信データとを合成して主局側
へ送信するのである。
このようにして、本実施例においては、従局側
では、受信したフレーム信号中、フレームビツト
によりフレーム同期がとられ、コントロールビツ
トによりフレーム転送位相制御情報を復号して位
相同期がとられ、さらに受信したフレーム内に送
信データを挿入して主局側に転送するのである。
この様に主局側にて組立てられたフレームはその
まま従局側送信フレームとして折り返されて、第
１図に示す従局側での時刻同期制御が行われる。
では、受信したフレーム信号中、フレームビツト
によりフレーム同期がとられ、コントロールビツ
トによりフレーム転送位相制御情報を復号して位
相同期がとられ、さらに受信したフレーム内に送
信データを挿入して主局側に転送するのである。
この様に主局側にて組立てられたフレームはその
まま従局側送信フレームとして折り返されて、第
１図に示す従局側での時刻同期制御が行われる。
上述の如く本発明になるフレーム転送位相方式
によれば送信フレームはフレーム同期制御情報、
フレーム転送位相制御情報およびデータから構成
され、送信側は位相制御指令に基き送信フレーム
長を可変にし、受信側は該位相制御指令に基き着
信フレーム長を可変にして送受間のフレーム位相
同期をとるようにしたことにより、伝送速度を可
変にすることなく正確に送受間の時刻同期制御を
行うことができる。さらに主局従局間で相互に送
受信を行う際に従局側では主局より送信されたフ
レームのうち主局側データ情報を分離して、前記
２つの制御情報と共に従局側のデータ情報を主局
側に転送するようにしたことにより従局側が独立
に送信フレーム組立て手段を有することなく、主
局側送信フレームと同一タイミングでデータ転送
することができ主局側から従局側方向に伝送路障
害が生じたとしても、従局側から主局側へのデー
タ伝送が停止されるので、主局側は誤つた時刻同
期をすることはないという特長を有する。
によれば送信フレームはフレーム同期制御情報、
フレーム転送位相制御情報およびデータから構成
され、送信側は位相制御指令に基き送信フレーム
長を可変にし、受信側は該位相制御指令に基き着
信フレーム長を可変にして送受間のフレーム位相
同期をとるようにしたことにより、伝送速度を可
変にすることなく正確に送受間の時刻同期制御を
行うことができる。さらに主局従局間で相互に送
受信を行う際に従局側では主局より送信されたフ
レームのうち主局側データ情報を分離して、前記
２つの制御情報と共に従局側のデータ情報を主局
側に転送するようにしたことにより従局側が独立
に送信フレーム組立て手段を有することなく、主
局側送信フレームと同一タイミングでデータ転送
することができ主局側から従局側方向に伝送路障
害が生じたとしても、従局側から主局側へのデー
タ伝送が停止されるので、主局側は誤つた時刻同
期をすることはないという特長を有する。
第１図Ａ，Ｂは時刻制御方式の略図、第２図は
マルチフレームの図、第３図はフレームビツトの
図、第４図はフレーム長の図、第５図はコントロ
ールビツトの図、第６図は受信コントロールビツ
トの図、第７図は本発明の第１実施例の回路図、
第８図は本発明の第２実施例の回路図である。 ２……Ｍ−２進カウンタ、９……Ｎ進カウン
タ、１２……コントロールビツト符号器、１１…
…フレームパルス発生器、１６……フレーム同期
回路、１７……コントロールビツト復号器、２６
……パルス発生回路、３０……復調器、３１……
変調器。
マルチフレームの図、第３図はフレームビツトの
図、第４図はフレーム長の図、第５図はコントロ
ールビツトの図、第６図は受信コントロールビツ
トの図、第７図は本発明の第１実施例の回路図、
第８図は本発明の第２実施例の回路図である。 ２……Ｍ−２進カウンタ、９……Ｎ進カウン
タ、１２……コントロールビツト符号器、１１…
…フレームパルス発生器、１６……フレーム同期
回路、１７……コントロールビツト復号器、２６
……パルス発生回路、３０……復調器、３１……
変調器。
Claims (1)
- 【特許請求の範囲】 １ フレーム伝送にて相互に情報伝送を行い、相
互でフレームの位相を制御して時刻同期を行うフ
レーム転送位相制御方式において、送信フレーム
はフレーム同期制御情報、フレーム転送位相制御
情報およびデータから成り、送信側は、前記フレ
ーム同期制御情報発生送出手段と、外部からの位
相制御指令を冗長符号化して前記フレーム転送位
相制御情報として送出するとともに該位相制御指
令に基き前記送信フレーム長を可変にする手段
と、データ送出手段とからなり、受信側は前記フ
レーム同期制御情報により送受間のフレーム同期
を確立する手段と、前記フレーム転送位相制御情
報を復号して前記位相制御指令を得、該位相制御
指令に従つて着信フレーム長を可変にして送受間
のフレーム位相同期を行なう手段と、データ受信
手段とから構成されたことを特徴とするフレーム
転送位相制御方式。 ２ フレーム伝送にて主局従局間で相互に情報伝
送を行い、相互でフレームの位相を制御して時刻
同期を行うフレーム転送位相制御方式において、
送信フレームはフレーム同期制御情報、フレーム
転送位相制御情報およびデータから成り、主局側
は、前記フレーム同期制御情報発生送出手段と、
外部からの位相制御指令を冗長符号化して前記フ
レーム転送位相制御情報として送出するとともに
該位相制御指令に基き前記送信フレーム長を可変
にする手段と、データ送出手段とからなり、受信
側は前記フレーム同期制御情報により送受間のフ
レーム同期を確立する手段と、前記フレーム転送
位相制御情報を復号して前記位相制御指令を得、
該位相制御指令に従つて着信フレーム長を可変に
して送受間のフレーム位相同期を行なう手段と、
着信フレームのうち主局側転送データのみを分離
し取り出す手段と、該着信フレームのうち前記フ
レーム同期制御情報及び前記フレーム転送位相制
御情報を共に着信フレームと同一のタイミングで
従局側転送データを主局側へ転送する手段とから
構成されたことを特徴とするフレーム転送位相制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56053310A JPS57168545A (en) | 1981-04-09 | 1981-04-09 | Controlling system for frame ttransfer phase |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56053310A JPS57168545A (en) | 1981-04-09 | 1981-04-09 | Controlling system for frame ttransfer phase |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57168545A JPS57168545A (en) | 1982-10-16 |
| JPS6225305B2 true JPS6225305B2 (ja) | 1987-06-02 |
Family
ID=12939137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56053310A Granted JPS57168545A (en) | 1981-04-09 | 1981-04-09 | Controlling system for frame ttransfer phase |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57168545A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0779209A (ja) * | 1993-09-08 | 1995-03-20 | Fujitsu Ltd | フレーム／マルチフレーム位相補正方式 |
| JP2666793B2 (ja) * | 1996-01-19 | 1997-10-22 | 株式会社日立製作所 | 受信側タイミング再生方法、及び、装置 |
| JP4788876B2 (ja) * | 2005-06-07 | 2011-10-05 | 日本電気株式会社 | 非同期クロック利用の分散処理同期システム、マスターシステム及びクロック同期制御方法 |
-
1981
- 1981-04-09 JP JP56053310A patent/JPS57168545A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57168545A (en) | 1982-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6256035A (ja) | マルチプレクサとデマルチプレクサを有する高度デジタル通信系 | |
| JP2564375B2 (ja) | 分岐挿入型多重変換装置 | |
| US3953673A (en) | Digital data signalling systems and apparatus therefor | |
| JPS6225305B2 (ja) | ||
| DK129086A (da) | System til synkronisering af digitale informationssignaler | |
| JPH0215141B2 (ja) | ||
| JPS63172535A (ja) | 冗長ビツト可変デイジタル通信装置 | |
| JPH03270526A (ja) | 差動符号化における誤り波及抑圧方式 | |
| CA1255004A (en) | Digital signal transmission system | |
| JPH04826A (ja) | ディジタル多重伝送システム | |
| JP7341069B2 (ja) | 有線通信システム | |
| JP2693831B2 (ja) | 補助信号伝送方式 | |
| JPS613529A (ja) | 誤り訂正方式 | |
| JPH0546130B2 (ja) | ||
| JPS5911222B2 (ja) | マルチフレ−ム同期方式 | |
| GB2294850A (en) | Digital transmission system clock extraction circuit | |
| JPH0123016B2 (ja) | ||
| JPS59228445A (ja) | デ−タ伝送方式 | |
| JPS61116446A (ja) | メモリを使用した変化点符号化回路 | |
| JPH0229041A (ja) | ディジタル伝送中継方式 | |
| JP2547776B2 (ja) | マルチフレ−ム伝送方式 | |
| JPS615640A (ja) | フレ−ム同期方式 | |
| JPH0340986B2 (ja) | ||
| JPS61126838A (ja) | 符号誤り訂正方式 | |
| JPH0612880B2 (ja) | 復号器 |