JPH0612880B2 - 復号器 - Google Patents
復号器Info
- Publication number
- JPH0612880B2 JPH0612880B2 JP3215684A JP3215684A JPH0612880B2 JP H0612880 B2 JPH0612880 B2 JP H0612880B2 JP 3215684 A JP3215684 A JP 3215684A JP 3215684 A JP3215684 A JP 3215684A JP H0612880 B2 JPH0612880 B2 JP H0612880B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- exclusive
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光ファイバ伝送方式、同軸伝送方式、データ
リンク等において送信符号を伝送に適したＤＭＩ符号信
号を受信して元の送信符号に復元する復号器に関する。
リンク等において送信符号を伝送に適したＤＭＩ符号信
号を受信して元の送信符号に復元する復号器に関する。
各種伝送方式において、零符号の連続によってタイミン
グ情報が喪失することを防止し、符号伝送特性を確保す
るために各種の符号変換が工夫されるている。その１つ
にＤＭＩ符号が使用されていることは公知である。これ
は、送信データの“１”に対しては、その半分のビツト
間隔で“１，０”または“０，１”を交互に送出し、送
信データの“０”に対しては“１，１”または“０，
０”を交互に送出し、受信側では受信したＤＭＩ符号を
元の送信データに復号するようにしたものである。
グ情報が喪失することを防止し、符号伝送特性を確保す
るために各種の符号変換が工夫されるている。その１つ
にＤＭＩ符号が使用されていることは公知である。これ
は、送信データの“１”に対しては、その半分のビツト
間隔で“１，０”または“０，１”を交互に送出し、送
信データの“０”に対しては“１，１”または“０，
０”を交互に送出し、受信側では受信したＤＭＩ符号を
元の送信データに復号するようにしたものである。
第１図および第２図は、それぞれ従来のＤＭＩ符号器お
よびその復号器の一例を示す回路図である。すなわち、
第１図に示すように、周波数ｆ０のクロツク信号に同期
して送信符号入力端子１から入力される送信符号列Ｉn
（ＮＲＺ符号）と、ｆ０クロツク入力端子２から入力す
る周波数ｆ0,デューティ５０％のクロツク信号とＣとを
ＮＯＲ回路３に力させ、さらにＮＯＲ回路３の出力信号
と２ｆ０クロツク入力端子４から入力する周波数２ｆ０
デューティ５０％のクロツク信号Ｃ２とをＮＯＲ回路５
に入力させて、ＮＯＲ回路５の出力信号１／２分周器６
に入力させ、１／２分周器６の出力によってＤＭＩ符号
に変換された信号列Ｘn をＤＭＩ符号出力端子７を介し
て伝送路へ送出する。
よびその復号器の一例を示す回路図である。すなわち、
第１図に示すように、周波数ｆ０のクロツク信号に同期
して送信符号入力端子１から入力される送信符号列Ｉn
（ＮＲＺ符号）と、ｆ０クロツク入力端子２から入力す
る周波数ｆ0,デューティ５０％のクロツク信号とＣとを
ＮＯＲ回路３に力させ、さらにＮＯＲ回路３の出力信号
と２ｆ０クロツク入力端子４から入力する周波数２ｆ０
デューティ５０％のクロツク信号Ｃ２とをＮＯＲ回路５
に入力させて、ＮＯＲ回路５の出力信号１／２分周器６
に入力させ、１／２分周器６の出力によってＤＭＩ符号
に変換された信号列Ｘn をＤＭＩ符号出力端子７を介し
て伝送路へ送出する。
受信側の復号器は、第２図に示すように、ＤＭＩ符号入
力端子８から入力する受信信号列Ｘn と、該受信信号列
Ｘn を１ビット遅延回路９によって１ビツト期間（周波
数２ｆ０）遅延させた信号とを排他的論理和回路10に入
力させて差分変換し、排他的論理和回路10の出力信号を
Ｇを、１ビット遅延回路11と排他的論理和回路12によっ
て構成される差分変換回路によってもう１度差分変換し
て、排他的論理和回路12の出力によって元の送信符号に
復元し、復号信号出力端子13から出力するようにしてい
る。
力端子８から入力する受信信号列Ｘn と、該受信信号列
Ｘn を１ビット遅延回路９によって１ビツト期間（周波
数２ｆ０）遅延させた信号とを排他的論理和回路10に入
力させて差分変換し、排他的論理和回路10の出力信号を
Ｇを、１ビット遅延回路11と排他的論理和回路12によっ
て構成される差分変換回路によってもう１度差分変換し
て、排他的論理和回路12の出力によって元の送信符号に
復元し、復号信号出力端子13から出力するようにしてい
る。
第３図（Ａ）〜（Ｊ）は、上記従来の符号器および復号
器の各部信号を示すタイムチャートである。同図（Ａ）
は送信符号入力端子１から入力する送信符号列Ｉn を示
し、同図（Ｂ）はｆ０クロツク入力端子２から入力する
周波数ｆ０のクロツク信号Ｃを示し、同図（Ｃ）は反転
したクロツク信号Ｃ′を示し、同図（Ｄ）はＮＯＲ回路
３の出力信号を、同図（Ｅ）は２ｆ０クロツク入力端子
４から入力される周波数２ｆ０のクロツク信号Ｃ２を示
し、同図（Ｆ）はＮＯＲ回路５の出力信号を、同図
（Ｇ）はＤＭＩ符号出力端子７から出力されるＤＭＩ変
換された信号列Ｘn を示す。この場合、ｆ０クロツク入
力端子２から入力されるクロツク信号が同図（Ｃ）に示
すような反転されたクロツク信号Ｃ′である場合は、Ｄ
ＭＩ符号出力端子７から送出される符号列Ｘn ′は同図
（Ｈ）に示すように同図（Ｇ）に示す符号列Ｘn の反転
させたものとなる。
器の各部信号を示すタイムチャートである。同図（Ａ）
は送信符号入力端子１から入力する送信符号列Ｉn を示
し、同図（Ｂ）はｆ０クロツク入力端子２から入力する
周波数ｆ０のクロツク信号Ｃを示し、同図（Ｃ）は反転
したクロツク信号Ｃ′を示し、同図（Ｄ）はＮＯＲ回路
３の出力信号を、同図（Ｅ）は２ｆ０クロツク入力端子
４から入力される周波数２ｆ０のクロツク信号Ｃ２を示
し、同図（Ｆ）はＮＯＲ回路５の出力信号を、同図
（Ｇ）はＤＭＩ符号出力端子７から出力されるＤＭＩ変
換された信号列Ｘn を示す。この場合、ｆ０クロツク入
力端子２から入力されるクロツク信号が同図（Ｃ）に示
すような反転されたクロツク信号Ｃ′である場合は、Ｄ
ＭＩ符号出力端子７から送出される符号列Ｘn ′は同図
（Ｈ）に示すように同図（Ｇ）に示す符号列Ｘn の反転
させたものとなる。
同図（Ｉ）は符号列Ｘn またはＸn ′が（第２図の）Ｄ
ＭＩ符号入力端子８から入力した場合の排他的論理回路
10の出力信号Ｇを示す。すなわち、第１図のＤＭＩ符号
器でクロツク信号Ｃの移送が反転した場合でも、第２図
の復号器の排他的論理回路10の出力信号Ｇは同じであ
る。そして、排他的論理和回路12の出力には同図（Ｊ）
に示すような復号された信号Ｈが現れる。
ＭＩ符号入力端子８から入力した場合の排他的論理回路
10の出力信号Ｇを示す。すなわち、第１図のＤＭＩ符号
器でクロツク信号Ｃの移送が反転した場合でも、第２図
の復号器の排他的論理回路10の出力信号Ｇは同じであ
る。そして、排他的論理和回路12の出力には同図（Ｊ）
に示すような復号された信号Ｈが現れる。
上述の従来の復号器は、出力の不確定性を除去するため
に差分変換を２回行なう必要があるため回路模擬が大き
くなるという欠点がある。
に差分変換を２回行なう必要があるため回路模擬が大き
くなるという欠点がある。
本発明の復号器は、入力信号とクロツク信号とを入力す
る排他的論理和回路と、該排他的論理和回路の出力信号
を差分変換する差分変換回路とを備えて、該差分変換回
路の出力によって入力信号を復号した元の符号を得るこ
とを特徴とする。
る排他的論理和回路と、該排他的論理和回路の出力信号
を差分変換する差分変換回路とを備えて、該差分変換回
路の出力によって入力信号を復号した元の符号を得るこ
とを特徴とする。
符号信号とクロツク信号との排他的論理和をとった信号
を差分変換し元の符号列を復元するため、従来のように
差分変換を２回行なわないため回路が簡易化される。
を差分変換し元の符号列を復元するため、従来のように
差分変換を２回行なわないため回路が簡易化される。
次に、本発明について、図面を参照して詳細に説明す
る。
る。
第４図は、本発明の復号器と好適に対向して用いること
ができる符号器の一例を示す回路図である。すなわち、
周波数ｆ０のクロツク信号に同期して送信符号入力端子
14から入力されるＮＲＺ符号の符号列Ｉn を排他的論理
和回路15の一方の入力に入力させ、排他的論理和回路15
のもう一方の入力には、該排他的論理和回路15の出力を
１ビツト遅延回路16によって１ビツト期間遅延させた信
号を入力させる。上記排他的論理和回路15と１ビツト遅
延回路16とで和分変換回路を構成している。該和分変換
回路の出力信号Ｓnと、ｆ０クロツク入力端子17から入
力される周波数ｆ０、デューティ５０％のクロツク信号
Ｃとを排他的論理和回路18に入力させ、上記両入力の排
他的論理和をとって送信信号出力端子19に出力する。送
信信号出力端子19から出力される信号列Ｘnは“０”連
続が防止された符号列である。本例は、第１図に示した
従来の符号器のように、周波数２ｆ０のクロツクで動作
させる必要がないから、動作速度上有利になるという効
果がある。
ができる符号器の一例を示す回路図である。すなわち、
周波数ｆ０のクロツク信号に同期して送信符号入力端子
14から入力されるＮＲＺ符号の符号列Ｉn を排他的論理
和回路15の一方の入力に入力させ、排他的論理和回路15
のもう一方の入力には、該排他的論理和回路15の出力を
１ビツト遅延回路16によって１ビツト期間遅延させた信
号を入力させる。上記排他的論理和回路15と１ビツト遅
延回路16とで和分変換回路を構成している。該和分変換
回路の出力信号Ｓnと、ｆ０クロツク入力端子17から入
力される周波数ｆ０、デューティ５０％のクロツク信号
Ｃとを排他的論理和回路18に入力させ、上記両入力の排
他的論理和をとって送信信号出力端子19に出力する。送
信信号出力端子19から出力される信号列Ｘnは“０”連
続が防止された符号列である。本例は、第１図に示した
従来の符号器のように、周波数２ｆ０のクロツクで動作
させる必要がないから、動作速度上有利になるという効
果がある。
第５図は、本発明の復号器の一実施例を示す回路図であ
る。すなわち受信信号入力端子20から入力される符号列
Ｘn とｆ０クロツク入力端子21から入力される周波数ｆ
０のクロツク信号Ｃとを排他的論理和回路22に入力さ
せ、排他的論理和回路22の出力信号Ｒn を排他的論理和
回路24と１ビツト遅延回路23とから構成される差分変換
回路によって差分変換して、元の符号列Ｉn を復元す
る。この復号器は、第２図に示した従来例のように差分
変換を２回行なわないため回路が簡易化されるという効
果がある。
る。すなわち受信信号入力端子20から入力される符号列
Ｘn とｆ０クロツク入力端子21から入力される周波数ｆ
０のクロツク信号Ｃとを排他的論理和回路22に入力さ
せ、排他的論理和回路22の出力信号Ｒn を排他的論理和
回路24と１ビツト遅延回路23とから構成される差分変換
回路によって差分変換して、元の符号列Ｉn を復元す
る。この復号器は、第２図に示した従来例のように差分
変換を２回行なわないため回路が簡易化されるという効
果がある。
次に、第６図を参照して、本実施例の動作について説明
する。第６図は、上記の符号器の例および本発明の復号
器の実施例の各部信号を示すタイムチャートである。
今、第６図（Ａ）に示すようなＺＲＺ符号列Ｉn が符号
器の排他的論理和回路15に入力されると、排他的論理和
回路15の出力、すなわち和分変換回路の出力信号Ｓn は
同図（Ｂ）に示すようになる。この符号列Ｓn と同図
（Ｃ）に示すような周波数ｆ０のクロツク信号との排他
的論理和は同図（Ｅ）に示すような符号列Ｘn となる。
この符号列Ｘn が、第５図に示す受信側の復号器に入力
されると、排他的論理和回路22の出力Ｒn は第６図
（Ｆ）に示すようになる。従って、該信号を差分変換し
た符号列Ｉn は、同図（Ｈ）に示すようになる。これ
は、元の送信符号列と同じである。ここで、符号器と復
号器のクロツク信号の位相同期が180゜ずれて、排他的
論理和回路18に入力するクロツク信号Ｃ′が第６図
（Ｄ）に示すようになったときは、排他的論理和回路22
の出力Ｒn ′は、同図（Ｇ）に示すように前記Ｒn の極
性が反転した符号列となる。しかし、該符号列Ｒn ′を
差分変換した信号は、やはり同図（Ｈ）に示すようにな
り、送信側の符号列が正しく復号される。従って、本実
施例の符号器および復号器を使用すれば、クロツクの位
相検出制御をする必要がなく、そのための回路が不要と
なるため回路の大幅な簡易化が達成される。
する。第６図は、上記の符号器の例および本発明の復号
器の実施例の各部信号を示すタイムチャートである。
今、第６図（Ａ）に示すようなＺＲＺ符号列Ｉn が符号
器の排他的論理和回路15に入力されると、排他的論理和
回路15の出力、すなわち和分変換回路の出力信号Ｓn は
同図（Ｂ）に示すようになる。この符号列Ｓn と同図
（Ｃ）に示すような周波数ｆ０のクロツク信号との排他
的論理和は同図（Ｅ）に示すような符号列Ｘn となる。
この符号列Ｘn が、第５図に示す受信側の復号器に入力
されると、排他的論理和回路22の出力Ｒn は第６図
（Ｆ）に示すようになる。従って、該信号を差分変換し
た符号列Ｉn は、同図（Ｈ）に示すようになる。これ
は、元の送信符号列と同じである。ここで、符号器と復
号器のクロツク信号の位相同期が180゜ずれて、排他的
論理和回路18に入力するクロツク信号Ｃ′が第６図
（Ｄ）に示すようになったときは、排他的論理和回路22
の出力Ｒn ′は、同図（Ｇ）に示すように前記Ｒn の極
性が反転した符号列となる。しかし、該符号列Ｒn ′を
差分変換した信号は、やはり同図（Ｈ）に示すようにな
り、送信側の符号列が正しく復号される。従って、本実
施例の符号器および復号器を使用すれば、クロツクの位
相検出制御をする必要がなく、そのための回路が不要と
なるため回路の大幅な簡易化が達成される。
以上のように、本発明においては、受信側で、入力信号
とクロツク信号との排他的論理和をとった信号を差分変
換することによって元の符号列を復元するように復号器
を構成したから、本復号器を使用すれば、符号器と復号
器間のクロツク信号の位相が反転しても正しい復号を行
なうことが可能である。このため、クロツクの位相検出
をして正しい情報符号列を出力するための複雑な回路は
不要であり、簡単な回路で正しく情報を伝送できるとい
う効果がある。また、送信符号列のビツト間隔と同じ周
波数のクロツク信号によって動作するものであり、従来
のように２倍の周波数のクロツク信号を使用する必要が
なく、動作速度上極めて有利となる。
とクロツク信号との排他的論理和をとった信号を差分変
換することによって元の符号列を復元するように復号器
を構成したから、本復号器を使用すれば、符号器と復号
器間のクロツク信号の位相が反転しても正しい復号を行
なうことが可能である。このため、クロツクの位相検出
をして正しい情報符号列を出力するための複雑な回路は
不要であり、簡単な回路で正しく情報を伝送できるとい
う効果がある。また、送信符号列のビツト間隔と同じ周
波数のクロツク信号によって動作するものであり、従来
のように２倍の周波数のクロツク信号を使用する必要が
なく、動作速度上極めて有利となる。
第１図は従来のＤＭＩ符号器の一例を示す回路図、第２
図は従来のＤＭＩ復号器の一例を示す回路図、第３図は
上記従来例の各部信号を示すタイムチャート、第４図は
本発明の復号器に対向する符号器の一例を示す回路図、
第５図は本発明の復号器の一実施例を示す回路図、第６
図は上記実施例の各部信号を示すタイムチャートであ
る。 図において、１：送信符号入力端子、２：ｆ０クロツク
入力端子、３，５：ＮＯＲ回路、４：２ｆ０クロツク入
力端子、６：１／２分周器、７：ＤＭＩ符号出力端子、
８：ＤＭＩ符号入力端子、９，11：１ビツト遅延回路、
10，12，15，18，22，24：排他的論理和回路、13：復号
信号出力端子、14：送信符号入力端子、16，23：１ビツ
ト遅延回路、17，21：ｆ０クロツク入力端子、19：送信
信号出力端子、20：受信信号入力端子、25：復号信号出
力端子。
図は従来のＤＭＩ復号器の一例を示す回路図、第３図は
上記従来例の各部信号を示すタイムチャート、第４図は
本発明の復号器に対向する符号器の一例を示す回路図、
第５図は本発明の復号器の一実施例を示す回路図、第６
図は上記実施例の各部信号を示すタイムチャートであ
る。 図において、１：送信符号入力端子、２：ｆ０クロツク
入力端子、３，５：ＮＯＲ回路、４：２ｆ０クロツク入
力端子、６：１／２分周器、７：ＤＭＩ符号出力端子、
８：ＤＭＩ符号入力端子、９，11：１ビツト遅延回路、
10，12，15，18，22，24：排他的論理和回路、13：復号
信号出力端子、14：送信符号入力端子、16，23：１ビツ
ト遅延回路、17，21：ｆ０クロツク入力端子、19：送信
信号出力端子、20：受信信号入力端子、25：復号信号出
力端子。
Claims (1)
- 【請求項１】符号器側では、ＮＲＺ形式２値信号を排他
的論理和手段の第１の入力とし、前記排他的論理和手段
の出力信号を１ビット遅延させた出力を前記排他的論理
和手段の第２の入力とする和分変換手段を備え、前記和
分変換手段の出力信号とこの出力信号と同期したクロツ
ク信号との排他的論理和を符号化信号として送信し、こ
れを受信し復号する復号器であって、 符号化信号とこの符号化信号と同期したクロツク信号と
を入力とする第１の排他的論理和回路と、前記第１の排
他的論理和回路の出力信号を第２の排他的論理和回路の
第１の入力とし、前記第１の排他的論理和回路の出力信
号を１ビツト遅延させた出力を前記第２の排他的論理和
回路の第２の入力とする差分変換回路とを備えて、前記
差分変換回路の出力として上記ＮＲＺ形式２値信号を得
ることを特徴とする復号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215684A JPH0612880B2 (ja) | 1984-02-22 | 1984-02-22 | 復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215684A JPH0612880B2 (ja) | 1984-02-22 | 1984-02-22 | 復号器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4686692A Division JPH0575473A (ja) | 1992-03-04 | 1992-03-04 | 符号器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60176331A JPS60176331A (ja) | 1985-09-10 |
| JPH0612880B2 true JPH0612880B2 (ja) | 1994-02-16 |
Family
ID=12351056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3215684A Expired - Lifetime JPH0612880B2 (ja) | 1984-02-22 | 1984-02-22 | 復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0612880B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02149029A (ja) * | 1988-11-30 | 1990-06-07 | Nec Home Electron Ltd | ジッタレス単線双方向光伝送装置 |
| US9509530B2 (en) * | 2009-07-28 | 2016-11-29 | Panasonic Intellectual Property Management Co., Ltd. | Communication system and communication terminal |
-
1984
- 1984-02-22 JP JP3215684A patent/JPH0612880B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60176331A (ja) | 1985-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4771440A (en) | Data modulation interface | |
| US4928289A (en) | Apparatus and method for binary data transmission | |
| JPH0612880B2 (ja) | 復号器 | |
| EP0448045B1 (en) | System for suppressing spread of error generated in differential coding | |
| EP0066620B1 (en) | Circuit for clock recovery | |
| JPS62200847A (ja) | シリアル伝送方式 | |
| JPH0575473A (ja) | 符号器 | |
| JPS6364931B2 (ja) | ||
| JPS61116446A (ja) | メモリを使用した変化点符号化回路 | |
| SU1223385A1 (ru) | Система св зи с многоосновным кодированием | |
| JPH0123016B2 (ja) | ||
| JPS6322503B2 (ja) | ||
| SU1403379A1 (ru) | Устройство дл передачи и приема самосинхронизирующихс кодограмм | |
| JPS6016147B2 (ja) | パルス伝送方式 | |
| JP2600575B2 (ja) | 変復調装置 | |
| JP2693831B2 (ja) | 補助信号伝送方式 | |
| JP2668967B2 (ja) | フレーム同期方式 | |
| JPS59163937A (ja) | デイジタル符号の復号化方式 | |
| JP2751271B2 (ja) | ディジタル送受信装置 | |
| JPS5912653A (ja) | 誤り訂正復号器の同期回路 | |
| SU1348885A1 (ru) | Устройство дл передачи и приема информации | |
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| JPS63284956A (ja) | 光伝送方式 | |
| JPS61129934A (ja) | 復号回路 | |
| JPS59163938A (ja) | 符号誤り検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |