JPS61129934A - 復号回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、復号回路に関し、特に、１つの伝送ビットを
分割してそれぞれを互いに一定時間だけずらして伝送す
る符号の復号回路に関する。

従来の技術 １つの伝送ビットを分割して、各分割部分を互いに一定
時間だけ離す形に符号化された符号は、それにより変調
した信号を無線区間を伝送する場合に１受伯゛側で各分
割部分の判定値のうちそれぞれの受信機への到達時点の
受信電界の大きなものを選択して、それを伝送データビ
ットと判定することによ）時間ダイバーシチの効果があ
る。特に、移動通信におけるような速い７エージングを
有する伝送路において有効である。

発明が解決しようとする問題点 しかしながら、各分割部分が時間的に離されて、その曲
には他の伝送データビットの分割部分が伝送されるので
、各伝送データビットのそれぞれの分割部分毎に相当す
る受信電界の情報を、少なくとも１つの伝送データビッ
トの分割部分が離される時間分は蓄積しておかなければ
ならないために、回路規模が大きくなる。

本発明は従来の技術に内在する上記問題点を解消する為
になされたものであり、従って本発明の目的は、受信電
界を比較して分割部分を選択する信号をつくる回路をア
ナログ遅延線と比較回路により構成することにより、小
規模な回路で実現できる新規な復号回路を提供すること
ばある。

問題点を解決するための手段 すなわち、各分割部分の伝送時間差に等しい遅延量を有
するアナログ遅延線に受信電界信号を入力し、このアナ
ログ遅延線の入力と出力の信号を比較回路に入力すれば
、比較回路の出力は分割部分の選択信号となる。この信
号を分割部分の選択回路の選択信号とすれば、選択回路
の出力には受信電界の大きな方の分割部分が得られるこ
とになり、Ａ／Ｄ変換器等を使用して受信電界をメモリ
などに＃積する構成の回路よシ単純でかつ小規模な復号
回路が構成できる。

発明の実施例 次に本発明をその好ましい一実施例について図面を参照
しながら具体的に説明する。

第１図は本発明に係る復号回路の一実施例を示す系統図
、第２図ａ　％　ｄはセパレートスプリットフェーズ符
号化の例、ａ−には第１図に示す復号回路の各部の信号
を示したタイムチャートである。

第１図に示した復号回路の動作説明に入る前に、セパレ
ートスプリットフェーズ符号化を説明する。

第２図において１ａは伝送すべきデータビット列であり
、これはまずｂのようにスプリットフェーズ化され、各
データビットの前半、後半はＣに示す形で入れ替えられ
て、ｄのセパレートスゲリットフェーズ符号が得られる
。つまり、乙に示される８ビツトのデータビットの各々
は、２分割され、前半と後半は互いに４ビツト分の時間
差だけ離れて配置されることになる。

信号ｄによ）変調された信号は、無線区間を伝送中、７
エージングを受けて受信機で復調されてコンパレート回
路を通り、ｆの形となって第１図の復調データ入力端子
２に印加される。一方、受信機より出力される受信電界
信号ｅは受信電界信号入力端子１に印加される。ｆで示
される復調データ信号は、ｄと比較するとわかるように
、受信電界の落ち込みでｆの簀のビットが誤ってコンパ
レートされている。

復調データ信号は、クロック再生回路４０と９段シフト
レジスタ力に加えられて、クロック再生回路により再生
されたクロック信号ｇによりシフトレジスタＩにとシ込
まれる。

一方、受信電界信号は再生クロックによフアナログシフ
トレジスタ１０に、復調データ信号がシフトレジスタ（
資）に取り込まれるタイミングと同期して取り込まれる
。ｆはり、アナログシフトレジスタ１００段数も９・段
である。アナログシフトレジスタ１０の初段と９段の出
力は比較回路加に入力されて、初段の方が値が大きなと
きには比較回路加の出力が”Ｈｔｇｈ”レベル、９段の
出力の方が大きいトキには’　Ｌｏｗ　”レベルとなる
ように接続、設定される。つまり、アナログシフトレジ
スタ１０には入力の受信電界信号がサンプルされた形で
第２図りのようにシフトされ、比較回路頭では１０組み
合わせで比較されて、その出力にはｊの信号が得られる
。

したがって、シフトレジスタ（資）の初段と９段の出力
が選択回路Ｉにより選択信号ｊが“Ｈｔｇｈ”レベルの
ときには初段の値を反転して出力され、１ＬＯＷ”レベ
ルのときは９段の出力を選択して出力されて、伝送すべ
きデータビット列ｋが得られる。

ここで、ｆの憂がつけられたビットは誤ってコンパレー
トされているにもかかわらず、このビットについては誤
りのない後半側が選択されていることがわかる。

発明の詳細 な説明したように１本発明によれば、受信電界信号を比
較して、１つデータヒントの分割部分の選択信号を得る
回路を、アナログ遅延線とその遅延線の入力と出力を入
力とする比較回路により構成することにより、単純でか
つ小規模に復号回路を構成することができる。

【図面の簡単な説明】

第１図はアナログ遅延線としてアナログシフトレジスタ
χ用いた本発明の一実施例を示す系統図である。 １・・・受信電界信号入力端子、２・・・復調データ信
号入力端子、３・・・復号出力端子、１０・・・９段ア
ナログシフトレジスタ、加・・・比較回路、加・・・選
択回路、切・・・クロック再生回路、関・・・９段シフ
トレジスタ第２図は第１図の動作を説明するための信号
図である。 ａ・・・伝送データビット列、 ｂ・・・ビット列ａをスプリット７エーズ化したビット
列。 Ｃ・・・ビット列すからＣへのセパレートスプリットフ
ェーズ化の説明図。 ｄ・・・ビット列ａのセパレートスプリットフェーズ符
号、 ｅ・・・受信電界信号、 ｆ・・・復調データ信号、 ｇ・・・再生クロック、 ｈ・・・アナログシフトレジスタ内のシフト状態の説明
図、 １・・・選択信号Ｊをアナログシフトレジスタから得る
過程の説明図。 Ｊ・・・選択信号。 ｋ・・・復号データビット列

Claims (1)

【特許請求の範囲】
1. スプリットフェーズ符号化されたＮＲＺ符号の前半部分
   と後半部分を相互に一定時間だけずらして配置されるセ
   パレートスプリットフェーズ符号のように、１つの伝送
   データビットを分割して分割された各部分を互いに一定
   時間だけずらした符号により変調された信号を受信して
   復号する際に、それぞれ独立に判定された各分割部分の
   うちそれぞれの受信機への到達時点における受信電界の
   大きい方の分割部分の判定値を伝送データビットの復号
   した値とする復号回路において、受信電界信号を入力し
   て各分割部分の判定値の選択信号を得る回路を、受信電
   界信号を入力とする遅延時間が各分割部分の伝送時間差
   と等しいアナログ遅延線と、このアナログ遅延線の入力
   と出力の信号のレベル比較回路とで構成したことを特徴
   とする復号回路。