JP2668967B2 - フレーム同期方式 - Google Patents
フレーム同期方式Info
- Publication number
- JP2668967B2 JP2668967B2 JP63185881A JP18588188A JP2668967B2 JP 2668967 B2 JP2668967 B2 JP 2668967B2 JP 63185881 A JP63185881 A JP 63185881A JP 18588188 A JP18588188 A JP 18588188A JP 2668967 B2 JP2668967 B2 JP 2668967B2
- Authority
- JP
- Japan
- Prior art keywords
- frame synchronization
- code
- shift register
- frame
- synchronization pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デジタル光伝送のフレーム同期方式に利用
する。
する。
本発明はフレーム同期方式において、 ユニポーラ符号信号列のフレーム同期ビットの先頭ビ
ットに対して1B2B符号則違反を行って送信し、受信側で
はこの1B2B符号則違反の検出出力およびフレーム同期ビ
ット位置情報に基づいてフレーム同期パタンを検出する
ことにより、 同期外れ状態のときにフレーム同期パタンが一致する
と見誤る確率を減少し、フレーム同期復帰時間を短くす
るようにしたものである。
ットに対して1B2B符号則違反を行って送信し、受信側で
はこの1B2B符号則違反の検出出力およびフレーム同期ビ
ット位置情報に基づいてフレーム同期パタンを検出する
ことにより、 同期外れ状態のときにフレーム同期パタンが一致する
と見誤る確率を減少し、フレーム同期復帰時間を短くす
るようにしたものである。
第３図は従来例のフレーム同期装置のブロック構成図
である。第３図において、送信側ではｒ個のフレーム同
期ビットをオクテット多重したフレーム同期チャネルお
よびデータをオクテット多重した（Ｎ−１）個（Ｎは２
以上の正整数）のデータチャネルで構成されたユニポー
ラ符号信号列を入力し1B2B符号変換器21で1B2B符号変換
して電気光変換器２、光ファイバ伝送路を介して送信す
る。受信側ではこの送信信号を光電気変換器３を介して
受信し1B2B符号復号器24でユニポーラ符号信号列に復号
する。
である。第３図において、送信側ではｒ個のフレーム同
期ビットをオクテット多重したフレーム同期チャネルお
よびデータをオクテット多重した（Ｎ−１）個（Ｎは２
以上の正整数）のデータチャネルで構成されたユニポー
ラ符号信号列を入力し1B2B符号変換器21で1B2B符号変換
して電気光変換器２、光ファイバ伝送路を介して送信す
る。受信側ではこの送信信号を光電気変換器３を介して
受信し1B2B符号復号器24でユニポーラ符号信号列に復号
する。
1B2B符号復号器24の出力信号は８ビットシフトレジス
タ５で直列並列変換して８系列のデータ列にされる。フ
レーム同期パタン検出器27は８ビットシフトレジスタ５
の内容に基づいてフレーム同期パタンを検出する。この
フレーム同期パタン演出器27の検出出力に基づいてフレ
ーム同期検出器８、ローカルフレームカウンタ９、保護
回路10およびノアゲート11からなるフレーム同期復帰手
段によりフレーム同期の復帰を行っていた。
タ５で直列並列変換して８系列のデータ列にされる。フ
レーム同期パタン検出器27は８ビットシフトレジスタ５
の内容に基づいてフレーム同期パタンを検出する。この
フレーム同期パタン演出器27の検出出力に基づいてフレ
ーム同期検出器８、ローカルフレームカウンタ９、保護
回路10およびノアゲート11からなるフレーム同期復帰手
段によりフレーム同期の復帰を行っていた。
従来、フレーム同期方式は、第３図に示すように符号
則違反（CRV）を併用しないでフレーム同期ビットのみ
でフレーム同期を検出していた。
則違反（CRV）を併用しないでフレーム同期ビットのみ
でフレーム同期を検出していた。
ここで上記のフレーム構成ではフレーム同期復帰時間
TF1は次式で表される。
TF1は次式で表される。
T2;1ビットタイムスロット、 T1;1フレームタイムスロット（T1＝8NT2）、 N;フレーム長（チャネル数）、 P;フレーム同期パタン検出器がフレーム同期と見誤る確
率（ r;フレーム同期ビット数） 式（１）に T1＝8NT2 を代入して次式を得る。
率（ r;フレーム同期ビット数） 式（１）に T1＝8NT2 を代入して次式を得る。
式（１）′よりフレーム長Ｎが大きい場合に同期復帰
時間TF1も大きくなる。
時間TF1も大きくなる。
しかし、このような従来例のフレーム同期方式では、
式（１）′より装置的にフレーム長Ｎを大きくする必要
のある場合に、フレーム同期復帰時間TF1も大きくな
り、装置的な同期復帰時間要求を満足するためにはフレ
ーム同期ビット数ｒを増やすことが必要になるが、オク
テッド多重ではフレーム同期ビット数ｒは８以下であ
り、フレーム同期復帰時間TF1が装置的な制約になる欠
点があった。
式（１）′より装置的にフレーム長Ｎを大きくする必要
のある場合に、フレーム同期復帰時間TF1も大きくな
り、装置的な同期復帰時間要求を満足するためにはフレ
ーム同期ビット数ｒを増やすことが必要になるが、オク
テッド多重ではフレーム同期ビット数ｒは８以下であ
り、フレーム同期復帰時間TF1が装置的な制約になる欠
点があった。
本発明は上記の欠点を解決するもので、同期外れ状態
のときにフレーム同期パタンが一致すると見誤る確率を
減少し、フレーム同期復帰時間を短くできるフレーム同
期方式を提供することを目的とする。
のときにフレーム同期パタンが一致すると見誤る確率を
減少し、フレーム同期復帰時間を短くできるフレーム同
期方式を提供することを目的とする。
本発明は、フレーム同期方式において、1B2B符号変換
器は、ｒ個のフレーム同期ビットの先頭ビットに対して
1B2B符号則違反を施す手段を含み、1B2B符号復合器は、
1B2B符号則違反を検出する手段を含み、この検出する手
段の検出出力を第一のシフトレジスタによる遅延に対応
して８ビット遅延させる第二のシフトレジスタを備え、
フレーム同期パタン検出器は、第二のシフトレジスタの
出力と第一のシフトレジスタの内容との論理積によりフ
レーム同期パタンを検出する手段を含むことを特徴とす
る。
器は、ｒ個のフレーム同期ビットの先頭ビットに対して
1B2B符号則違反を施す手段を含み、1B2B符号復合器は、
1B2B符号則違反を検出する手段を含み、この検出する手
段の検出出力を第一のシフトレジスタによる遅延に対応
して８ビット遅延させる第二のシフトレジスタを備え、
フレーム同期パタン検出器は、第二のシフトレジスタの
出力と第一のシフトレジスタの内容との論理積によりフ
レーム同期パタンを検出する手段を含むことを特徴とす
る。
1B2B符号変換器はｒ個のフレーム同期ビットの先頭ビ
ットに対して1B2B符号則違反を行って送信する。1B2B符
号復号器は送信信号から符号則違反を検出する。８ビッ
トシフトレジスタは検出出力を直列並列変換し、フレー
ム同期パタン検出器は第一および第二のシフトレジスタ
の内容の論理積によりフレーム同期パタンを検出する。
以上の動作により同期外れ状態のときにフレーム同期パ
タンが一致すると見誤る確率を減少し、フレーム同期復
帰時間を短くできる。
ットに対して1B2B符号則違反を行って送信する。1B2B符
号復号器は送信信号から符号則違反を検出する。８ビッ
トシフトレジスタは検出出力を直列並列変換し、フレー
ム同期パタン検出器は第一および第二のシフトレジスタ
の内容の論理積によりフレーム同期パタンを検出する。
以上の動作により同期外れ状態のときにフレーム同期パ
タンが一致すると見誤る確率を減少し、フレーム同期復
帰時間を短くできる。
本発明の実施例について図面を参照して説明する。第
１図は本発明第一実施例フレーム同期装置のブロック構
成図である。第１図において、フレーム同期装置は、入
力するユニポーラ符号信号列を1B2B符号変換して送信す
る1B2B符号変換器１を備え、このユニポーラ符号信号列
は、ｒ個（ｒは１以上８以下の整数）のフレーム同期ビ
ットをオクテット多重したフレーム同期チャネルおよび
データをオクテット多重した（Ｎ−１）個（Ｎは２以上
の正整数）のデータチャネルで構成され、1B2B符号変換
器の送信信号を電気光変換器２および光電気変換器３を
介して受信し復号する1B2B符号復号器４と、1B2B符号復
号器４の出力ユニポーラ符号信号列およびクロック信号
を入力しユニポーラ符号信号列を直列並列変換して８系
列のデータ列とする第一のシフトレジスタとして８ビッ
トシフトレジスタ５と、８ビットシフトレジスタ５の内
容に基づいてフレーム同期パタンを検出するフレーム同
期パタン検出器７と、1B2B符号復号器４のクロック信号
を入力し、フレーム位置パルスを出力する１ビット即時
シフト形式のローカルフレームカウンタ９と、フレーム
同期パタン検出器７の検出出力とローカルフレームカウ
ンタ９のフレーム位置パルスとの論理積をとるフレーム
同期検出器８と、フレーム同期検出器８の一致検出信号
を入力し前方保護および後方保護を行い同期正常信号を
出力する保護回路20と、フレーム同期検出器８の一致検
出信号と保護回路10の同期正常信号との否定論理和をロ
ーカルフレームカウンタ９に与えるノアゲート11とを備
える。
１図は本発明第一実施例フレーム同期装置のブロック構
成図である。第１図において、フレーム同期装置は、入
力するユニポーラ符号信号列を1B2B符号変換して送信す
る1B2B符号変換器１を備え、このユニポーラ符号信号列
は、ｒ個（ｒは１以上８以下の整数）のフレーム同期ビ
ットをオクテット多重したフレーム同期チャネルおよび
データをオクテット多重した（Ｎ−１）個（Ｎは２以上
の正整数）のデータチャネルで構成され、1B2B符号変換
器の送信信号を電気光変換器２および光電気変換器３を
介して受信し復号する1B2B符号復号器４と、1B2B符号復
号器４の出力ユニポーラ符号信号列およびクロック信号
を入力しユニポーラ符号信号列を直列並列変換して８系
列のデータ列とする第一のシフトレジスタとして８ビッ
トシフトレジスタ５と、８ビットシフトレジスタ５の内
容に基づいてフレーム同期パタンを検出するフレーム同
期パタン検出器７と、1B2B符号復号器４のクロック信号
を入力し、フレーム位置パルスを出力する１ビット即時
シフト形式のローカルフレームカウンタ９と、フレーム
同期パタン検出器７の検出出力とローカルフレームカウ
ンタ９のフレーム位置パルスとの論理積をとるフレーム
同期検出器８と、フレーム同期検出器８の一致検出信号
を入力し前方保護および後方保護を行い同期正常信号を
出力する保護回路20と、フレーム同期検出器８の一致検
出信号と保護回路10の同期正常信号との否定論理和をロ
ーカルフレームカウンタ９に与えるノアゲート11とを備
える。
ここで本発明の特徴とするところは、1B2B符号変換器
１は、上記ｒ個のフレーム同期ビットの先頭ビットに対
して1B2B符号則違反を行う手段を含み、1B2B符号復号器
４は、1B2B符号則違反を検出する手段を含み、この検出
する手段の検出出力を直列並列変換する第二のシフトレ
ジスタとして８ビットシフトレジスタ６を備え、フレー
ム同期パタン検出器７は、二つの８ビットシフトレジス
タ５、６の内容の論理積によりフレーム同期パタンを検
出する手段を含むことにある。
１は、上記ｒ個のフレーム同期ビットの先頭ビットに対
して1B2B符号則違反を行う手段を含み、1B2B符号復号器
４は、1B2B符号則違反を検出する手段を含み、この検出
する手段の検出出力を直列並列変換する第二のシフトレ
ジスタとして８ビットシフトレジスタ６を備え、フレー
ム同期パタン検出器７は、二つの８ビットシフトレジス
タ５、６の内容の論理積によりフレーム同期パタンを検
出する手段を含むことにある。
このような構成のフレーム同期装置の動作について説
明する。第２図は本発明のフレーム同期装置のユニポー
ラ符号信号列のフレームフォーマットである。第２図に
示すように、ユニポーラ符号信号列は８ビットのフレー
ム同期チャネルおよびそれに続く（Ｎ−１）個のデータ
チャネルから構成される。
明する。第２図は本発明のフレーム同期装置のユニポー
ラ符号信号列のフレームフォーマットである。第２図に
示すように、ユニポーラ符号信号列は８ビットのフレー
ム同期チャネルおよびそれに続く（Ｎ−１）個のデータ
チャネルから構成される。
第１図において、送信側は1B2B符号変換器１でユニポ
ーラ符号信号列を1B2B符号変換するとともに、フレーム
同期ビットの先頭ビットに同期したフレーム同期ビット
位置情報を受け、このフレーム同期ビット位置に対応し
た1B2B符号ビットにおける符号則を乱す。受信側では1B
2B符号復号器４で1B2B符号を逆変換しユニポーラ符号信
号列に戻すとともに符号則違反を検出してCRV信号を出
力する。フレーム同期パタン検出器７はユニポーラ符号
信号列とCRV信号とを得る。ユニポーラ符号信号列中の
フレーム同期パタンを検出するのにCRV信号も加えて論
理積をとる。
ーラ符号信号列を1B2B符号変換するとともに、フレーム
同期ビットの先頭ビットに同期したフレーム同期ビット
位置情報を受け、このフレーム同期ビット位置に対応し
た1B2B符号ビットにおける符号則を乱す。受信側では1B
2B符号復号器４で1B2B符号を逆変換しユニポーラ符号信
号列に戻すとともに符号則違反を検出してCRV信号を出
力する。フレーム同期パタン検出器７はユニポーラ符号
信号列とCRV信号とを得る。ユニポーラ符号信号列中の
フレーム同期パタンを検出するのにCRV信号も加えて論
理積をとる。
CRV信号を加えて論理積を取る場合に、同期外れにも
かかわらず同期パタンと見誤る確率P1は、 で与えられる。ここで、 ｒはフレーム同期ビット数、P2は符号則違反が発生する
確率である。いま、f0は伝送路ビットレートおよびPeは
伝送路符号誤り率とすると、 式（３）を式（２）に代入して となる。したがって、フレーム同期復帰時間TF1は式
（１）に式（４）を代入して たとえば、 Pe＝10-10、f0＝108、ｒ＝４、Ｎ＝105 とすると第２項は約「０」となり、 TF1≒8NT2 ……（６） となる。したがってフレーム同期復帰時間TF1を短くす
ることができる。
かかわらず同期パタンと見誤る確率P1は、 で与えられる。ここで、 ｒはフレーム同期ビット数、P2は符号則違反が発生する
確率である。いま、f0は伝送路ビットレートおよびPeは
伝送路符号誤り率とすると、 式（３）を式（２）に代入して となる。したがって、フレーム同期復帰時間TF1は式
（１）に式（４）を代入して たとえば、 Pe＝10-10、f0＝108、ｒ＝４、Ｎ＝105 とすると第２項は約「０」となり、 TF1≒8NT2 ……（６） となる。したがってフレーム同期復帰時間TF1を短くす
ることができる。
以上説明したように、本発明は、同期外れ状態のとき
にフレーム同期パタンが一致する確率を減らし、フレー
ム同期復帰時間を短縮できる優れた効果がある。
にフレーム同期パタンが一致する確率を減らし、フレー
ム同期復帰時間を短縮できる優れた効果がある。
【図面の簡単な説明】 第１図は本発明一実施例フレーム同期装置のブロック構
成図。 第２図は本発明のフレーム同期装置のユニポーラ符号信
号列のフレームフォーマット。 第３図は従来例のフレーム同期装置のブロック構成図。 １、21……1B2B符号変換器、２……電気光変換器、３…
…光電気変換器、４、24……1B2B符号復号器、５、６…
…８ビットシフトレジスタ、７、27……フレーム同期パ
タン検出器、８……フレーム同期検出器、９……ローカ
ルフレームカウンタ、10……保護回路、11……ノアゲー
ト。
成図。 第２図は本発明のフレーム同期装置のユニポーラ符号信
号列のフレームフォーマット。 第３図は従来例のフレーム同期装置のブロック構成図。 １、21……1B2B符号変換器、２……電気光変換器、３…
…光電気変換器、４、24……1B2B符号復号器、５、６…
…８ビットシフトレジスタ、７、27……フレーム同期パ
タン検出器、８……フレーム同期検出器、９……ローカ
ルフレームカウンタ、10……保護回路、11……ノアゲー
ト。
Claims (1)
- 【請求項１】入力するユニポーラ符号信号列を1B2B符号
変換して送信する1B2B符号変換器（１）を備え、 このユニポーラ符号信号列は、ｒ個（ｒは１以上８以下
の整数）のフレーム同期ビットをオクテット多重したフ
レーム同期チャネルおよびデータをオクテット多重した
データチャネルで構成され、 上記1B2B符号変換器の送信信号を復号する1B2B符号復号
器（４）と、この1B2B符号復号器の出力信号を直列並列
変換して８系列のデータ列とする第一のシフトレジスタ
（５）と、この第一のシフトレジスタの内容に基づいて
フレーム同期パタンを検出するフレーム同期パタン検出
器（７）と を備えたフレーム同期方式において、 上記1B2B符号変換器は、上記ｒ個のフレーム同期ビット
の先頭ビットに対して1B2B符号則違反を施す手段を含
み、 上記1B2B符号復号器は、1B2B符号則違反を検出する手段
を含み、 この検出する手段の検出出力を上記第一のシフトレジス
タによる遅延に対応して８ビット遅延させる第二のシフ
トレジスタ（６）を備え、 上記フレーム同期パタン検出器は、上記第二のシフトレ
ジスタの出力と上記第一のシフトレジスタの内容との論
理積によりフレーム同期パタンを検出する手段を含む ことを特徴とするフレーム同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63185881A JP2668967B2 (ja) | 1988-07-26 | 1988-07-26 | フレーム同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63185881A JP2668967B2 (ja) | 1988-07-26 | 1988-07-26 | フレーム同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0235840A JPH0235840A (ja) | 1990-02-06 |
| JP2668967B2 true JP2668967B2 (ja) | 1997-10-27 |
Family
ID=16178511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63185881A Expired - Lifetime JP2668967B2 (ja) | 1988-07-26 | 1988-07-26 | フレーム同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2668967B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61111033A (ja) * | 1984-11-02 | 1986-05-29 | Fujitsu Ltd | フレ−ム同期方式 |
-
1988
- 1988-07-26 JP JP63185881A patent/JP2668967B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0235840A (ja) | 1990-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0545915B1 (en) | Device for transmitting data words representing a digitized analog signal | |
| US4771440A (en) | Data modulation interface | |
| JPH0124385B2 (ja) | ||
| CA2278534C (en) | Encoder and decoder | |
| US4766602A (en) | Synchronizing signal decoding | |
| JP2668968B2 (ja) | フレーム同期方式 | |
| JPS59139747A (ja) | デジタル伝送回線上の設備を遠隔監視する方法及び装置 | |
| JP2668967B2 (ja) | フレーム同期方式 | |
| US7352301B2 (en) | Method for transmitting a data flow over an optical bus, corresponding system and computer program product | |
| EP0326614B1 (en) | Synchronous signal decoder | |
| US4928289A (en) | Apparatus and method for binary data transmission | |
| DK129086A (da) | System til synkronisering af digitale informationssignaler | |
| US5510786A (en) | CMI encoder circuit | |
| EP0450148A2 (en) | Decoding circuit for inhibiting error propagation | |
| JPS6333818B2 (ja) | ||
| JPH01292927A (ja) | データ伝送方式 | |
| KR100249775B1 (ko) | 광 패킷 스위치를 위한 완전 광 헤더 구조 및검출방법 | |
| JPS6324581B2 (ja) | ||
| JPS61263326A (ja) | フレ−ム同期検出方法 | |
| JPH0556025A (ja) | 伝送路符号処理方式 | |
| JPH0131743B2 (ja) | ||
| JPH03149931A (ja) | 並列信号間位相同期回路 | |
| JPH0612880B2 (ja) | 復号器 | |
| JPH01101749A (ja) | 補助信号伝送方法 | |
| JPS60150346A (ja) | 時分割多重伝送装置 |