JP6192642B2 - 符号化および／または復号化するための回路装置および方法 - Google Patents

Description

本発明は、主に、光学的および／または電気的な、特に、シリアル化された信号リンクの技術分野、特に、請求項１のプリアンブルに記載の回路装置、および、請求項１０のプリアンブルに記載の方法に関する。

最新の携帯電話、ノートパソコンまたは携帯ゲーム機におけるディスプレイは、特に、パラレルデータバスによって制御され、該データバスは、カラービットと必要な同期ビットを介して情報を受け取る。このデータがパラレルで伝送される場合、このパラレルデータ伝送は、幅広のフラットリボンケーブルを必要とし、または、プリント回路基板上に比較的広いスペースを要し、そのため、こうした装置のこれ以上の小型化が妨げられている。

この並列データをシリアル化した後に非直列化するための方法があるが、それら従来の方法のうちのほんのわずかしかＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ：直流）バランス型のデータ伝送に適していない。

そのようなＤＣバランス型のデータ伝送を保証する方法は、用いる符号化および復号化方法により、追加的に伝送される大量の余剰シリアルビットを有している。このデータがシリアル化、および非直列化される場合、従来用いられている符号化および復号化方法により、大量の追加ビットが追加的に伝送され、または、データおよび関連するクロック信号を伝送するためには、２つ以上の差動ラインが必要であり、それにより、ここでもまた、こうした装置を小型化するという目的が妨げられる。

ＤＣバランス型信号を受け取るために、異なるビット幅を用いた符号化および復号化方法を採用する。最も周知されている符号化／復号化方法は、８ｂ／１０ｂ符号化／復号化（８ｂ＝８ビット、１０ｂ＝１０ビット）である。ほとんどの場合、このような８ｂ／１０ｂ符号化／復号化は、６ｂ／５ｂ復号器ブロックに関連する５ｂ／６ｂ符号器ブロックと、４ｂ／３ｂ復号器ブロックに関連する３ｂ／４ｂ符号器ブロックと、を備えている。

このような５ｂ／６ｂブロックおよび３ｂ／４ｂブロックに用いられる基準は、一般的に、Ａｌｂｅｒｔ Ｘ．Ｗｉｄｍｅｒ（ＩＢＭ Ｒｅｓｅａｒｃｈ Ｄｉｖｉｓｉｏｎ）の命令およびテーブルである。本発明に関する適切な技術的背景に関しては、先行技術の米国特許第６９１１９２１号明細書（特許文献１）を参照することができる。

米国特許第６９１１９２１号明細書

上述した欠点および不十分な点を発端として、ならびに概略が説明された従来技術を考慮して、本発明の目的は、効率的なＤＣバランス型の符号化および／または復号化が、特に、可能な限り少ないオーバヘッドで可能である方法で、上述したタイプの回路装置および上述したタイプの方法をさらに発展させることである。

この目的は、請求項１の特徴を有する回路装置と、請求項１０の特徴を有する方法によって、具体的には、２４ビットのＲＧＢビデオ信号を符号化および／または復号化することにより、例えば、２７ビット／３２ビット符号化／復号化を用いて達成され、それを用いて、ＤＣバランス型のシリアル光学および／または電気的データ接続または伝送のために、ほんのわずかの追加ビットしか生じず、そのため、生じるデータオーバヘッドが非常に小さくなる方法で、伝送するデータを符号化および／または復号化することが可能である。

本発明の有利な実施形態および適切なさらなる発展は、それぞれの従属項において特徴付けられている。

本発明を用いて、一方では、ＤＣバランス型のシリアルデータ伝送に適した３２ビット長のデータワードを生成することが可能であり、他方では、３２ビット長のデータワードを、エラーのない２７ビット幅のデータワードに復号化することが可能である。

本発明によれば、これは、５つの５ｂ／６ｂ符号器ブロックと、１つの２ｂ／２ｂ符号器ブロックを符号化側で用い、および、５つの６ｂ／５ｂ復号器ブロックと、１つの２ｂ／２ｂ復号器ブロックを復号化側で用いて実現され、この場合、５ｂ／６ｂコード（５ｂ６ｂコード）はラインコードであり、一方では、ＤＣ電流補償が確実にされるように、および他方では、データ信号からのクロックリカバリが可能であるように、５ビットデータが、６ビットで符号化される。

５ｂ／６ｂ符号化によって生成されたデータストリームは、元のデータストリームと比較して２０パーセントのオーバヘッドを有しているが、４ｂ／５ｂ符号化を用いる限りにおいて、通常用いられる４ｂ／５ｂ符号化と比較して進歩であり、正味のまたは使用可能なデータ転送速度（いわゆるペイロード）に対する全体的なデータ転送速度は、そのデータオーバヘッドにより、２５パーセント増加する。

本発明に従って用いられる２ｂ／２ｂ符号器ブロックおよび２ｂ／２ｂ復号器ブロックにより、ディスパリティ情報の利用時に、４つの可能性のある入力情報（すなわち、００，０１，１０，１１）のうちの３つを確実にＤＣバランス型の信号を生成するために用いることができる。

この４つの可能性のある入力信号のうちの３つを利用することは、ＤＥ（Ｄａｔａ Ｅｎａｂｌｅ：データイネーブル）信号と、ＨＳ（Ｈｏｒｉｚｏｎｔａｌ Ｓｙｎｃｈｒｏｎｉｓａｔｉｏｎ：水平同期）が、２つのデータ入力部に接続され、ＶＥＳＡ規格に準拠する方法を参照することができる。（ｈｔｔｐ：／／ｗｗｗ．ｖｅｓａ．ｏｒｇ／を参照）

本発明は、伝送される利用可能なデータ量を低減することなく、伝送する、およびこの符号化の下流での少なくとも１つの多重化によって、既にシリアル化されている符号化ビットの数を低減する可能性を大きくし、これにより、ここでもまた、所要の全体的なデータ伝送速度が低減され、シリアルデータ伝送に関する電力消費が低減される。

実施例として、本発明は、少なくとも１つの最大で２４ビット幅のディジタルＲＧＢデータソース、具体的には、少なくとも１つの、例えば、画像ソースとして機能する高解像度カメラまたは少なくとも１つのアプリケーションプロセッサと、少なくとも１つの最大で２４ビット幅のディジタルＲＧＢデータシンク、具体的には、少なくとも１つのアプリケーションプロセッサ、または、少なくとも１つの、例えば、画像シンクとして機能する高解像度ディスプレイまたはモニタとの間での、一括化された、またはシリアル化された光学および／または電気的信号伝送に用いることができる。

原理的には、光学的に、具体的には、少なくとも１つの媒体に基づいて、例えば、少なくとも１つの光導波路に基づいて、例えば、少なくとも１つのガラス繊維および／またはプラスチック繊維に基づいて、および／または電気的に、またはガルバニックに、具体的には、少なくとも１つの電気的またはガルバニックなリンクに基づいて、例えば、少なくとも１つの銅ケーブルに基づいて、および／または例えば、少なくとも１つのプリント回路基板上に配置された少なくとも１つの電気的ラインに基づいて、該信号リンクを実現すること、および該信号リンクを作動させることが可能である。

前述したように、本発明に関する教示を有利な方法で具体化し、およびさらに発展させるための様々な可能性がある。このため、一方において、請求項１および請求項１０に従属する請求項について、他方において、本発明の追加的な実施形態、特徴および効果が、以下でより詳細に、とりわけ、図１〜図３Ｂに示されている例示的な実施形態によって説明されている。

本発明の方法に従って作動する、本発明による回路装置の実施形態の概念的略図である。 それを用いて、５つの入力ビットを６つの出力ビットに変換することができ、および本発明を実施する場合に用いることのできる、先のＡｌｂｅｒｔ Ｘ．Ｗｉｄｍｅｒ（ＩＢＭ Ｒｅｓｅａｃｈ Ｄｉｖｉｓｉｏｎ）５ｂ／６ｂ符号化テーブルの実施形態である。 それを用いて、２つの入力ビットを２つの出力ビットに変換することができ、および本発明を実施する場合に用いることのできる、合計で２４の可能性のある２ｂ／２ｂ符号化テーブルの実施形態である。 図３Ａの２ｂ／２ｂ符号化テーブルと同じ値で、およびそれを用いて、２つの入力ビットを２つの出力ビットに変換することができる、追加的な２３の可能性のある２ｂ／２ｂ符号化テーブルである。

図１〜図３Ｂにおいて、類似のまたは同様の実施形態、要素または機能には、同一の参照符号が付けられている。

（発明を具体化するための最良の方法）
本発明による図１に示す回路装置１００を用いて、最大で２４ビット幅のＲＧＢビデオ信号から成るデータストリームを符号化（<-->符号器１０）および復号化（<-->復号器６０）することができる。

このため、回路装置１００は、符号化側において、互いに並列に配置された５つの５ｂ／６ｂ符号化ブロック２０と、５ｂ／６ｂ符号化ブロック２０に並列に配置された２ｂ／２ｂ符号化ブロック３０と、を有する符号器１０を、復号化側において、互いに並列に配置された５つの６ｂ／５ｂ復号器ブロック７０と、６ｂ／５ｂ復号器ブロック７０に並列に配置された２ｂ／２ｂ復号化ブロック８０と、を有する復号器６０を、備えている。

符号器１０を用いて、符号器１０と復号器６０との間でのＤＣバランス型のシリアル化データ伝送に適した、任意の量の３２ビット長のデータワードから成るシーケンスを備えるデータストリームを生成することが可能である。シリアライゼーションは、符号器１０の下流に配置され、および該データストリームを、シリアルシーケンスで確実に出力することができる３２−ｔｏ−１マルチプレクサ４０（いわゆるＭｕｘ）を用いて実現される。

符号化を実施するために、５つの５ｂ／６ｂ符号器ブロック２０の各々は、そのデータ入力部２２において、５ビット幅のディジタル信号を受け取ることができ、およびそれらを６ビット幅の信号に変換することができ、該６ビット幅のディジタル信号は、それぞれのデータ出力部２４によって出力される（図１の参照符号２２，２４は、５つの５ｂ／６ｂ符号器ブロック２０のうちの中央の１つのために図示されているが、５つ全ての５ｂ／６ｂ符号器ブロック２０に同様に当てはまる）。

さらに、５ｂ／６ｂ符号器ブロック２０の各々は、データに加えて、ディスパリティも処理されるため、入ってくるディスパリティ情報Ｄ＿ｉｎのためのディスパリティ入力部２６と、出ていくディスパリティ情報Ｄ＿ｏｕｔのためのディスパリティ出力部２８とを備えている（図１の参照符号２６，２８は、５つの５ｂ／６ｂ符号器ブロック２０のうちの中央の１つのために図示されているが、５つ全ての５ｂ／６ｂ符号器ブロック２０に同様に当てはまる）。

この５ｂ／６ｂ変換の場合、実施例として、Ａｌｂｅｒｔ Ｘ．Ｗｉｄｍｅｒ（ＩＢＭ Ｒｅｓｅａｃｈ Ｄｉｖｉｓｉｏｎ）による、図２に示す符号化テーブルを用いることができる。そのため、図２において、５ビットの入力ワードの５つの個々のビットは、文字Ａ，Ｂ，Ｃ，Ｄ，Ｅで示され、さらに、図２において、６ビットの出力ワードの６つの個々のビットは、文字ａ，ｂ，ｃ，ｄ，ｅ，ｉで示されている。したがって、図２の例示的な符号化テーブルを用いて、５ｂ／６ｂ符号化方法は、データ出力部２４を介して出ていく６ビットのシンボルの型（ａ，ｂ，ｃ，ｄ，ｅ，ｉ）で、データ入力部２２を介して届く５ビットのワードＡＢＣＤＥを示す。

３２個の５ビットの入力ワードＡＢＣＤＥの一部は、６ビットの出力シンボルａｂｃｄｅｉに変換され、該出力シンボルは、同じ数の０と１、すなわち、それぞれ、３つの０と、３つの１を含み、結果、バランス型またはＤＣバランス型またはＤＣニュートラルとして示されるため、ＤＣニュートラルとして伝送することができる。したがって、図２の符号化テーブルによる実施例として、伝送する３２個の５ビットの入力ワードのうちの１９は、ＤＣニュートラルに伝送可能な６ビットの出力シンボルａｂｃｄｅｉに変換される。

伝送する３２個の５ビットの入力ワードＡＢＣＤＥの残りの部分は、６ビットの出力シンボルに変換され、該出力シンボルは、同じ数の０と１を含まないが、４つの０と２つの１、または、２つの０と４つの１を含み、結果、別々に解釈した場合に、ＤＣニュートラルに伝送可能ではない、アンバランス型またはＤＣアンバランス型または非ＤＣニュートラルとして示される。

そのため、図２の符号化テーブルによる実施例として、３２個の５ビットの入力ワードのうちの１３は、ＤＣニュートラルに伝送可能ではない６ビットの出力シンボルａｂｃｄｅｉに変換される。これら１３の入力ワードＡＢＣＤＥの場合、それぞれに、２つの可能性のある出力シンボル、すなわち、主要なａｂｃｄｅｉと代替のａｂｃｄｅｉとが存在する。第１の出力シンボル、すなわち、主要なａｂｃｄｅｉが用いられるか、第２の出力シンボル、すなわち、代替のａｂｃｄｅｉが用いられるかは、それぞれに既に送信されているアンバランス型出力シンボルに依存する。

２ｂ／２ｂ符号器ブロック３０は、５つの５ｂ／６ｂ符号器ブロック２０に並列に接続され、該符号器ブロックは、データ入力部３２とデータ出力部３４を備えている。さらに、２ｂ／２ｂ符号器ブロック３０は、データに加えて、ディスパリティも処理されるため、入ってくるディスパリティ情報Ｄ＿ｉｎのためのディスパリティ入力部３６と、出ていくディスパリティ情報Ｄ＿ｏｕｔのためのディスパリティ出力部３８を備えている。

この２ｂ／２ｂ変換は、例えば、図３Ａに示す符号化テーブルを用いて実現することができる。図３Ａの２ｂ／２ｂ符号化テーブルと同様、それを用いて、２つの入力ビットを２つの出力ビットに変換することができる、追加的な２３の可能性のある２ｂ／２ｂ符号化テーブルを図３Ｂに示す。

そのため、図３Ａにおいて、２ビットの入力ワードの２つの個々のビットは、文字Ａ，Ｂで示され、図３Ａにおいて、２ビットの出力ワードの２つの個々のビットは、文字ａ，ｂで示されている。したがって、図３Ａの例示的な符号化テーブルに基づいて、２ｂ／２ｂ符号化方法は、データ出力部３４を介して出ていく２ビットのシンボルの型でデータ入力部３２に届く２ビットのワードＡＢを示す。

４つの２ビットの入力ワードＡＢの一部は、２ビットの出力シンボルａｂに変換され、該出力シンボルは、同じ数の０と１、すなわち、それぞれ、１つの０と、１つの１を含み、結果、バランス型またはＤＣバランス型またはＤＣニュートラルとして示されるため、ＤＣニュートラルに伝送することができる。したがって、図３Ａの例示的な符号化テーブルによれば、伝送する２つの２ビットの入力ワード０１（すなわち、Ａ＝０，Ｂ＝１）および１０（すなわち、Ａ＝１，Ｂ＝０）は、ＤＣニュートラルに伝送可能な２ビットの出力シンボル０１（すなわち、ａ＝０，ｂ＝１）および１０（すなわち、ａ＝１，ｂ＝０）に変換される。

図３Ａの符号化テーブルによる、２ビットの入力ワードＡＢの残りの部分の１つは、２ビットの出力シンボルａｂに変換され、該出力シンボルは、同じ数の０および１を含まないが、２つの０、または、２つの１を含み、結果、別々に解釈した場合に、ＤＣニュートラルに伝送可能ではない、アンバランス型またはＤＣアンバランス型または非ＤＣニュートラルとして示される。

したがって、図３Ａの符号化テーブルに従って、伝送する２ビットの入力ワード００（すなわち、Ａ＝０，Ｂ＝０）は、ＤＣニュートラルに伝送可能ではない２ビットの出力シンボル００（すなわち、ａ＝０，ｂ＝０）または１１（すなわち、ａ＝１，ｂ＝１）に変換される。この入力シンボル００（すなわち、Ａ＝０，Ｂ＝０）の場合、２つの可能性のある出力シンボル、すなわち、主要なａｂ（＝００）と代替的なａｂ（＝１１）とが存在する。第１の出力シンボル、すなわち、主要なａｂが用いられるか、第２の出力シンボル、すなわち、代替的なａｂが用いられるかは、それぞれに既に送信されているアンバランス型入力シンボルに依存する。

４つの２ビットの入力ワードＡＢの４番目（図３Ａの実施形態において、２ビットの入力ワード１１、すなわち、Ａ＝１，Ｂ＝１）は、図３Ａの例示的な符号化テーブルに従って、必要ないか、または用いられない。したがって、２ｂ／２ｂ符号器ブロック３０により、このような３２ビットの出力データワードのシリアルシーケンスから成る出力データストリームが、符号化する２７の入力信号とは無関係に、常にＤＣバランス型であるような方法で、ディスパリティ情報を用いて、確実に４つの可能性のある２ビットの入力ワードＡＢ（＝００，０１，１０，１１）のうちの３つ（すなわち、００，０１，１０）が用いられて、３２ビットの出力データワードに挿入される。

２ｂ／２ｂ符号器ブロック３０の入力部における４つの可能性のある入力信号００，０１，１０，１１から３つへの制限は、有利には、特に、ＤＥ（データイネーブル）信号およびＨＳ（水平同期）信号が、それら２つの信号を、時間的一致なく伝達することができるため、２つのデータ入力部３２とデータ出力部３４に接続される場合に可能である。

５ｂ／６ｂ符号器ブロック２０を介して、４つの０および２つの１を有するアンバランス型の６ビットの出力シンボルａｂｃｄｅｉが伝送されるか、２つの０および４つの１を有するアンバランス型の６ビットの出力シンボルａｂｃｄｅｉが伝送されるか、２ｂ／２ｂ符号器ブロック３０を介して、２つの０を有し、１を有していないアンバランス型の２ビットの出力シンボルが伝送されるか、０を有しておらず、２つの１を有しているアンバランス型の２ビットの出力シンボルが伝送されるか、の判断は、入ってくるディスパリティ情報Ｄ＿ｉｎによって決定される。この技術的方策を用いて、それぞれポテンシャルフリーで、アンバランス型の６ビットの出力シンボルａｂｃｄｅｉを、５ｂ／６ｂ符号器ブロック２０を介して伝送することができ、または、アンバランス型の２ビットの出力シンボルａｂを、２ｂ／２ｂ符号器ブロック３０を介して伝送することができる。

この目的のために、シーケンシャルアンバランス型出力シンボルの伝送中に、それぞれ（２つの０から成る余剰を伴う、すなわち、アンバランス型の６ビットの出力シンボルａｂｃｄｅｉの場合に、２つの０と、４つの１を有する、または、アンバランス型の２ビットの出力シンボルａｂの場合に、２つの０を有し、１を有していない）１つのグループからの１つのシンボルと、続く（２つの１から成る余剰を伴う、すなわち、アンバランス型の６ビットの出力シンボルａｂｃｄｅｉの場合に、２つの０と、４つの１を有する、または、アンバランス型の２ビットの出力シンボルａｂの場合に、０を有しておらず、２つの１を有している）他方のグループからのシンボルが交互に伝送される。このようにして、経時的に平均化した場合、０と１から成るバランス型のビットシーケンスおよびその結果のＤＣフリー伝送が行われる。

符号器１０の５ｂ／６ｂ符号器ブロック２０および２ｂ／２ｂ符号器ブロック３０の各々は、それぞれのディスパリティ入力部２６または３６を介して、入ってくるディスパリティ情報Ｄ＿ｉｎによって、ＤＣバランス型ではない場合、出力シンボルａｂが、負のディスパリティ、すなわち、１より多い２つの０、すなわち、５ｂ／６ｂ符号器ブロック２０の場合に、４つの０と２つの１を、または、２ｂ／２ｂ符号器ブロック３０の場合に、１がなく、２つの０を、または、正のディスパリティ、すなわち、０より多い２つの１、すなわち、５ｂ／６ｂ符号器ブロック２０の場合に、２つの０と４つの１を、または、２ｂ／２ｂ符号器ブロック３０の場合に、０がなく、２つの１を、備えているか知らされる。

非ＤＣバランス型の出力シンボルを出力するこのようなケースにおいて、バイナリ信号（＝０または１）として構成された該ディスパリティ情報の状態は反転され、すなわち、ディスパリティ入力部２６または３６に届くディスパリティ情報Ｄ＿ｉｎ＝０は、ディスパリティ出力部２８または３８から出ていくディスパリティ情報Ｄ＿ｏｕｔ＝１になり、または、ディスパリティ入力部２６または３６に届くディスパリティ情報Ｄ＿ｉｎ＝１は、ディスパリティ出力部２８または３８から出ていくディスパリティ情報Ｄ＿ｏｕｔ＝０になる。

それにより、続く、または次のアンバランス型の出力シンボルがどちらのディスパリティを備えるべきかが判断され、該ディスパリティ情報は、５つの５ｂ／６ｂ符号器ブロック２０の各々によって、および２ｂ／２ｂ符号器ブロック３０によって、ＤＣバランス型の出力シンボルの場合、不変のディスパリティ情報（Ｄ＿ｏｕｔ＝Ｄ＿ｉｎ）として転送され、および非ＤＣバランス型の出力シンボルの場合、反転ディスパリティ情報（Ｄ＿ｉｎ＝０→Ｄ＿ｏｕｔ＝１、または、Ｄ＿ｉｎ＝１→Ｄ＿ｏｕｔ＝０）として転送され、およびそこから、５つの５ｂ／６ｂ符号器ブロック２０の最初（図１の一番上）へ再転送される。

そのため、アンバランス型の出力シンボルが負のディスパリティ、すなわち、１より多い２つの０を有している場合、すなわち、５ｂ／６ｂ符号器ブロック２０の場合に、４つの０と、２つの１を、２ｂ／２ｂ符号器ブロック３０の場合に、１がなく、２つの０を有している場合、先の出力シンボルから来るディスパリティ情報は反転されて、次の符号器ブロック２０または３０へ転送される。これは、その出力シンボルがアンバランス型かバランス型かに依存し、および該ディスパリティ情報の状態を再反転し、または、それを不変にし、すなわち、具体的には、続くアンバランス型の出力シンボルが、正のディスパリティを伴って生成される。

他方では、アンバランス型の出力シンボルが正のディスパリティ、すなわち、０よりも多い２つの１を有する場合、すなわち、５ｂ／６ｂ符号器ブロック２０の場合に、２つの０と、４つの１を、または、２ｂ／２ｂ符号器ブロック３０の場合に、０がなく、２つの１を有している場合、先の出力シンボルから来るディスパリティ情報は、次の符号器ブロック２０または３０へ転送反転される。これは、その出力シンボルがアンバランス型か、またはバランス型であるかに依存し、および該ディスパリティ情報の状態を再反転し、または、それを不変にし、すなわち、具体的には、続くアンバランス型の出力シンボルが、負のディスパリティを伴って生成される。

最後に、該出力シンボルが、ニュートラルなディスパリティを有する場合、すなわち、該出力シンボルがＤＣバランス型である場合、つまり、先の出力シンボルから来るディスパリティ情報は、次の符号器ブロック２０または３０へ不変で転送される。これは、その出力シンボルがバランス型であるか、またはアンバランス型であるかに依存し、および該ディスパリティ情報の状態を、再び不変にする、または、それを反転させる。

アンバランス型の出力ワードの場合、図２および図３Ａ、図３Ｂの例示的な符号化テーブルにおいて、主要な出力ワードが出力されるか、代替的な出力ワードが出力されるかは、選択することができる該出力シンボルまたは出力ワードのディスパリティが出力されて、先のアンバランス型の出力シンボルまたは出力ワードのディスパリティに反転されるように、入ってくるディスパリティ情報Ｄ＿ｉｎの状態によって判断される。

このアプローチを用いて、大量の出力シンボルにわたる、ＤＣ自由度が確実に実現される。

２つのアンバランス型の出力シンボルの間には、どのような数のバランス型の出力シンボルも存在することができる。例えば、２つのアンバランス型の出力シンボルの間には、シンボルなし、１つのシンボル、いくつかまたは多数のバランス型の出力シンボル、が存在することができる。

復号器６０の構成および機能は、本質的には、符号器１０の上述した構成および機能の鏡像である。

復号器６０を用いて、符号器１０によって供給されたＤＣバランス型のデータストリームの復号化を、２７ビット幅のエラーのないデータストリームで実現することができる。

符号器１０からきて、マルチプレクサ４０によってシリアル化されたデータストリームが、復号器６０の上流の１−ｔｏ−３２デマルチプレクサ５０（いわゆるｄｅｍｕｘ）によって、再び先ず非直列化された後、５つの６ｂ／５ｂ復号器ブロック７０の各々は、６ビット幅のディジタル信号を、そのデータ入力部７２を介して受け取って、復号化して５ビット幅のディジタルワードに変換することができ、該ディジタルワードは、それぞれのデータ出力部７４を介して出力される（図１において、参照符号７２，７４は、６ｂ／５ｂ復号器ブロック７０の中央の１つのために図示されているが、５つ全ての６ｂ／５ｂ復号器ブロック７０に同様に当てはまる）。

さらに、データに加えて、ディスパリティも処理されるため、５つの６ｂ／５ｂ復号器ブロック７０の各々は、入ってくるディスパリティ情報Ｄ＿ｉｎのためのディスパリティ入力部７６と、出ていくディスパリティ情報Ｄ＿ｏｕｔのためのディスパリティ出力部７８とを備えている（図１において、参照符号７６，７８は、５つの復号器ブロック７０のうちの中央の１つのために図示されているが、５つ全ての６ｂ／５ｂ復号器ブロック７０に同様に当てはまる）。

２ｂ／２ｂ復号器ブロック８０は、５つの６ｂ／５ｂ復号器ブロック７０に並列に接続され、該２ｂ／２ｂ復号器ブロックもまた、データ入力部８２およびデータ出力部８４を備えている。さらに、データに加えて、ディスパリティも処理されるため、２ｂ／２ｂ復号器ブロック８０は、入ってくるディスパリティ情報Ｄ＿ｉｎのためのディスパリティ入力部８６と、出ていくディスパリティ情報Ｄ＿ｏｕｔのためのディスパリティ出力部８８とを備えている。

（図１の右半分に示す）復号化側に関して、該ディスパリティ情報の転送については、
バランス型のシンボルまたはバランス型のワードが変わらないままの形態であろうと、
アンバランス型のシンボルまたはアンバランス型のワードを反転する形態であろうと、
（図１の左半分に示した）符号化側の場合に示した上記の説明が全体にわたって当てはまるであろう。

１００ 回路装置
１０ 符号器
２０ 符号器１０の５ｂ／６ｂ符号器ブロック
２２ ５ｂ／６ｂ符号器ブロック２０のデータ入力部
２４ ５ｂ／６ｂ符号器ブロック２０のデータ出力部
２６ ５ｂ／６ｂ符号器ブロック２０のディスパリティ入力部
２８ ５ｂ／６ｂ符号器ブロック２０のディスパリティ出力部
３０ 符号器１０の２ｂ／２ｂ符号器
３２ ２ｂ／２ｂ符号器ブロック３０のデータ入力部
３４ ２ｂ／２ｂ符号器ブロック３０のデータ出力部
３６ ２ｂ／２ｂ符号器ブロック３０のディスパリティ入力部
３８ ２ｂ／２ｂ符号器ブロック３０のディスパリティ出力部
４０ マルチプレクサ、具体的には、３２−ｔｏ−１マルチプレクサ
５０ デマルチプレクサ、具体的には、１−ｔｏ−３２デマルチプレクサ
６０ 復号器
７０ 復号器６０の６ｂ／５ｂ復号器ブロック
７２ ６ｂ／５ｂ復号器ブロック７０のデータ入力部
７４ ６ｂ／５ｂ復号器ブロック７０のデータ出力部
７６ ６ｂ／５ｂ復号器ブロック７０のディスパリティ入力部
７８ ６ｂ／５ｂ復号器ブロック７０のディスパリティ出力部
８０ 復号器６０の２ｂ／２ｂ復号器ブロック
８２ ２ｂ／２ｂ復号器ブロック８０のデータ入力部
８４ ２ｂ／２ｂ復号器ブロック８０のデータ出力部
８６ ２ｂ／２ｂ復号器ブロック８０のディスパリティ入力部
８８ ２ｂ／２ｂ復号器ブロック８０のディスパリティ出力部
Ｄ＿ｉｎ 入ってくるディスパリティ情報
Ｄ＿ｏｕｔ 出ていくディスパリティ情報

Claims (14)

1. データストリームを復号化するために設けられた回路装置（１００）であって、
   互いに並列に配置された５つの６ｂ／５ｂ復号器ブロック（７０）と、前記６ｂ／５ｂ復号器ブロック（７０）と並列に配置された２ｂ／２ｂ復号器ブロック（８０）と、を有する少なくとも１つの復号器（６０）、
   を備え、
   前記６ｂ／５ｂ復号器ブロック（７０）は、少なくとも１つの入ってくるディスパリティ情報（Ｄ＿ｉｎ）のための少なくとも１つのディスパリティ入力部（７６）と、出ていくディスパリティ情報（Ｄ＿ｏｕｔ）のための少なくとも１つのディスパリティ出力部（７８）とを備え、
   前記２ｂ／２ｂ復号器ブロック（８０）は、前記入ってくるディスパリティ情報（Ｄ＿ｉｎ）のための少なくとも１つのディスパリティ入力部（８６）と、前記出ていくディスパリティ情報（Ｄ＿ｏｕｔ）のための少なくとも１つのディスパリティ出力部（８８）とを備え、
   ディスパリティ情報（Ｄ＿ｉｎ）が、前記６ｂ／５ｂ復号器ブロック（７０）の各々の前記ディスパリティ入力部（７６）に入力されて前記ディスパリティ出力部（７８）から出力される際に、および前記２ｂ／２ｂ復号器ブロック（８０）の前記ディスパリティ入力部（８６）に入力されて前記ディスパリティ出力部（８８）から出力される際に、それぞれ前記６ｂ／５ｂ復号器ブロック（７０）に、および前記２ｂ／２ｂ復号器ブロック（８０）に届くデータ信号のＤＣバランスにより、不変である（Ｄ＿ｏｕｔ＝Ｄ＿ｉｎ）、または、反転される（Ｄ＿ｉｎ＝０→Ｄ＿ｏｕｔ＝１、または、Ｄ＿ｉｎ＝１→Ｄ＿ｏｕｔ＝０）回路装置。
2. 互いに並列に配置された５つの５ｂ／６ｂ符号器ブロック（２０）と、前記５ｂ／６ｂ符号器ブロック（２０）と並列に配置された２ｂ／２ｂ符号器ブロック（３０）と、を有する少なくとも１つの符号器（１０）を備える請求項１に記載の回路装置。
3. 前記５ｂ／６ｂ符号器ブロック（２０）は、少なくとも１つの入ってくるディスパリティ情報（Ｄ＿ｉｎ）のための少なくとも１つのディスパリティ入力部（２６）と、出ていくディスパリティ情報（Ｄ＿ｏｕｔ）のための少なくとも１つのディスパリティ出力部（２８）とを備えること、および
   前記２ｂ／２ｂ符号器ブロック（３０）は、前記入ってくるディスパリティ情報（Ｄ＿ｉｎ）のための少なくとも１つのディスパリティ入力部（３６）と、前記出ていくディスパリティ情報（Ｄ＿ｏｕｔ）のための少なくとも１つのディスパリティ出力部（３８）とを備えること、
   を特徴とする請求項２に記載の回路装置。
4. 前記ディスパリティ情報（Ｄ＿ｉｎ）は、前記５ｂ／６ｂ符号器ブロック（２０）の各々の前記ディスパリティ入力部（２６）に入力されて前記ディスパリティ出力部（２８）から出力される際、および前記２ｂ／２ｂ符号器ブロック（３０）の前記ディスパリティ入力部（３６）に入力されて前記ディスパリティ出力部（３８）から出力される際に、それぞれの前記５ｂ／６ｂ符号器ブロック（２０）から出ていくデータ信号のＤＣバランスにより、および２ｂ／２ｂ符号器ブロック（３０）から出ていくデータ信号により、不変である（Ｄ＿ｏｕｔ＝Ｄ＿ｉｎ）、または、反転される（Ｄ＿ｉｎ＝０→Ｄ＿ｏｕｔ＝１、または、Ｄ＿ｉｎ＝１→Ｄ＿ｏｕｔ＝０）ことを特徴とする請求項３に記載の回路装置。
5. 前記５ｂ／６ｂ符号器ブロック（２０）は、少なくとも１つのデータ入力部（２２）および少なくとも１つのデータ出力部（２４）を備えること、
   前記２ｂ／２ｂ符号器ブロック（３０）は、少なくとも１つのデータ入力部（３２）および少なくとも１つのデータ出力部（３４）を備えること、
   前記６ｂ／５ｂ復号器ブロック（７０）は、少なくとも１つのデータ入力部（７２）および少なくとも１つのデータ出力部（７４）を備えること、
   前記２ｂ／２ｂ復号器ブロック（８０）は、少なくとも１つのデータ入力部（８２）および少なくとも１つのデータ出力部（８４）を備えること、
   を特徴とする請求項２〜４のいずれか一項に記載の回路装置。
6. 前記ディスパリティ情報（Ｄ＿ｉｎ，Ｄ＿ｏｕｔ）を用いる前記２ｂ／２ｂ符号器ブロック（３０）または前記２ｂ／２ｂ復号器ブロック（８０）の前記データ入力部（３２または８２）に対して、４つの可能性のある入力信号（００，０１，１０，１１）のうちの３つの入力信号を用いることができることを特徴とする請求項５に記載の回路装置。
7. 前記２ｂ／２ｂ符号器ブロック（３０）または前記２ｂ／２ｂ復号器ブロック（８０）の前記データ入力部（３２または８２）は、
   少なくとも１つのＤＥ（データイネーブル）信号によって、および
   少なくとも１つのＨＳ（水平同期）信号によって、
   作動することができることを特徴とする請求項６に記載の回路装置。
8. 前記符号器（１０）は、それの下流に配置された、少なくとも１つのマルチプレクサ（４０）を有し、それを用いて、前記符号器（１０）によって出力された前記データストリームをシリアル化することができること、および
   前記復号器（６０）は、それの上流に配置された、少なくとも１つのデマルチプレクサ（５０）を有し、それを用いて、前記マルチプレクサ（４０）によって出力されたシリアルデータストリームを非直列化することができることと、
   を特徴とする請求項２〜７の少なくとも一項に記載の回路装置。
9. データストリームを復号化するための方法であって、
   互いに並列に配置された５つの６ｂ／５ｂ復号器ブロック（７０）を用いて、および、前記６ｂ／５ｂ復号器ブロック（７０）と並列に配置された１つの２ｂ／２ｂ復号器ブロック（８０）を用いて復号化すること、
   を有し、
   ディスパリティ情報（Ｄ＿ｉｎ）が、それぞれ前記６ｂ／５ｂ復号器ブロック（７０）および前記２ｂ／２ｂ復号器ブロック（８０）に届くデータ信号のＤＣバランスにより、前記６ｂ／５ｂ復号器ブロック（７０）の各々に入力されてから出力される間に、および前記２ｂ／２ｂ復号器ブロック（８０）に入力されてから出力される間に、不変である（Ｄ＿ｏｕｔ＝Ｄ＿ｉｎ）、または、反転される（Ｄ＿ｉｎ＝０→Ｄ＿ｏｕｔ＝１、または、Ｄ＿ｉｎ＝１→Ｄ＿ｏｕｔ＝０）、
   方法。
10. ５つの５ｂ／６ｂ符号器ブロック（２０）を用いて、および、前記５ｂ／６ｂ符号器ブロック（２０）と並列に配置された１つの２ｂ／２ｂ符号器ブロック（３０）を用いて符号化することを有する請求項９に記載の方法。
11. ディスパリティ情報（Ｄ＿ｉｎ）は、それぞれ前記５ｂ／６ｂ符号器ブロック（２０）および前記２ｂ／２ｂ符号器ブロック（３０）から出ていくデータ信号のＤＣバランスにより、前記５ｂ／６ｂ符号器ブロック（２０）の各々に入力されてから出力される間に、および前記２ｂ／２ｂ符号器ブロック（３０）に入力されてから出力される間に、不変である（Ｄ＿ｏｕｔ＝Ｄ＿ｉｎ）、または、反転される（Ｄ＿ｉｎ＝０→Ｄ＿ｏｕｔ＝１、または、Ｄ＿ｉｎ＝１→Ｄ＿ｏｕｔ＝０）こと、
    を特徴とする請求項１０に記載の方法。
12. 前記ディスパリティ情報（Ｄ＿ｉｎ，Ｄ＿ｏｕｔ）を用いる前記２ｂ／２ｂ符号器ブロック（３０）または前記２ｂ／２ｂ復号器ブロック（８０）のデータ入力部（３２または８２）に対して、４つの可能性のある入力信号（００，０１，１０，１１）のうちの３つの入力信号が用いられることを特徴とする請求項１１に記載の方法。
13. 前記２ｂ／２ｂ符号器ブロック（３０）または前記２ｂ／２ｂ復号器ブロック（８０）の前記データ入力部（３２または８２）は、
    少なくとも１つのＤＥ（データイネーブル）信号によって、および
    少なくとも１つのＨＳ（水平同期）信号によって、
    作動されることを特徴とする請求項１２に記載の方法。
14. 符号器（１０）によって出力された前記データストリームは、前記符号器（１０）の下流に配置された、少なくとも１つのマルチプレクサ（４０）によってシリアル化されること、および前記マルチプレクサ（４０）によって出力されたシリアルデータストリームは、復号器（６０）の上流に配置された、少なくとも１つのデマルチプレクサ（５０）によって非直列化されること、
    を特徴とする請求項１０〜１３の少なくとも一項に記載の方法。

Images