JP2020162094A - 送信装置、受信装置、送受信装置および送受信システム - Google Patents

送信装置、受信装置、送受信装置および送受信システム Download PDF

Info

Publication number
JP2020162094A
JP2020162094A JP2019062762A JP2019062762A JP2020162094A JP 2020162094 A JP2020162094 A JP 2020162094A JP 2019062762 A JP2019062762 A JP 2019062762A JP 2019062762 A JP2019062762 A JP 2019062762A JP 2020162094 A JP2020162094 A JP 2020162094A
Authority
JP
Japan
Prior art keywords
signals
transmission
data signal
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019062762A
Other languages
English (en)
Other versions
JP7224637B2 (ja
Inventor
智洋 坂井
Tomohiro Sakai
智洋 坂井
和久 佐々木
Kazuhisa Sasaki
和久 佐々木
賢 三浦
Masaru Miura
賢 三浦
大介 岩間
Daisuke Iwama
大介 岩間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Priority to JP2019062762A priority Critical patent/JP7224637B2/ja
Priority to KR1020200035390A priority patent/KR20200115238A/ko
Priority to CN202010211904.4A priority patent/CN111757150B/zh
Priority to US16/829,491 priority patent/US11122187B2/en
Publication of JP2020162094A publication Critical patent/JP2020162094A/ja
Application granted granted Critical
Publication of JP7224637B2 publication Critical patent/JP7224637B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/234—Processing of video elementary streams, e.g. splicing of video streams, manipulating MPEG-4 scene graphs
    • H04N21/2343—Processing of video elementary streams, e.g. splicing of video streams, manipulating MPEG-4 scene graphs involving reformatting operations of video signals for distribution or compliance with end-user requests or end-user device requirements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/38—Transmitter circuitry for the transmission of television signals according to analogue transmission standards
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/4104—Peripherals receiving signals from specially adapted client devices
    • H04N21/4122—Peripherals receiving signals from specially adapted client devices additional display device, e.g. video projector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4347—Demultiplexing of several video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video or multiplex stream to a specific local network, e.g. a IEEE 1394 or Bluetooth® network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video or multiplex stream to a specific local network, e.g. a IEEE 1394 or Bluetooth® network
    • H04N21/43632—Adapting the video or multiplex stream to a specific local network, e.g. a IEEE 1394 or Bluetooth® network involving a wired protocol, e.g. IEEE 1394
    • H04N21/43635—HDMI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving MPEG packets from an IP network
    • H04N21/4383—Accessing a communication channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline

Abstract

【課題】伝送すべき信号の種類が増加しても外部インターフェースのケーブルの本数の増加を抑制することができる送受信システム等を提供する。【解決手段】送受信システム１０１において、送信装置１１０は、ラッチ１１１、スクランブラ１１２、符号化部１１３、シリアライザ１１４、セレクタ１１５、トレーニングパターン信号生成部１１６およびＰＬＬ回路１１７を含む。ラッチは、サンプリングクロックが指示するタイミングで複数の信号それぞれのレベルを保持し、その保持した複数の信号をパラレルデータ信号として出力する。符号化部は、ラッチから出力されたパラレルデータ信号に基づいて符号化されたパラレルデータ信号を生成して出力する。シリアライザは、符号化部から出力されたパラレルデータ信号に基づいてシリアルデータ信号を生成して出力する。サンプリングクロックは、複数の信号のうち最も高速な信号の伝送速度以上に高速な周波数を有する。【選択図】図２

Description

本発明は、送信装置、受信装置、送受信装置および送受信システムに関するものである。
近年の電子機器のアプリケーションの発展に伴い、電子機器間で送受信する信号が多様化している。多様化された複数の信号を電子機器間で送受信する場合、これら複数の信号の伝送の媒体である金属等のワイヤが増加し、このことはアプリケーションに制限を与えることになる。アプリケーションの一例に映像機器があり、更に、映像機器の一例に別体型ディスプレイシステムがある。
従来の一体型ディスプレイシステムは、表示部の大型化・薄型化・軽量化に対する要望に応えることに限界があり、配置および利用形態に対する制約の問題もある。これに対して、別体型ディスプレイシステムは、このような一体型ディスプレイシステムが有する限界や制約の問題を解消し得るものとして提案されている（特許文献１参照）。
別体型ディスプレイシステムでは、別体として設けられる二つの筐体の間で映像信号等が送受信される。別体型ディスプレイシステムとして、大型のものでは壁掛けＴＶディスプレイシステムなどがあり、小型のものではヘッドマウントディスプレイシステムなどがある。筐体として、表示部（例えば液晶パネル）、ＴＶチューナ部、ＤＶＤレコーダおよびビデオゲーム機などが挙げられる。
ＴＶチューナ部と表示部とが別体として設けられている別体型ディスプレイシステムを例にして説明すると、次のとおりである。ＴＶチューナ部から外部インターフェースを介して表示部へ映像信号、音声信号および様々な制御信号が送られる。表示部では、送られて来た信号に基づいて、映像が表示され、音声が出力され、或いは、様々な制御がなされる。また、表示部から外部インターフェースを介してＴＶチューナ部へ制御信号が送られる場合もある。
映像信号を伝送する外部インターフェースしてＨＤＭＩ（High-Definition Multimedia Interface、登録商標）が知られている。ＨＤＭＩは、別体型ディスプレイシステムの外部インターフェースにも適用されている。４Ｋ別体型ディスプレイシステムの外部インターフェースとしてＨＤＭＩ２.０を適用する場合、１本のケーブルで映像信号等の伝送が可能である。ＨＤＭＩ２.０の１本のケーブル（タイプＡのコネクタの場合）は、映像系の８本の信号線、制御系の５本の信号線、および、その他の電源線等を含めて、計１９本の信号線（ワイヤ）を有する。
８Ｋ別体型ディスプレイシステムの外部インターフェースとしてＨＤＭＩ２.０を適用しようとする場合、映像伝送量が４Ｋの場合の４倍になるので、映像信号等の伝送には４本のケーブルが必要である。
８Ｋ別体型ディスプレイシステムの外部インターフェースとしてＨＤＭＩ２.１を適用する場合、帯域４８Ｇｂｐｓの信号に圧縮して伝送することにより、既存のコネクタを採用した１本のケーブルを用いて８Ｋの映像信号を伝送することが可能であるとされている。すなわち、１本のケーブルで８Ｋの別体型ディスプレイシステムを実現することが可能であるとされている。
また、４Ｋ，８Ｋ別体型ディスプレイシステムの外部インターフェースは、Ｖ-ｂｙ-Ｏｎｅ（登録商標）（非特許文献１〜３）により映像信号を伝送し、Ｉ２Ｓ（Inter-IC Sound）により音声信号を伝送し、Ｉ２Ｃ（Inter-Integrated Circuit）により制御信号を伝送することで、実現することも考えられる。Ｖ-ｂｙ-Ｏｎｅ（登録商標）は、表示部（例えば液晶パネル）内の映像信号を伝送する内部インターフェースとしてデファクトスタンダードとなっている。
特開２０１３−１３８４２６号公報
"V-by-One(R) HS Standard Version1.52"、［online］、平成３０年９月、ザインエレクトロニクス株式会社、［平成３１年３月２２日検索］、インターネット＜https://www.thine.co.jp/files/user/img/corporate/VBOSTD-V1P52-0000_Abridged%2BEdition.pdf＞ "4K、8K映像向け次世代高速インターフェース規格V-by-One(R) US技術仕様策定のお知らせ"、［online］、平成２９年３月２９日、ザインエレクトロニクス株式会社、［平成３１年３月２２日検索］、インターネット＜https://www.thine.co.jp/news_details/id=1125＞ "ZMPフォーラムにて、8Mカメラ映像を1ペア伝送できる超高速伝送技術紹介のお知らせ"、［online］、平成２８年８月１６日、ザインエレクトロニクス株式会社、［平成３１年３月２２日検索］、インターネット＜https://www.thine.co.jp/news_details/id=1091?SmartPhonePCView=2＞
８Ｋ別体型ディスプレイシステムの外部インターフェースとしてＨＤＭＩ２.１を適用する場合、信号の圧縮および伸長の各処理に時間を要することから、映像の表示に遅延が生じる。また、その圧縮技術は非可逆であることから、表示される映像が劣化する。さらに、８Ｋ別体型ディスプレイシステムの外部インターフェースとしてＨＤＭＩ２.０を適用する場合はケーブル本数が増える。
これに対して、８Ｋ別体型ディスプレイシステムの外部インターフェースとしてＶ-ｂｙ-Ｏｎｅ（登録商標）を用いて映像信号を伝送する場合、ケーブルの本数の増加を抑制することができ、圧縮しなくても映像信号を伝送することができる。しかし、音声信号および制御信号は映像信号と比べて多様であることから、これらの多様な複数の信号それぞれに対して信号線（ワイヤ）を割り当てると、信号線の本数が増加し、ケーブルが太線化することになる。
本発明は、上記問題点を解消する為になされたものであり、伝送すべき信号の種類が増加しても外部インターフェースのケーブルの本数の増加を抑制することができる送信装置および受信装置を提供することを目的とする。また、これらの送信装置および受信装置を備える送受信装置、ならびに、これらの送信装置と受信装置との間で信号を送受信する送受信システムを提供することをも目的とする。
本発明の送信装置は、伝送速度が互いに異なる少なくとも二つの信号を含む複数の信号に基づくシリアルデータ信号を受信装置へ送出する送信装置であって、(1) 複数の信号を入力するとともに、複数の信号のうち最も高速な信号の伝送速度以上に高速なサンプリングクロックを入力し、サンプリングクロックが指示するタイミングで複数の信号それぞれのレベルを保持し、その保持した複数の信号をパラレルデータ信号として出力するラッチと、(2) ラッチから出力されたパラレルデータ信号に基づいて符号化されたパラレルデータ信号を生成して出力する符号化部と、(3) 符号化部から出力されたパラレルデータ信号に基づいてシリアルデータ信号を生成して出力するシリアライザと、(4) 受信装置においてクロックデータ復元動作のトレーニングを行う為のトレーニングパターン信号、および、シリアライザから出力されたシリアルデータ信号の、何れかを選択して受信装置へ送出するセレクタと、を備える。
本発明の受信装置は、伝送速度が互いに異なる少なくとも二つの信号を含む複数の信号に基づくシリアルデータ信号を送信装置から受信する受信装置であって、(1) 送信装置から送られて来たトレーニングパターン信号に基づいてクロックデータ復元動作のトレーニングを行い、トレーニング終了後に送信装置から送られて来たシリアルデータ信号に基づいてクロックおよびデータを復元して出力する受信部と、(2) 受信部により復元されて出力されたクロックを分周して、複数の信号のうち最も高速な信号の伝送速度以上に高速なサンプリングクロックを生成して出力する分周部と、(3) 受信部により復元されて出力されたデータに基づいてパラレルデータ信号を生成して出力するデシリアライザと、(4) デシリアライザから出力されたパラレルデータ信号に基づいて復号化されたパラレルデータ信号を生成して出力する復号化部と、(5) サンプリングクロックが指示するタイミングで復号化部から出力されたパラレルデータ信号の各ビットのレベルを保持し、その保持した各ビットの信号を複数の信号の何れかとして出力するラッチと、を備える。
本発明の送受信装置は、上記の本発明の送信装置と、この送信装置とは別の送信装置から送出されたシリアルデータ信号を受信する上記の本発明の受信装置と、を備える。この送受信装置において、送信装置と受信装置とは一体化されているのが好適である。送信装置と受信装置とは、共通の半導体基板上に形成されたものであってもよいし、別個の半導体基板上に形成されて共通のパッケージに入れられたものであってもよいし、別個のパッケージに入れられて共通の筐体に入れられたものであってもよい。
本発明の送受信システムは、上記の本発明の送信装置と、この送信装置から送出されたシリアルデータ信号を受信する上記の本発明の受信装置と、を備える。また、本発明の送受信システムは、映像信号を送出する映像送信装置と、この映像送信装置から送出された映像信号を受信する映像受信装置と、を更に備えるのが好適である。
本発明において、サンプリングクロックは、複数の信号のうち最も高速な信号の伝送速度より高速かつ非同期であってもよい。複数の信号のうちの何れかの信号は音声信号であってもよく、この場合、サンプリングクロックは音声信号の伝送速度と同じ又は逓倍の速度の周波数を有するのが好適である。複数の信号のうちの何れかの信号はクロックエンベディッドデータ信号であってもよい。
本発明によれば、伝送すべき信号の種類が増加しても外部インターフェースのケーブルの本数の増加を抑制することができる。
図１は、送受信システム１００の構成例を示す図である。 図２は、送受信システム１０１の構成例を示す図である。 図３は、送受信システム１０１の動作例を示す図である。 図４は、送受信システム１０１の動作例を示すタイミングチャートである。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。本発明は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
図１は、送受信システム１００の構成例を示す図である。送受信システム１００は、ＴＶチューナ部１と表示部２とが別体として設けられている別体型ディスプレイシステムであるとして、以下に説明する。ＴＶチューナ部１は、送受信装置１０および映像送信装置３０を備える。表示部２は、送受信装置２０および映像受信装置４０を備える。ＴＶチューナ部１から表示部２へ送られる信号として映像信号、音声信号および制御信号がある。表示部２からＴＶチューナ部１へ送られる信号として制御信号がある。なお、本実施形態では、制御信号は、映像信号および音声信号を除く様々な信号（例えばリモコン操作情報など）を含むものとする。
映像信号は、ＴＶチューナ部１の映像送信装置３０から表示部２の映像受信装置４０へ送られる。映像送信装置３０から映像受信装置４０への片方向の信号伝送であってよい。このような映像送信装置３０および映像受信装置４０による映像信号の片方向インターフェースは、Ｖ-ｂｙ-Ｏｎｅ（登録商標）としてデファクトスタンダードとなっている。
音声信号は、従来では、例えばＩ２Ｓ規格による通信により、ＴＶチューナ部から表示部へ送られていた。Ｉ２Ｓ規格は、音声信号を伝送するものとして代表的なものである。Ｉ２Ｓ規格により２チャンネルステレオの音声信号を伝送する場合、チャンネル情報、デジタル化された音声データおよび音声データに同期したクロックを伝送する必要があり、３本または４本の信号線が必要である。
制御信号は、従来では、例えばＩ２Ｃ規格による通信により、ＴＶチューナ部から表示部へ送られており、また、場合によっては、表示部からＴＶチューナ部へ送られていた。Ｉ２Ｃ規格は、制御信号を伝送するものとして一般的に用いられている。Ｉ２Ｃ規格は、数百ＫＨｚの低速信号を双方向に通信することができ、制御信号などの多くの帯域を必要としない伝送に適している。Ｉ２Ｃ規格により信号を伝送する場合、２本の信号線が必要である。
別体型ディスプレイシステムの外部インターフェースは、映像信号をＶ-ｂｙ-Ｏｎｅ（登録商標）の技術により伝送し、音声信号をＩ２Ｓにより伝送し、制御信号をＩ２Ｃにより双方向伝送することで、実現することができる。
Ｖ-ｂｙ-Ｏｎｅ（登録商標）の映像信号伝送技術は、８Ｋ別体型ディスプレイシステムの外部インターフェースに適用された場合にも、ケーブルの本数の増加を抑制することができ、圧縮しなくても映像信号を伝送することができる。
これに対して、音声信号および制御信号は映像信号と比べて多様であることから、これらの多様な複数の信号それぞれに対して信号線（ワイヤ）を割り当てると、信号線の本数が増加し、ケーブルが太線化することになる。また、これらの複数の信号は、伝送速度が一致しているとは限らず、同期しているとも限らないことから、映像信号の場合のような単純なシリアライズ・テクノロジでは対応することができない。例えば、音声信号はMbps程度であるが、制御信号はKbps程度で伝送されることが多い。
そこで、本実施形態の送受信システム１００は、送受信装置１０および送受信装置２０を用いて、ＴＶチューナ部１と表示部２との間で音声信号および制御信号を伝送する。本実施形態の送受信システム１００は、Ｉ２ＳおよびＩ２Ｃによる通信を行わなくてもよい。
図２は、送受信システム１０１の構成例を示す図である。この図に示される送受信システム１０１は、図１に示された送受信システム１００（別体型ディスプレイシステム）のうち送受信装置１０および送受信装置２０を備えるものであるとして、以下に説明する。
送受信装置１０は、送信装置１１０および受信装置１２０を備える。送信装置１１０および受信装置１２０は、一体となってＴＶチューナ部１内に設けられており、共通の半導体基板上に形成されたものであってもよいし、別個の半導体基板上に形成されて共通のパッケージに入れられたものであってもよいし、別個のパッケージに入れられて共通の筐体に入れられたものであってもよい。
送信装置１１０は、ラッチ１１１、スクランブラ１１２、符号化部１１３、シリアライザ１１４、セレクタ１１５、トレーニングパターン信号生成部１１６およびＰＬＬ回路１１７を含む。受信装置１２０は、ラッチ１２１、デスクランブラ１２２、復号化部１２３、デシリアライザ１２４、サンプラ１２５、ＣＤＲ部１２６および分周部１２７を含む。
送受信装置２０は、送信装置２１０および受信装置２２０を備える。送信装置２１０および受信装置２２０は、一体となって表示部２内に設けられており、共通の半導体基板上に形成されたものであってもよいし、別個の半導体基板上に形成されて共通のパッケージに入れられたものであってもよいし、別個のパッケージに入れられて共通の筐体に入れられたものであってもよい。
送信装置２１０は、ラッチ２１１、スクランブラ２１２、符号化部２１３、シリアライザ２１４、セレクタ２１５、トレーニングパターン信号生成部２１６およびＰＬＬ回路２１７を含む。受信装置２２０は、ラッチ２２１、デスクランブラ２２２、復号化部２２３、デシリアライザ２２４、サンプラ２２５、ＣＤＲ部２２６および分周部２２７を含む。
送信装置１１０から受信装置２２０へ、伝送速度が互いに異なる少なくとも二つの信号を含む複数の信号に基づくシリアルデータ信号が送られる。送信装置２１０から受信装置１２０へ、伝送速度が互いに異なる少なくとも二つの信号を含む複数の信号に基づくシリアルデータ信号が送られる。
ＴＶチューナ部１の送信装置１１０から表示部２の受信装置２２０へ音声信号および制御信号を伝送することができる。表示部２の送信装置２１０からＴＶチューナ部１の受信装置１２０へ制御信号を伝送することができる。また、ＴＶチューナ部１の送受信装置１０をマスターとし、表示部２の送受信装置２０をスレーブとして、送受信システム１０１は動作することができる。
送信装置１１０および送信装置２１０において、同名の構成要素は同じ構成・機能を有することができる。受信装置１２０および受信装置２２０においても、同名の構成要素は同じ構成・機能を有することができる。以下では、主に送信装置１１０および受信装置２２０について詳細に説明する。
送信装置１１０のラッチ１１１は、ＳｏＣ１３０から出力された複数の信号を入力するとともに、サンプリングクロックをも入力する。ラッチ１１１は、サンプリングクロックが指示するタイミングで複数の信号それぞれのレベルを保持し、その保持した複数の信号をパラレルデータ信号として出力する。以下では、マスター側のサンプリングクロックをマスターサンプリングクロックという。
ＳｏＣ（System-on-a-chip）は、１個の半導体チップ上に、プロセッサコアをはじめ一般的なマイクロコントローラが持つような機能の他、応用目的の機能などが集積され、連携してシステムとして機能するよう設計されている集積回路である。本実施形態では、ＳｏＣ１３０は、映像信号および音声信号の送信ならびに制御信号の送受信を担う。
スクランブラ１１２および符号化部１１３は、ラッチ１１１から出力されたパラレルデータ信号に基づいて符号化されたパラレルデータ信号を生成して出力する。スクランブラ１１２は、乱数発生器で発生させた乱数を用いて、ラッチ１１１から出力されたパラレルデータ信号に対してスクランブル処理を行う。符号化部１１３は、スクランブラ１１２によりスクランブル処理されたパラレルデータ信号に基づいて例えば８Ｂ１０Ｂの符号化処理を行って、その符号化されたパラレルデータ信号を出力する。
シリアライザ１１４は、符号化部１１３から出力されたパラレルデータ信号に基づいてシリアルデータ信号を生成して出力する。また、シリアライザ１１４は、アライメントコードをシリアルデータ信号に挿入する。すなわち、シリアルデータ信号は、音声信号および制御信号に加えてアライメントコードを含む。アライメントコードは、受信装置２２０においてシリアルデータ信号からパラレルデータ信号に変換する際のビット位置合わせの為に用いられる。例えば、符号化部１１３が８Ｂ１０Ｂの符号化処理を行う場合、音声信号および制御信号についてはＤコードが用いられ、アライメントコードについてはＫコードが用いられる。Ｋコードは８０通りあるが、そのうちの特定の１個または少数個のＫコードをアライメントコードにとして用いればよく、そのようにすることで受信装置２２０においてアライメントコードの検出（Ｋコードの検出）が容易となる。
セレクタ１１５は、トレーニングパターン信号生成部１１６から出力されたトレーニングパターン信号、および、シリアライザ１１４から出力されたシリアルデータ信号の、何れかを選択して受信装置２２０へ送出する。ＰＬＬ（Phase Lock Loop）回路１１７は、マスターサンプリングクロックの周波数の逓倍の周波数を有するクロックを生成し、トレーニングパターン信号生成部１１６は、ＰＬＬ回路１１７により生成されたクロックに基づいてトレーニングパターン信号を生成する。トレーニングパターン信号は、受信装置２２０においてクロックデータ復元動作のトレーニングを行う際に用いられるものであって、好適にはデューティ比が０.５である一定周波数のクロック信号である。
受信装置２２０のサンプラ２２５およびＣＤＲ部２２６は、送信装置１１０から送られて来た信号を受信する受信部であって、トレーニングパターン信号に基づいてクロックデータ復元動作のトレーニングを行い、トレーニング終了後に送られて来たシリアルデータ信号に基づいてクロックおよびデータを復元して出力する。サンプラ２２５は、送信装置１１０から送られて来た信号を、ＣＤＲ部２２６から出力されるクロックが指示するタイミングでサンプリングし、そのサンプリングしたデータを出力する。ＣＤＲ部２２６は、サンプラ２２５から出力されたデータと、送信装置１１０から送られて来た信号との間で、周波数および位相が一致（ロック）するように、サンプラ２２５へ与えるクロックを生成する。同期している状態では、サンプラ２２５から復元データが出力され、ＣＤＲ部２２６から復元クロックが出力される。トレーニングパターン信号は、このようなクロックデータ復元動作のトレーニングを行う際に用いられる。
分周部２２７は、ＣＤＲ部２２６から出力された復元クロックを分周して、サンプリングクロックを生成して出力する。デシリアライザ２２４は、サンプラ２２５から出力された復元データに基づいてパラレルデータ信号を生成して出力する。以下では、スレーブ側のサンプリングクロックをスレーブサンプリングクロックという。
復号化部２２３およびデスクランブラ２２２は、デシリアライザ２２４から出力されたパラレルデータ信号に基づいて復号化されたパラレルデータ信号を生成して出力する。復号化部２２３は、デシリアライザ２２４から出力されたパラレルデータ信号に対して、符号化部１１３による符号化処理に対応する復号化処理を行って、その復号化されたパラレルデータ信号を出力する。デスクランブラ２２２は、スクランブラ１１２が有する乱数発生器と同様の乱数発生器を有しており、この乱数発生器で発生させた乱数を用いて、復号化部２２３から出力されたパラレルデータ信号に対してデスクランブル処理を行う。
ラッチ２２１は、分周部２２７から出力されたスレーブサンプリングクロックが指示するタイミングで、デスクランブラ２２２から出力されたパラレルデータ信号の各ビットのレベルを保持し、その保持した各ビットの信号を複数の信号の何れかとして出力する。このとき、ラッチ２２１は、送信装置１１０から送られて来たシリアルデータ信号に含まれるアライメントコードに基づいて、パラレルデータ信号のビット位置合わせを行うことができる。
ＳｏＣ２４０は、ラッチ２２１により保持されて出力されるパラレルデータ信号を、複数の信号の何れかに対応づけて入力して、所要の処理（例えば、映像出力、音声出力、各種の制御）を行う。
送信装置１１０から受信装置２２０へシリアルデータ信号として送られる複数の信号（送信装置１１０のラッチ１１１に入力される複数の信号、受信装置２２０のラッチ２２１から出力される複数の信号）は、伝送速度が同じでなくてもよく、同期していなくてもよい。これらの複数の信号のうち、或る信号は、他の信号に同期したクロック信号であってもよい。
送信装置１１０のラッチ１１１に入力されるマスターサンプリングクロック、および、受信装置２２０の分周部２２７により生成されるスレーブサンプリングクロックは、送信装置１１０から受信装置２２０へシリアルデータ信号として送られる複数の信号のうち最も高速な信号の伝送速度以上に高速な周波数を有する。
マスターサンプリングクロックおよびスレーブサンプリングクロックは、これらの複数の信号のうち最も高速な信号の伝送速度と同じ周波数を有するものであってもよい。この場合には、受信装置２２０のデシリアライザ２２４によるシリアルパラレル変換を簡易な構成で実現することができる。
マスターサンプリングクロックおよびスレーブサンプリングクロックは、これらの複数の信号のうち最も高速な信号の伝送速度より高速かつ非同期であってもよい。この場合には、システム上の制約やアプリケーションの要望により非同期にしておく必要がある場合であっても、シリアライザ１１４およびデシリアライザ２２４を容易に構成することができる。
これらの複数の信号のうちの何れかの信号はクロックエンベディッドデータ信号であってもよい。伝送したい信号はデータとクロックとに分離されているとは限らないことから、クロックエンベディッドデータ信号を伝送することにより、伝送可能な信号形式に汎用性をもたせることが可能となる。
これら複数の信号のうちの何れかの信号は音声信号であってよく、この場合、マスターサンプリングクロックおよびスレーブサンプリングクロックは音声信号の伝送速度と同じ又は逓倍の速度の周波数を有するのが好適である。この場合には、送信側においてＡＤ変換により音声から音声信号を生成する際のクロックと、受信側においてＤＡ変換により音声信号から音声を生成する際のクロックとを、互いに一致させることができることから、受信側において生成される音声の劣化を抑制することができる。
図３は、送受信システム１０１の動作例を示す図である。この図には、上から順に、送信装置１１０から受信装置２２０へ送られるクロックトレーニング信号およびシリアルデータ信号、その信号を受信した受信装置２２０において生成されるパラレルデータ信号、送信装置２１０から受信装置１２０へ送られるクロックトレーニング信号シリアルデータ信号、その信号を受信した受信装置１２０において生成されるパラレルデータ信号、が示されている。
送信装置１１０において、トレーニングパターン信号生成部１１６から出力されたトレーニングパターン信号（CDR Training Pattern）が、セレクタ１１５から受信装置２２０へ送出される。このトレーニングパターン信号を受信した受信装置２２０において、サンプラ２２５およびＣＤＲ部２２６によりクロックトレーニングが行われる。
受信装置２２０において、クロックトレーニングの結果、サンプラ２２５から出力されたデータと送信装置１１０から送られて来たトレーニングパターン信号との間で周波数および位相が一致（ロック）したと判断されると、その旨を表す信号（S_Lock Notification）が送信装置２１０へ送られる。また、ＣＤＲ部２２６から出力される復元クロックに基づいて分周部２２７によりスレーブサンプリングクロックが生成され送信装置２１０へ送られる。
送信装置２１０において、受信装置２２０からロック信号（S_Lock Notification）を受け取ると、トレーニングパターン信号生成部２１６から出力されたトレーニングパターン信号（CDR Training Pattern）が、セレクタ２１５から受信装置１２０へ送出される。このトレーニングパターン信号を受信した受信装置１２０において、サンプラ１２５およびＣＤＲ部１２６によりクロックトレーニングが行われる。
受信装置１２０において、クロックトレーニングの結果、サンプラ１２５から出力されたデータと送信装置２１０から送られて来たトレーニングパターン信号との間で周波数および位相が一致（ロック）したと判断されると、その旨を表す信号（M_Lock Notification）が送信装置１１０へ送られる。また、ＣＤＲ部１２６から出力される復元クロックに基づいて分周部２２７によりスレーブサンプリングクロックが生成される。
送信装置１１０において、受信装置１２０からロック信号（M_Lock Notification）を受け取ると、シリアライザ１１４から出力されたシリアルデータ信号（Normal Pattern）が、セレクタ１１５から受信装置２２０へ送出される。このシリアルデータ信号は、ＳｏＣ１３０から出力されてラッチ１１１、スクランブラ１１２および符号化部１１３を経た後にシリアライザ１１４によりパラレルシリアル変換されて生成されたものである。また、このシリアルデータ信号は、アライメントコード（Alignment Code）が挿入されている。
受信装置２２０において、送信装置１１０から送られて来たシリアルデータ信号に基づいてサンプラ２２５およびＣＤＲ部２２８によりデータおよびクロックが復元される。その復元データはデシリアライザ２２４によりパラレルデータ信号に変換される。そのパラレルデータ信号は、復号化部２２３およびデスクランブラ２２２を経た後にラッチ２２１により、分周部２２７から出力されるスレーブサンプリングクロックが指示するタイミングで保持される。そして、アライメントコードに基づいて、パラレルデータ信号のビット位置合わせが行われる。パラレルデータ信号のビット位置合わせが終了すると、その旨を示す信号（Align Detection）が、受信装置２２０から送信装置２１０へ送られる。また、これ以降、ラッチ２２１により保持されて出力されるパラレルデータ信号は、複数の信号の何れかに対応づけられてＳｏＣ２４０へ出力される。
送信装置２１０において、受信装置２２０からアライメント終了信号（Align Detection）を受け取ると、シリアライザ２１４から出力されたシリアルデータ信号（Normal Pattern）が、セレクタ２１５から受信装置１２０へ送出される。このシリアルデータ信号は、ＳｏＣ２３０から出力されてラッチ２１１、スクランブラ２１２および符号化部２１３を経た後にシリアライザ２１４によりパラレルシリアル変換されて生成されたものである。また、このシリアルデータ信号は、アライメントコード（Alignment Code）が挿入されている。
受信装置１２０において、送信装置２１０から送られて来たシリアルデータ信号に基づいてサンプラ１２５およびＣＤＲ部１２８によりデータおよびクロックが復元される。その復元データはデシリアライザ１２４によりパラレルデータ信号に変換される。そのパラレルデータ信号は、復号化部１２３およびデスクランブラ１２２を経た後にラッチ１２１により、分周部１２７から出力されるマスターサンプリングクロックが指示するタイミングで保持される。そして、アライメントコードに基づいて、パラレルデータ信号のビット位置合わせが行われる。パラレルデータ信号のビット位置合わせが終了すると、これ以降、ラッチ１２１により保持されて出力されるパラレルデータ信号は、複数の信号の何れかに対応づけられてＳｏＣ１４０へ出力される。
図４は、送受信システム１０１の動作例を示すタイミングチャートである。この図には、上から順に、ＳｏＣ１３０から送信装置１１０のラッチ１１１に入力される信号（SoC_A_DATA、SoC_A_CLK、SoC_B_DATA、SoC_B_CLK）、送信装置１１０に入力されるマスターサンプリングクロック（SamplingCLK）、送信装置１１０のシリアライザ１１４に入力されるパラレルデータ信号（Parallel In）、送信装置１１０から受信装置２２０へ送られるシリアルデータ信号（M->S）、受信装置２２０のデシリアライザ２２４から出力されるパラレルデータ信号（Parallel Out）、受信装置２２０の分周部２２７から出力されるスレーブサンプリングクロック（Div出力CLK）、受信装置２２０のラッチ２２１からＳｏＣ２４０へ出力される信号（SoC_A_DATA、SoC_A_CLK、SoC_B_DATA、SoC_B_CLK）、が示されている。ここでは、SoC_A_CLKはSoC_A_DATAの同期クロックであり、SoC_B_CLKはSoC_B_DATAの同期クロックであるとしている。
SoC_A_DATA、SoC_A_CLK、SoC_B_DATA、SoC_B_CLKは、伝送速度が異なり、非同期である。しかし、これらの信号のうち最も高速な信号の伝送速度以上に高速な周波数を有するマスターサンプリングクロックを用い、このマスターサンプリングクロックが指示するタイミングで複数の信号をラッチ１１１により保持し、符号化およびパラレルシリアル変換してシリアルデータ信号を生成し、そのシリアルデータ信号を送信装置から受信装置へ送る。このようにすることにより、伝送すべき信号の種類が増加しても外部インターフェースのケーブルの本数の増加を抑制することができる。
ＳｏＣ間で送受信される制御信号としては、例えば、映像および音声を再生し出力する上で必要な信号、送信装置および受信装置それぞれの状態を示す信号、リモートコントローラから与えられた指示の内容を示す信号、等が挙げられる。また、ヘッドマウントディスプレイシステムでは、ＳｏＣ間で送受信される制御信号としては、例えば、表示部（ヘッド部）の位置および方位の情報、表示部を装着した者の生体センサ情報、等が挙げられる。
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。本発明は、別体型ディスプレイシステムへの適用に限られるものではない。本発明は、一般に、送受信されるべき複数の信号が非同期であったり伝送速度が異なったりするシステムに好適に適用され得る。送受信されるべき複数の信号は任意である。本発明は、例えば、産業用ロボットシステムや印刷システム等にも適用され得る。
１…ＴＶチューナ部、２…表示部、１０…送受信装置、２０…送受信装置、３０…映像送信装置、４０…映像受信装置、１００，１０１…送受信システム。
１１０…送信装置、１１１…ラッチ、１１２…スクランブラ、１１３…符号化部、１１４…シリアライザ、１１５…セレクタ、１１６…トレーニングパターン信号生成部、１１７…ＰＬＬ回路。
１２０…受信装置、１２１…ラッチ、１２２…デスクランブラ、１２３…復号化部、１２４…デシリアライザ、１２５…サンプラ、１２６…ＣＤＲ部、１２７…分周部、１３０，１４０…ＳｏＣ。
２１０…送信装置、２１１…ラッチ、２１２…スクランブラ、２１３…符号化部、２１４…シリアライザ、２１５…セレクタ、２１６…トレーニングパターン信号生成部、２１７…ＰＬＬ回路。
２２０…受信装置、２２１…ラッチ、２２２…デスクランブラ、２２３…復号化部、２２４…デシリアライザ、２２５…サンプラ、２２６…ＣＤＲ部、２２７…分周部、２３０,２４０…ＳｏＣ。

Claims (14)

  1. 伝送速度が互いに異なる少なくとも二つの信号を含む複数の信号に基づくシリアルデータ信号を受信装置へ送出する送信装置であって、
    前記複数の信号を入力するとともに、前記複数の信号のうち最も高速な信号の伝送速度以上に高速なサンプリングクロックを入力し、前記サンプリングクロックが指示するタイミングで前記複数の信号それぞれのレベルを保持し、その保持した前記複数の信号をパラレルデータ信号として出力するラッチと、
    前記ラッチから出力されたパラレルデータ信号に基づいて符号化されたパラレルデータ信号を生成して出力する符号化部と、
    前記符号化部から出力されたパラレルデータ信号に基づいてシリアルデータ信号を生成して出力するシリアライザと、
    前記受信装置においてクロックデータ復元動作のトレーニングを行う為のトレーニングパターン信号、および、前記シリアライザから出力されたシリアルデータ信号の、何れかを選択して前記受信装置へ送出するセレクタと、
    を備える送信装置。
  2. 前記サンプリングクロックは、前記複数の信号のうち最も高速な信号の伝送速度より高速かつ非同期である、
    請求項１に記載の送信装置。
  3. 前記複数の信号のうちの何れかの信号は音声信号であり、
    前記サンプリングクロックは前記音声信号の伝送速度と同じ又は逓倍の速度の周波数を有する、
    請求項１に記載の送信装置。
  4. 前記複数の信号のうちの何れかの信号はクロックエンベディッドデータ信号である、
    請求項１〜３の何れか１項に記載の送信装置。
  5. 伝送速度が互いに異なる少なくとも二つの信号を含む複数の信号に基づくシリアルデータ信号を送信装置から受信する受信装置であって、
    前記送信装置から送られて来たトレーニングパターン信号に基づいてクロックデータ復元動作のトレーニングを行い、トレーニング終了後に前記送信装置から送られて来たシリアルデータ信号に基づいてクロックおよびデータを復元して出力する受信部と、
    前記受信部により復元されて出力されたクロックを分周して、前記複数の信号のうち最も高速な信号の伝送速度以上に高速なサンプリングクロックを生成して出力する分周部と、
    前記受信部により復元されて出力されたデータに基づいてパラレルデータ信号を生成して出力するデシリアライザと、
    前記デシリアライザから出力されたパラレルデータ信号に基づいて復号化されたパラレルデータ信号を生成して出力する復号化部と、
    前記サンプリングクロックが指示するタイミングで前記復号化部から出力されたパラレルデータ信号の各ビットのレベルを保持し、その保持した各ビットの信号を前記複数の信号の何れかとして出力するラッチと、
    を備える受信装置。
  6. 前記サンプリングクロックは、前記複数の信号のうち最も高速な信号の伝送速度より高速かつ非同期である、
    請求項５に記載の受信装置。
  7. 前記複数の信号のうちの何れかの信号は音声信号であり、
    前記サンプリングクロックは前記音声信号の伝送速度と同じ又は逓倍の速度の周波数を有する、
    請求項５に記載の受信装置。
  8. 前記複数の信号のうちの何れかの信号はクロックエンベディッドデータ信号である、
    請求項５〜７の何れか１項に記載の受信装置。
  9. 請求項１〜４の何れか１項に記載の送信装置と、この送信装置とは別の送信装置から送出されたシリアルデータ信号を受信する請求項５〜８の何れか１項に記載の受信装置と、を備える送受信装置。
  10. 請求項１に記載の送信装置と、この送信装置から送出されたシリアルデータ信号を受信する請求項５に記載の受信装置と、を備える送受信システム。
  11. 請求項２に記載の送信装置と、この送信装置から送出されたシリアルデータ信号を受信する請求項６に記載の受信装置と、を備える送受信システム。
  12. 請求項３に記載の送信装置と、この送信装置から送出されたシリアルデータ信号を受信する請求項７に記載の受信装置と、を備える送受信システム。
  13. 請求項４に記載の送信装置と、この送信装置から送出されたシリアルデータ信号を受信する請求項８に記載の受信装置と、を備える送受信システム。
  14. 映像信号を送出する映像送信装置と、この映像送信装置から送出された映像信号を受信する映像受信装置と、を更に備える請求項１２に記載の送受信システム。
JP2019062762A 2019-03-28 2019-03-28 送信装置、受信装置、送受信装置および送受信システム Active JP7224637B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019062762A JP7224637B2 (ja) 2019-03-28 2019-03-28 送信装置、受信装置、送受信装置および送受信システム
KR1020200035390A KR20200115238A (ko) 2019-03-28 2020-03-24 송신 장치, 수신 장치, 송수신 장치 및 송수신 시스템
CN202010211904.4A CN111757150B (zh) 2019-03-28 2020-03-24 发送装置、接收装置、收发装置以及收发系统
US16/829,491 US11122187B2 (en) 2019-03-28 2020-03-25 Transmitter, receiver, transmitter/receiver, and transmitting/receiving system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019062762A JP7224637B2 (ja) 2019-03-28 2019-03-28 送信装置、受信装置、送受信装置および送受信システム

Publications (2)

Publication Number Publication Date
JP2020162094A true JP2020162094A (ja) 2020-10-01
JP7224637B2 JP7224637B2 (ja) 2023-02-20

Family

ID=72605128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019062762A Active JP7224637B2 (ja) 2019-03-28 2019-03-28 送信装置、受信装置、送受信装置および送受信システム

Country Status (4)

Country Link
US (1) US11122187B2 (ja)
JP (1) JP7224637B2 (ja)
KR (1) KR20200115238A (ja)
CN (1) CN111757150B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024075743A1 (ja) * 2022-10-04 2024-04-11 ザインエレクトロニクス株式会社 送信装置、受信装置および送受信システム

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3879746A4 (en) * 2018-12-21 2021-12-22 Huawei Technologies Co., Ltd. CLOCK DOMAIN CROSSING PROCESSING CIRCUIT
CN112685355B (zh) * 2021-01-11 2022-03-18 龙迅半导体（合肥）股份有限公司 一种加串器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169840A (ja) * 1987-01-08 1988-07-13 Ricoh Co Ltd フレ−ム同期装置
JP2010199725A (ja) * 2009-02-23 2010-09-09 Yokogawa Electric Corp データ送信装置及び半導体試験装置
JP2015204513A (ja) * 2014-04-14 2015-11-16 ザインエレクトロニクス株式会社 送信装置、受信装置および送受信システム
JP2016152576A (ja) * 2015-02-19 2016-08-22 株式会社メガチップス データ伝送装置並びに送信装置及び受信装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7068650B1 (en) * 2001-09-06 2006-06-27 Cisco Technology, Inc. Apparatus and method for SerDes rate matching using symbol interleaving
JP3704709B2 (ja) * 2002-10-02 2005-10-12 日本電気株式会社 データ再同期化装置
JP2006101269A (ja) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd ラッチクロック生成回路及びシリアル−パラレル変換回路
JP4152969B2 (ja) 2005-01-07 2008-09-17 富士通株式会社 ラッチ回路および４相クロック発生器
US20070279408A1 (en) * 2006-06-01 2007-12-06 Intersil Corporation Method and system for data transmission and recovery
JP2011041121A (ja) * 2009-08-17 2011-02-24 Renesas Electronics Corp 送受信装置およびその動作方法
JP5300671B2 (ja) 2009-09-14 2013-09-25 株式会社東芝 クロックリカバリ回路およびデータ再生回路
KR101370352B1 (ko) 2011-12-27 2014-03-25 삼성전자주식회사 방송수신용 디스플레이장치 및 신호처리모듈, 방송수신장치 및 방송수신방법
JP5348263B2 (ja) 2012-02-29 2013-11-20 富士通株式会社 データ伝送装置、データ伝送システムおよびデータ伝送方法
KR102009440B1 (ko) * 2012-12-14 2019-08-12 엘지디스플레이 주식회사 데이터 인터페이스 제어 장치 및 방법
US9412294B2 (en) * 2013-08-22 2016-08-09 Boe Technology Group Co., Ltd. Data transmission device, data transmission method and display device
CN103762976B (zh) * 2014-01-15 2016-09-07 四川和芯微电子股份有限公司 Cdr锁定检测电路
US10013375B2 (en) * 2014-08-04 2018-07-03 Samsung Electronics Co., Ltd. System-on-chip including asynchronous interface and driving method thereof
JP6086639B1 (ja) 2016-05-12 2017-03-01 株式会社セレブレクス データ受信装置
CN108461189A (zh) * 2017-02-21 2018-08-28 群创光电股份有限公司 高速传输缆线以及显示系统
US10224978B1 (en) * 2017-08-16 2019-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Clock and data recovery circuit
US10241283B1 (en) * 2018-04-30 2019-03-26 Sure-Fire Electrical Corporation Signal transmission cable with HDMI connectors
CN109064987A (zh) * 2018-08-31 2018-12-21 深圳市华星光电技术有限公司 液晶显示面板及具有该液晶显示面板的液晶显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169840A (ja) * 1987-01-08 1988-07-13 Ricoh Co Ltd フレ−ム同期装置
JP2010199725A (ja) * 2009-02-23 2010-09-09 Yokogawa Electric Corp データ送信装置及び半導体試験装置
JP2015204513A (ja) * 2014-04-14 2015-11-16 ザインエレクトロニクス株式会社 送信装置、受信装置および送受信システム
JP2016152576A (ja) * 2015-02-19 2016-08-22 株式会社メガチップス データ伝送装置並びに送信装置及び受信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024075743A1 (ja) * 2022-10-04 2024-04-11 ザインエレクトロニクス株式会社 送信装置、受信装置および送受信システム

Also Published As

Publication number Publication date
KR20200115238A (ko) 2020-10-07
US11122187B2 (en) 2021-09-14
CN111757150B (zh) 2023-04-18
CN111757150A (zh) 2020-10-09
US20200314293A1 (en) 2020-10-01
JP7224637B2 (ja) 2023-02-20

Similar Documents

Publication Publication Date Title
US10447396B1 (en) Low-speed signal photoelectric conversion module of universal multimedia interface
KR101570610B1 (ko) 2-와이어 통신 프로토콜 엔진
US9647701B2 (en) Methods and apparatus for the intelligent association of control symbols
EP2719169B1 (en) Method and system for video data extension
US11122187B2 (en) Transmitter, receiver, transmitter/receiver, and transmitting/receiving system
US8810560B2 (en) Methods and apparatus for scrambler synchronization
US7684437B2 (en) System and method providing fixed rate transmission for digital visual interface and high-definition multimedia interface applications
JP5092109B2 (ja) シリアル・バス・デバイス及びその差分クロック補償方法
US7391836B2 (en) System and method for synchronous clock re-generation from a non-synchronous interface
JP2010114574A (ja) 情報処理装置、及び全二重伝送方法
JP2010166546A (ja) 信号伝送装置、送信器および受信器
US7061405B2 (en) Device and method for interfacing video devices over a fiber optic link
KR20180065119A (ko) 데이터 통신을 위한 수신기
US7460786B2 (en) System and method of data transmission in tension members of a fiber optical system
JP2012253429A (ja) 送信装置及び受信装置
JP4483457B2 (ja) 伝送システム
US20060227809A1 (en) System and method for base band-directional communication protocol for time-division multiplexing graphic data applications
KR101292782B1 (ko) Ｈｄｍｉ 신호와 ｕｓｂ 신호를 포함하는 복합신호 전송장치 및 그 방법
CN111556268B (zh) 基于hdcp的hdmi装置、数据处理方法和电子设备
CN215499319U (zh) 开放式ip网络界面协议通讯装置
US20090182926A1 (en) Electronic apparatus and information transfer method
JP2015097062A (ja) コネクタ付ケーブル
KR20000040531A (ko) 아이 트리플 이 1394 직렬 버스 인터페이스를 위한 고속 피지컬칩 시스템 및 그의 데이타 송/수신 방법
CN106791950A (zh) 高速信号传输系统、高速信号传输方法及装置
EP2198623A1 (en) System and method of data word flipping to prevent pathological conditions on high-speed serial video data interfaces

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230201

R150 Certificate of patent or registration of utility model

Ref document number: 7224637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150