JP2010114574A - 情報処理装置、及び全二重伝送方法 - Google Patents

Abstract

【課題】逆方向伝送する際にＰＬＬを用いずモジュール間の全二重伝送を実現できる情報処理装置を提供すること。
【解決手段】直流成分を含まず、かつ、クロックの半周期毎に極性が反転する波形に第１送信データを符号化して第１データ信号を生成する第１データ信号生成部、第１データ信号を送信する第１信号送信部、第２モジュールより受信した信号から第１データ信号を減算する信号減算部を有する第１モジュールと、第１モジュールより受信した第１データ信号の極性反転周期に基づいてクロックを検出するクロック検出部、検出されたクロックを用いて直流成分を含まない波形に第２送信データを符号化して第２データ信号を生成する第２データ信号生成部、第２データ信号を第１モジュールから送信される第１データ信号に同期加算して送信する第２信号送信部を有する第２モジュールと、を含む情報処理装置が提供される。
【選択図】図１８

Description

本発明は、情報処理装置、及び全二重伝送方法に関する。

携帯電話等に代表される携帯端末は、ユーザが操作する操作部分と、情報が表示される表示部分との接続部分に可動部材が用いられていることが多い。例えば、折り畳み式の携帯電話の開閉構造等が代表的なものである。さらに、最近の携帯電話は、通話機能やメール機能の他にも、映像の視聴機能や撮像機能等が搭載されており、ユーザの用途に応じて上記の接続部分が複雑に可動することが求められる。例えば、映像の視聴機能を利用する場合、ユーザは、表示部分を自身の側に向け、視聴に不要な操作部分を収納したいと考えるであろう。このように、携帯電話を通常の電話として利用する場合や、デジタルカメラとして利用する場合、或いは、テレビジョン受像機として利用する場合等において、その用途毎に表示部分の向きや位置を簡単に変更出来る構造が求められている。

ところが、操作部分と表示部分との間の接続部分には、多数の信号線や電力線が配線されている。例えば、表示部分には、数十本の配線がパラレルに接続されている（図１を参照）。そのため、上記のように複雑な動きができる可動部材を接続部分に用いると、こうした配線の信頼性等が著しく低下してしまう。こうした理由から、接続部分の信号線を減らすため、パラレル伝送方式からシリアル伝送方式（図２を参照）に技術がシフトしてきている。もちろん、同様の理由による技術的なシフトは、携帯電話の世界に限らず、複雑な配線が求められる様々な電子機器の世界において生じている。なお、シリアル化する理由としては、上記の他、放射電磁雑音（ＥＭＩ；Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）を低減したいというものである。

さて、上記のようなシリアル伝送方式においては、伝送データが所定の方式で符号化されてから伝送される。この符号化方式としては、例えば、ＮＲＺ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）符号方式やマンチェスター符号方式、或いは、ＡＭＩ（Ａｌｔｅｒｎａｔｅ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ）符号方式等が利用される。例えば、下記の特許文献１には、バイポーラ符号の代表例であるＡＭＩ符号を利用してデータ伝送する技術が開示されている。また、同文献には、データクロックを信号レベルの中間値で表現して伝送し、受信側で信号レベルに基づいてデータクロックを再生する技術が開示されている。

特開平３−１０９８４３号公報

上記の符号化方式のうち、ＮＲＺ符号方式の信号は直流成分を含んでしまう。そのため、ＮＲＺ符号方式の信号は、電源等の直流成分と一緒に伝送することが難しい。一方、マンチェスター符号方式やＡＭＩ符号方式の信号は直流成分を含まない。そのため、電源等の直流成分と一緒に伝送することができる。しかしながら、マンチェスター符号方式やＡＭＩ符号方式は、受信側で信号のデータクロックを再生するためにＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ）回路が必要になる。そのため、ＰＬＬ回路が受信側に設けられることで、消費電流量が増大してしまう。また、マンチェスター符号方式は、振幅の立ち上がりと立ち下がりでデータが伝送されるため、データレートの２倍のクロックで伝送する必要がある。その結果、高クロック動作が消費電流の増加を招いてしまう。

こうした問題点に鑑み、直流成分を含まず、かつ、クロック再生時にＰＬＬ回路が不要な符号を生成して伝送する技術が開発された。この技術は、互いに異なる第１及び第２のビット値を含む入力データに対し、前記第１のビット値を複数の第１の振幅値で表現し、前記第２のビット値を前記第１の振幅値とは異なる第２の振幅値で表現し、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化して伝送するというものである。しかしながら、双方向通信を実現しようとした場合、信号の送信に用いるクロックを生成するために、上記符号を用いてもＰＬＬ回路が必要になってしまう。

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、直流成分を含まず、かつ、クロック再生時にＰＬＬ回路が不要な符号を用いることにより受信側でＰＬＬ回路を設けない場合においても、全二重伝送を実現することが可能な、新規かつ改良された情報処理装置、及び双方向伝送方法を提供することにある。

上記課題を解決するために、本発明のある観点によれば、直流成分を含まず、かつ、クロックの半周期毎に極性が反転する波形に第１の送信データを符号化して第１のデータ信号を生成する第１のデータ信号生成部と、第２のモジュールに向けて前記第１のデータ信号を送信する第１の信号送信部と、前記第２のモジュールより受信した信号から前記第１のデータ信号を減算する信号減算部と、を有する第１のモジュールと；前記第１のモジュールより受信した第１のデータ信号の極性反転周期に基づいて前記クロックを検出するクロック検出部と、前記クロック検出部で検出されたクロックを用いて、直流成分を含まない波形に第２の送信データを符号化して第２のデータ信号を生成する第２のデータ信号生成部と、前記第２のデータ信号を前記第１のモジュールから送信される第１のデータ信号に同期加算して前記第１のモジュールに送信する第２の信号送信部と、を有する前記第２のモジュールと；を備える、情報処理装置が提供される。

また、前記第１のデータ信号生成部は、第１のビット値が複数の第１の振幅値で表現され、かつ、前記第１のビット値とは異なる第２のビット値が前記第１の振幅値とは異なる第２の振幅値で表現される直流成分を含まない伝送速度Ｆｂの符号に前記第１の送信データを符号化して符号化信号を生成するデータ符号化部と、伝送速度がＦｂ／２で前記符号化信号よりも振幅が大きいクロックを前記符号化信号に同期加算して前記第１のデータ信号を生成する同期加算部と、を含むように構成されていてもよい。

また、前記第２のデータ信号生成部は、前記第２の送信データを伝送速度Ｆｂ／２のＡＳＫ（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）符号に符号化して前記第２のデータ信号を生成するように構成されていてもよい。

また、前記第１のモジュールは、直流電源から供給される電力信号を前記第１のデータ信号に重畳して重畳信号を生成する信号重畳部をさらに有していてもよい。この場合、前記第１の信号送信部は、前記重畳信号を前記第２のモジュールに送信する。さらに、前記第２のモジュールは、前記第１のモジュールより受信した重畳信号を前記電力信号と前記第１のデータ信号とに分離する信号分離部を有する。

なお、前記情報処理装置は、可動部材で接続された本体部及び表示部を有する携帯機器であってもよい。この場合、前記第１のモジュールは、少なくとも演算処理装置が搭載される前記本体部である。そして、前記第２のモジュールは、少なくとも表示画面が搭載される前記表示部である。

また、前記信号減算部は、前記第２のモジュールより受信した信号のデジタルデータから前記第１のデータ信号のデジタルデータを減算するように構成されていてもよい。

また、上記課題を解決するために、本発明の別の観点によれば、第１のモジュールにより、直流成分を含まず、かつ、クロックの半周期毎に極性が反転する波形に第１の送信データを符号化して第１のデータ信号を生成する第１のデータ信号生成ステップと、第２のモジュールに向けて前記第１のデータ信号を送信する第１の信号送信ステップと、前記第２のモジュールにより、前記第１のモジュールより受信した第１のデータ信号の極性反転周期に基づいて前記クロックを検出するクロック検出ステップと、前記クロック検出ステップで検出されたクロックを用いて、直流成分を含まない波形に第２の送信データを符号化して第２のデータ信号を生成する第２のデータ信号生成ステップと、前記第２のデータ信号を前記第１のモジュールから送信される第１のデータ信号に同期加算して前記第１のモジュールに送信する第２の信号送信ステップと、前記第１のモジュールにより、前記第２のモジュールより受信した信号から前記第１のデータ信号を減算して前記第２のデータ信号を抽出するデータ抽出ステップと、を含む、全二重伝送方法が提供される。

また、上記課題を解決するために、本発明の別の観点によれば、上記の情報処理装置が有する機能をコンピュータに実現させるためのプログラムが提供されうる。さらに、このプログラムが記録されたコンピュータで読み取り可能な記録媒体が提供されうる。

以上説明したように本発明によれば、直流成分を含まず、かつ、クロック再生時にＰＬＬ回路が不要な符号を用いることにより受信側でＰＬＬ回路を設けない場合においても、全二重伝送を実現することが可能になる。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

［説明の流れについて］
ここで、以下に記載する本発明の実施形態に関する説明の流れについて簡単に述べる。まず、図１を参照しながら、パラレル伝送方式を採用した携帯端末等が抱える技術的課題について簡単に説明する。次いで、図２〜図６を参照しながら、シリアル伝送方式を採用した信号伝送技術が抱える課題について説明する。次いで、図７〜図１１を参照しながら、シリアル伝送方式を採用した信号伝送技術が抱える課題を解決するために考案された新規な信号伝送技術について説明する。また、このような新規な信号伝送技術が抱える技術的課題についても説明する。

上記の新規な信号伝送技術が有する技術的特徴及び課題を踏まえ、図１２〜図１５を参照しながら、新方式に係る技術を双方向伝送に拡張する技術（拡張方式）について説明する。次いで、図１６〜図２１を参照しながら、拡張方式を基盤にして全二重伝送を可能にした同実施形態に係る携帯端末等の機能構成、及び信号伝送方法等について説明する。最後に、同実施形態の技術的思想について纏め、当該技術的思想から得られる作用効果について簡単に説明する。

（説明項目）
１：課題の整理
１−１：パラレル伝送方式について
１−２：シリアル伝送方式について
１−３：電源線を利用したデータ伝送方式について
２：基盤技術１（新方式について）
３：基盤技術２（新方式の双方向伝送への拡張；拡張方式について）
４：実施形態
４−１：携帯端末５００の機能構成
４−２：全二重伝送用符号について
４−３：まとめ

＜１：課題の整理＞
まず、本発明の一実施形態に係る技術について詳細な説明をするに先立ち、同実施形態が解決しようとする課題について簡単に纏める。

［１−１：パラレル伝送方式について］
まず、図１を参照しながら、パラレル伝送方式を採用した携帯端末１００の構成例について簡単に説明する。図１は、パラレル伝送方式を採用した携帯端末１００の構成例を示す説明図である。なお、図１には、携帯端末１００の一例として携帯電話が模式的に描画されている。しかし、以下の説明に係る技術の適用範囲は、携帯電話に限定されるものではない。

図１に示すように、携帯端末１００は、主に、表示部１０２と、液晶部１０４（ＬＣＤ；Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）と、接続部１０６と、操作部１０８と、ベースバンドプロセッサ１１０（ＢＢＰ）と、パラレル信号線路１１２とにより構成される。なお、表示部１０２を表示側（Ｄ）、操作部１０８を本体側（Ｍ）と呼ぶ場合がある。また、以下の説明の中で、映像信号が本体側から表示側へと伝送される場合を例に挙げて説明する。もちろん、以下の技術は、これに限定されるものではない。

図１に示すように、表示部１０２には、液晶部１０４が設けられている。そして、液晶部１０４には、パラレル信号線路１１２を介して伝送された映像信号が表示される。また、接続部１０６は、表示部１０２と操作部１０８とを接続する部材である。この接続部１０６を形成する接続部材は、例えば、表示部１０２をＺ−Ｙ平面内で１８０度回転できる構造を有する。また、この接続部材は、Ｘ−Ｚ平面内で表示部１０２が回転可能に形成され、携帯端末１００を折り畳みできる構造を有する。なお、この接続部材は、自由な方向に表示部１０２を可動にする構造を有していてもよい。

ベースバンドプロセッサ１１０は、携帯端末１００の通信制御、及びアプリケーションの実行機能を提供する演算処理部である。ベースバンドプロセッサ１１０から出力されるパラレル信号は、パラレル信号線路１１２を通じて表示部１０２の液晶部１０４に伝送される。パラレル信号線路１１２には、多数の信号線が配線されている。例えば、携帯電話の場合、この信号線数ｎは５０本程度である。また、映像信号の伝送速度は、液晶部１０４の解像度がＱＶＧＡの場合、１３０Ｍｂｐｓ程度となる。そして、パラレル信号線路１１２は、接続部１０６を通るように配線されている。

つまり、接続部１０６には、パラレル信号線路１１２を形成する多数の信号線が配線されている。上記のように、接続部１０６の可動範囲を広げると、その動きによりパラレル信号線路１１２に損傷が発生する危険性が高まる。その結果、パラレル信号線路１１２の信頼性が損なわれてしまう。一方で、パラレル信号線路１１２の信頼性を維持しようとすると、接続部１０６の可動範囲が制約されてしまう。こうした理由から、接続部１０６を形成する可動部材の自由度、及びパラレル信号線路１１２の信頼性を両立させる目的で、シリアル伝送方式が携帯電話等に採用されることが多くなってきている。また、放射電磁雑音（ＥＭＩ）の観点からも、伝送線路のシリアル化が進められている。

［１−２：シリアル伝送方式について］
そこで、図２を参照しながら、シリアル伝送方式を採用した携帯端末１３０の構成例について簡単に説明する。図２は、シリアル伝送方式を採用した携帯端末１３０の構成例を示す説明図である。なお、図２には、携帯端末１３０の一例として携帯電話が模式的に描画されている。しかし、以下の説明に係る技術の適用範囲は、携帯電話に限定されるものではない。また、図１に示したパラレル伝送方式の携帯端末１００と実質的に同一の機能を有する構成要素については、同一の符号を付することにより詳細な説明を省略する。

図２に示すように、携帯端末１３０は、主に、表示部１０２と、液晶部１０４（ＬＣＤ）と、接続部１０６と、操作部１０８と、ベースバンドプロセッサ１１０（ＢＢＰ）と、パラレル信号線路１３２、１４０と、シリアライザ１３４と、シリアル信号線路１３６と、デシリアライザ１３８とにより構成される。

携帯端末１３０は、上記の携帯端末１００とは異なり、接続部１０６に配線されたシリアル信号線路１３６を通じてシリアル伝送方式により映像信号を伝送している。そのため、操作部１０８には、ベースバンドプロセッサ１１０から出力されたパラレル信号をシリアル化するためのシリアライザ１３４が設けられている。一方、表示部１０２には、シリアル信号線路１３６を通じて伝送されるシリアル信号をパラレル化するためのデシリアライザ１３８が設けられている。

シリアライザ１３４は、ベースバンドプロセッサ１１０から出力され、かつ、パラレル信号線路１３２を介して入力されたパラレル信号をシリアル信号に変換する。シリアライザ１３４により変換されたシリアル信号は、シリアル信号線路１３６を通じてデシリアライザ１３８に入力される。そして、デシリアライザ１３８は、入力されたシリアル信号を元のパラレル信号に復元し、パラレル信号線路１４０を通じて液晶部１０４に入力する。

シリアル信号線路１３６には、例えば、ＮＲＺ符号方式で符号化されたデータ信号が単独で伝送されるか、或いは、データ信号とクロック信号とが一緒に伝送される。シリアル信号線路１３６の配線数ｋは、図１の携帯端末１００が有するパラレル信号線路１１２の配線数ｎよりも大幅に少ない（１≦ｋ≪ｎ）。例えば、配線数ｋは、数本程度まで削減することができる。そのため、シリアル信号線路１３６が配線される接続部１０６の可動範囲に関する自由度は、パラレル信号線路１１２が配線される接続部１０６に比べて非常に大きいと言える。同時に、シリアル信号線路１３６の信頼性も高いと言える。なお、シリアル信号線路１３６を流れるシリアル信号には、通常、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌ）等の差動信号が用いられる。

（機能構成）
ここで、図３を参照しながら、シリアル伝送方式を採用した携帯端末１３０の機能構成について説明する。図３は、シリアル伝送方式を採用した携帯端末１３０の機能構成の一例を示す説明図である。但し、図３は、シリアライザ１３４、及びデシリアライザ１３８の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。

（シリアライザ１３４）
図３に示すように、シリアライザ１３４は、Ｐ／Ｓ変換部１５２と、エンコーダ１５４と、ＬＶＤＳドライバ１５６と、ＰＬＬ部１５８と、タイミング制御部１６０とにより構成される。

図３に示すように、シリアライザ１３４には、ベースバンドプロセッサ１１０から、パラレル信号（Ｐ−ＤＡＴＡ）と、パラレル信号用クロック（Ｐ−ＣＬＫ）とが入力される。シリアライザ１３４に入力されたパラレル信号は、Ｐ／Ｓ変換部１５２によりシリアル信号に変換される。Ｐ／Ｓ変換部１５２により変換されたシリアル信号は、エンコーダ１５４に入力される。エンコーダ１５４は、シリアル信号にヘッダ等を付加してＬＶＤＳドライバ１５６に入力する。ＬＶＤＳドライバ１５６は、入力されたシリアル信号をＬＶＤＳによる差動伝送方式でデシリアライザ１３８に伝送する。

一方、シリアライザ１３４に入力されたパラレル信号用クロックは、ＰＬＬ部１５８に入力される。ＰＬＬ部１５８は、パラレル信号用クロックからシリアル信号用クロックを生成し、Ｐ／Ｓ変換部１５２、及びタイミング制御部１６０に入力する。タイミング制御部１６０は、入力されるシリアル信号用クロックに基づいてエンコーダ１５４によるシリアル信号の送信タイミングを制御する。

（デシリアライザ１３８）
図３に示すように、デシリアライザ１３８は、主に、ＬＶＤＳレシーバ１７２と、デコーダ１７４と、Ｓ／Ｐ変換部１７６と、クロック再生部１７８と、ＰＬＬ部１８０と、タイミング制御部１８２とにより構成される。

図３に示すように、デシリアライザ１３８には、ＬＶＤＳによる差動伝送方式でシリアライザ１３４からシリアル信号が伝送される。このシリアル信号は、ＬＶＤＳレシーバ１７２により受信される。ＬＶＤＳレシーバ１７２により受信されたシリアル信号は、デコーダ１７４、及びクロック再生部１７８に入力される。デコーダ１７４は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、Ｓ／Ｐ変換部１７６に入力する。Ｓ／Ｐ変換部１７６は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部１７６で変換されたパラレル信号は液晶部１０４に出力される。

一方、クロック再生部１７８は、外部から入力されるリファレンスクロックを参照し、内蔵するＰＬＬ部１８０を用いてシリアル信号用クロックからパラレル信号用クロックを再生する。クロック再生部１７８により再生されたパラレル信号用クロックは、デコーダ１７４、及びタイミング制御部１８２に入力される。タイミング制御部１８２は、クロック再生部１７８から入力されたパラレル信号用クロックに基づいて受信タイミングを制御する。また、タイミング制御部１８２に入力されたパラレル信号用クロック（Ｐ−ＣＬＫ）は、液晶部１０４に出力される。

このように、ベースバンドプロセッサ１１０からシリアライザ１３４に入力されたパラレル信号（Ｐ−ＤＡＴＡ）、及びパラレル信号用クロック（Ｐ−ＣＬＫ）は、シリアル信号に変換されてデシリアライザ１３８に伝送される。そして、入力されたシリアル信号は、デシリアライザ１３８により元のパラレル信号、及びパラレル信号用クロックに復元され、液晶部１０４に出力される。

以上説明した携帯端末１３０のように、パラレル信号をシリアル信号に変換して伝送することにより、その伝送線路がシリアル化される。その結果、シリアル信号線路が配置される部分の可動範囲が拡大し、表示部１０２の配置に関する自由度が向上する。そのため、例えば、携帯端末１３０を利用してテレビジョン放送等を視聴する場合において、表示部１０２の配置がユーザから見て横長になるように携帯端末１３０を変形させることができるようになる。こうした自由度の向上に伴い、携帯端末１３０の用途が広がり、通信端末としての各種機能に加えて、映像や音楽の視聴等、様々な利用形態が生まれている。

［１−３：電源線を利用したデータ伝送方式について］
上記の携帯端末１３０においては、符号化方式として直流成分を含まないマンチェスター符号方式（図５を参照）やＡＭＩ符号化方式（図６を参照）を利用することができる。このように、直流成分を含まない符号化信号は、電源に重畳して伝送することが可能である。そこで、上記の携帯端末１３０に対し、この電源線伝送方式を応用する技術について説明する。携帯端末２３０は、この技術を用いた構成例である。

（機能構成）
まず、図４を参照しながら、電源線を利用してデータ伝送することが可能な携帯端末２３０の機能構成について説明する。図４は、電源線を利用してデータ伝送することが可能な携帯端末２３０の機能構成の一例を示す説明図である。但し、図４は、シリアライザ１３４、及びデシリアライザ１３８の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。また、携帯端末２３０が有する各構成要素のうち、既に述べた携帯端末１３０と実質的に同一の機能構成を有する構成要素については同一の符号を付することにより詳細な説明を省略した。

（シリアライザ１３４）
図４に示すように、シリアライザ１３４は、Ｐ／Ｓ変換部１５２と、エンコーダ１５４と、ＬＶＤＳドライバ１５６と、ＰＬＬ部１５８と、タイミング制御部１６０と、重畳部２３２とにより構成される。

図４に示すように、シリアライザ１３４には、ベースバンドプロセッサ１１０から、パラレル信号（Ｐ−ＤＡＴＡ）と、パラレル信号用クロック（Ｐ−ＣＬＫ）とが入力される。シリアライザ１３４に入力されたパラレル信号は、Ｐ／Ｓ変換部１５２によりシリアル信号に変換される。Ｐ／Ｓ変換部１５２により変換されたシリアル信号は、エンコーダ１５４に入力される。エンコーダ１５４は、シリアル信号にヘッダ等を付加し、マンチェスター符号方式等の直流成分の無い（又は少ない）方式で符号化してＬＶＤＳドライバ１５６に入力する。

ＬＶＤＳドライバ１５６は、入力されたシリアル信号をＬＶＤＳにして重畳部２３２に入力する。重畳部２３２は、ＬＶＤＳドライバ１５６から入力された信号を電源ラインに重畳させてデシリアライザ１３８に伝送する。例えば、重畳部２３２は、信号をコンデンサで、電源をチョークコイルで結合させる。なお、電源ラインには、例えば、伝送線路として同軸ケーブルが用いられる。また、この電源ラインは、操作部１０８から表示部１０２に電源を供給するために設けられた線路である。

ところで、シリアライザ１３４に入力されたパラレル信号用クロックは、ＰＬＬ部１５８に入力される。ＰＬＬ部１５８は、パラレル信号用クロックからシリアル信号用クロックを生成し、Ｐ／Ｓ変換部１５２、及びタイミング制御部１６０に入力する。タイミング制御部１６０は、入力されるシリアル信号用クロックに基づいてエンコーダ１５４によるシリアル信号の送信タイミングを制御する。

（デシリアライザ１３８）
図４に示すように、デシリアライザ１３８は、主に、ＬＶＤＳレシーバ１７２と、デコーダ１７４と、Ｓ／Ｐ変換部１７６と、クロック再生部１７８と、ＰＬＬ部１８０と、タイミング制御部１８２と、分離部２３４とにより構成される。

図４に示すように、デシリアライザ１３８には、電源ライン（同軸ケーブル）を通じて電源とシリアル信号とが重畳された信号が伝送される。この重畳信号の周波数スペクトラムは、図５のようになる。図５に示すように、マンチェスター符号の周波数スペクトラムは、直流成分を持たないので、電源（ＤＣ）と一緒に伝送できることが分かる。

再び図４を参照する。上記の重畳信号は、分離部２３４によりシリアル信号と電源とに分離される。例えば、分離部２３４は、コンデンサで直流成分をカットしてシリアル信号を取り出し、チョークコイルで高周波成分をカットして電源を取り出す。分離部２３４により分離されたシリアル信号は、ＬＶＤＳレシーバ１７２により受信される。

ＬＶＤＳレシーバ１７２により受信されたシリアル信号は、デコーダ１７４、及びクロック再生部１７８に入力される。デコーダ１７４は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、マンチェスター符号方式等で符号化されたシリアル信号を復号してＳ／Ｐ変換部１７６に入力する。Ｓ／Ｐ変換部１７６は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部１７６で変換されたパラレル信号は、液晶部１０４に出力される。

一方、クロック再生部１７８は、外部から入力されるリファレンスクロックを参照し、内蔵するＰＬＬ部１８０を用いてシリアル信号用クロックからパラレル信号用クロックを再生する。クロック再生部１７８により再生されたパラレル信号用クロックは、デコーダ１７４、及びタイミング制御部１８２に入力される。タイミング制御部１８２は、クロック再生部１７８から入力されたパラレル信号用クロックに基づいて受信タイミングを制御する。また、タイミング制御部１８２に入力されたパラレル信号用クロック（Ｐ−ＣＬＫ）は、液晶部１０４に出力される。

このように、上記の携帯端末２３０は、電源とシリアル信号（映像信号等）とを同軸ケーブル１本で伝送することができる。そのため、操作部１０８と表示部１０２との間を繋ぐ配線は１本だけとなり、表示部１０２の可動性が向上し、複雑な形状に携帯端末２３０を変形させることが可能になる。その結果、携帯端末２３０の用途が広がると共に、ユーザの利便性が向上する。

（課題の整理１）
上記の通り、操作部１０８と表示部１０２との相対的な位置関係を自由に変化させるには、上記の携帯端末１００のようにパラレル伝送方式には不都合があった。そこで、上記の携帯端末１３０のように、シリアライザ１３４、及びデシリアライザ１３８を設けることで、映像信号等のシリアル伝送を可能にし、表示部１０２の可動範囲を広げた。さらに、携帯端末１３０で利用される符号化方式の特性を生かして、電源ラインに信号を重畳させて伝送する方式を用いて表示部１０２の可動性をさらに向上させた。

ところが、図３、図４に示すように、携帯端末１３０、２３０において、受信したシリアル信号のクロックを再生するためにＰＬＬ部１８０（以下、ＰＬＬ）が用いられていた。このＰＬＬは、マンチェスター符号方式等により符号化された信号からクロックを抽出するために必要なものである。しかしながら、ＰＬＬ自体の電力消費量が少なくないため、ＰＬＬを設けることにより、その分だけ携帯端末１３０、２３０の消費電力が大きくなってしまう。こうした電力消費量の増大は、携帯電話等の小さな装置にとって非常に大きな問題となる。

こうした問題を背景に、デシリアライザ１３８の側でＰＬＬを設けずに済むような技術が求められている。そこで、このような技術的課題に鑑み、直流成分を含まず、かつ、クロック再生時にＰＬＬ回路が不要な符号を用いて信号を伝送する新規な信号伝送方式が考案された。以下の説明において、この信号伝送方式のことを単に新方式と呼ぶ場合がある。

＜２：基盤技術１（新方式について）＞
以下、直流成分を含まず、かつ、ＰＬＬを利用せずにクロックを再生することが可能な符号により信号を伝送する新規な信号伝送方式（新方式）について説明する。まず、新方式の符号化方法を説明する上で基本となるＡＭＩ（Ａｌｔｅｒｎａｔｅ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ）符号について簡単に説明する。その後、新方式に係る携帯端末３００の機能構成、及び符号化方法について説明する。

（ＡＭＩ符号の信号波形について）
まず、図６を参照しながら、ＡＭＩ符号の信号波形、及びその特徴について簡単に説明する。図６は、ＡＭＩ符号の信号波形の一例を示す説明図である。但し、以下の説明において、Ａは任意の正数であるとする。

ＡＭＩ符号は、データ０を電位０で表現し、データ１を電位Ａ又は−Ａで表現する符号である。但し、電位Ａと電位−Ａとは交互に繰り返される。つまり、電位Ａでデータ１が表現された後、次にデータ１が現れた場合、そのデータ１は電位−Ａで表現されるというものである。このように、極性反転を繰り返してデータが表現されるため、ＡＭＩ符号には直流成分が含まれない。なお、ＡＭＩ符号と同じ種類の特性を持つ符号としては、例えば、ＰＲ（１，−１）、ＰＲ（１，０，−１）、ＰＲ（１，０，…，−１）等で表現されるパーシャル・レスポンス方式がある。このように極性反転を利用した伝送符号はバイポーラ符号と呼ばれる。また、ダイコード方式等も利用可能である。ここでは、デューティ１００％のＡＭＩ符号を例に挙げて説明する。

図６には、ビット間隔Ｔ１、Ｔ２、…、Ｔ１４のＡＭＩ符号が模式的に記載されている。図中において、データ１は、ビット間隔Ｔ２、Ｔ４、Ｔ５、Ｔ１０、Ｔ１１、Ｔ１２、Ｔ１４に現れている。ビット間隔Ｔ２において電位Ａである場合、ビット間隔Ｔ４では電位−Ａとなる。また、ビット間隔Ｔ５では電位Ａとなる。このように、データ１に対応する振幅は、プラスとマイナスとが交互に反転する。これが上記の極性反転である。

一方、データ０に関しては全て電位０で表現される。こうした表現によりＡＭＩ符号は直流成分を含まないが、図６のビット間隔Ｔ６、…、Ｔ９に見られるように電位０が連続することがある。このように電位０が連続すると、ＰＬＬを用いずに、この信号波形からクロック成分を取り出すことが難しい。そこで、新方式においては、ＡＭＩ符号（及びこれと同等の特性を有する符号）にクロック成分を含ませて伝送する技術が用いられている。

（機能構成）
ここで、図７を参照しながら、新方式に係る携帯端末３００の機能構成について説明する。図７は、新方式に係る携帯端末３００の機能構成例を示す説明図である。但し、図７は、シリアライザ１３４、及びデシリアライザ１３８の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。また、携帯端末３００が有する各構成要素のうち、既に述べた携帯端末１３０と実質的に同一の機能構成を有する構成要素については同一の符号を付することにより詳細な説明を省略した。

（シリアライザ１３４）
図７に示すように、シリアライザ１３４は、Ｐ／Ｓ変換部１５２と、ＬＶＤＳドライバ１５６と、ＰＬＬ部１５８と、タイミング制御部１６０と、エンコーダ３１２とにより構成される。上記の携帯端末１３０との主な相違点はエンコーダ３１２の機能にある。

図７に示すように、シリアライザ１３４には、ベースバンドプロセッサ１１０から、パラレル信号（Ｐ−ＤＡＴＡ）と、パラレル信号用クロック（Ｐ−ＣＬＫ）とが入力される。シリアライザ１３４に入力されたパラレル信号は、Ｐ／Ｓ変換部１５２によりシリアル信号に変換される。Ｐ／Ｓ変換部１５２により変換されたシリアル信号は、エンコーダ３１２に入力される。エンコーダ３１２は、シリアル信号にヘッダ等を付加し、所定の符号化方式で符号化する。

ここで、図８を参照しながら、エンコーダ３１２における符号化信号の生成方法について説明する。図８は、新方式に係る符号化方法の一例を示す説明図である。なお、図８には、ＡＭＩ符号をベースとする符号の生成方法が記載されている。但し、新方式はこれに限定されず、ＡＭＩ符号と同等の特性を有する符号に対しても同様に適用される。例えば、バイポーラ符号やパーシャル・レスポンス方式の符号等にも適用できる。

図８の（Ｃ）に示された信号が新方式の符号化方法で符号化された信号である。この信号は、データ１を複数の電位Ａ１（−１、−３、１、３）で表現し、データ０を電位Ａ１とは異なる複数の電位Ａ２（−２、２）で表現したものである。但し、この信号は、極性反転するように構成されており、さらに、連続して同じ電位とならないように構成されている。例えば、ビット間隔Ｔ６、…、Ｔ９においてデータ０が続く区間を参照すると、電位が−２、２、−２、２となっている。このような符号を利用することで、同じデータ値が連続して現れても、立ち上がり、立ち下がりの両エッジを検出してクロック成分を再生することが可能になる。

さて、エンコーダ３１２は、上記のような符号を生成するため、加算器ＡＤＤを備えている。図８に示すように、エンコーダ３１２は、例えば、入力されたシリアル信号をＡＭＩ符号（Ａ）に符号化して加算器ＡＤＤに入力する。さらに、エンコーダ３１２は、ＡＭＩ符号の伝送速度Ｆｂの半分の周波数（２／Ｆｂ）を持つクロック（Ｂ）を生成して加算器ＡＤＤに入力する。但し、クロックの振幅は、ＡＭＩ符号のＮ倍（Ｎ＞１；図８の例ではＮ＝２）とする。そして、エンコーダ３１２は、加算器ＡＤＤによりＡＭＩ符号とクロックとを加算して符号（Ｃ）を生成する。このとき、ＡＭＩ符号とクロックとはエッジを揃えて同期加算される。

再び図７を参照する。エンコーダ３１２により符号化されたシリアル信号は、ＬＶＤＳドライバ１５６に入力される。ＬＶＤＳドライバ１５６は、入力されたシリアル信号をＬＶＤＳによる差動伝送方式でデシリアライザ１３８に伝送する。一方、シリアライザ１３４に入力されたパラレル信号用クロックは、ＰＬＬ部１５８に入力される。ＰＬＬ部１５８は、パラレル信号用クロックからシリアル信号用クロックを生成し、Ｐ／Ｓ変換部１５２、及びタイミング制御部１６０に入力する。タイミング制御部１６０は、入力されるシリアル信号用クロックに基づいてエンコーダ３１２によるシリアル信号の送信タイミングを制御する。

（デシリアライザ１３８）
図７に示すように、デシリアライザ１３８は、主に、ＬＶＤＳレシーバ１７２と、Ｓ／Ｐ変換部１７６と、タイミング制御部１８２と、クロック検出部３３２と、デコーダ３３４とにより構成される。上記の携帯端末１３０が備えるデシリアライザ１３８との主な相違点は、ＰＬＬを持たないクロック検出部３３２の存在にある。

図７に示すように、デシリアライザ１３８には、ＬＶＤＳによる差動伝送方式でシリアライザ１３４からシリアル信号が伝送される。このシリアル信号は、ＬＶＤＳレシーバ１７２により受信される。ＬＶＤＳレシーバ１７２により受信されたシリアル信号は、デコーダ３３４、及びクロック検出部３３２に入力される。デコーダ３３４は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、エンコーダ３１２が用いた符号化方式に従って符号化されたシリアル信号を復号する。

ここで、図８を参照しながら、デコーダ３３４による復号方法について説明する。上記の通り、シリアル信号は、エンコーダ３１２により、図８の（Ｃ）に示す形式に符号化されている。そこで、デコーダ３３４は、この信号の振幅がＡ１であるか、Ａ２であるかを判定することで、元のシリアル信号を復号することができる。

データ１に対応する振幅Ａ１（−１、−３、１、３）と、データ０に対応する振幅Ａ２（−２、２）とを判定するためには、図８の（Ｃ）に示す４つの閾値（Ｌ１、Ｌ２、Ｌ３、Ｌ４）が用いられる。そこで、デコーダ３３４は、入力された信号の振幅と上記の４つの閾値とを比較して振幅がＡ１であるか、或いは、Ａ２であるかを判定し、元のシリアル信号を復号する。この復号処理については後段（図１０〜図１３を参照）において説明する。

再び図７を参照する。デコーダ３３４により復号されたシリアル信号はＳ／Ｐ変換部１７６に入力される。Ｓ／Ｐ変換部１７６は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部１７６で変換されたパラレル信号は、液晶部１０４に出力される。

一方、クロック検出部３３２は、入力された信号からクロック成分を検出する。既に述べた通り、図８の（Ｃ）に示された符号を用いることで、クロック成分は、振幅と閾値Ｌ０（電位０）とを比較して振幅の極性を判定し、極性反転の周期に基づいてクロック成分を検出することができる。従って、クロック検出部３３２は、信号のクロック成分を検出する際にＰＬＬを用いないで済む。その結果、デシリアライザ１３８の消費電力を低減させることが可能になる。

さて、クロック検出部３３２により検出されたクロックは、デコーダ３３４、及びタイミング制御部１８２に入力される。タイミング制御部１８２は、クロック検出部３３２から入力されたクロックに基づいて受信タイミングを制御する。また、タイミング制御部１８２に入力されたクロック（Ｐ−ＣＬＫ）は液晶部１０４に出力される。

このように、直流成分を含まず（図９を参照）、極性反転周期からクロック成分を再生することが可能な符号を利用することで、デシリアライザ１３８において実行されるクロックの検出にＰＬＬを用いずに済み、携帯端末の消費電力を大きく低減させることが可能になる。なお、新方式で用いる符号の周波数スペクトラムは、例えば、図９に示すような形状になる。エンコーダ３１２の加算器ＡＤＤで加算されたクロックの周波数Ｆｂ／２に線スペクトルが現れ、それに加えてＡＭＩ符号のブロードな周波数スペクトラムが現れている。なお、この周波数スペクトラムには、周波数Ｆｂ、２Ｆｂ、３Ｆｂ、…にヌル点が存在する。

（復号処理の詳細について）
次に、図１０〜図１３を参照しながら、新方式における復号処理の詳細について説明する。図１０は、クロック検出部３３２の回路構成例を示す説明図である。図１１は、デコーダ３３４の回路構成例を示す説明図である。図１２は、データ判定用の判定テーブルの構成例を示す説明図である。図１３は、新方式を適用した場合の受信信号波形（図中には、アイパターンが示されている。）を示す説明図である。

（クロック検出部３３２の回路構成例）
まず、図１０を参照する。図１０に示すように、クロック検出部３３２の機能は、コンパレータ３５２により実現される。

コンパレータ３５２には、新方式で符号化された信号の振幅値が入力データとして入力される。入力データが入力されると、コンパレータ３５２は、入力された振幅値と所定の閾値とを比較する。例えば、コンパレータ３５２は、入力データが所定の閾値よりも大きい値であるか否かを判定する。このコンパレータ３５２は、新方式の符号（図８の（Ｃ）を参照）からクロックを抽出するためのものである。そのため、所定の閾値としては閾値Ｌ０を用いる。

例えば、入力データが所定の閾値よりも大きい値である場合、コンパレータ３５２は、入力データが所定の閾値よりも大きい値であることを示す判定値（例えば、１）を出力する。一方、入力データが所定の閾値よりも小さい値である場合、コンパレータ３５２は、入力データが所定の閾値よりも大きい値でなかったことを示す判定値（例えば、０）を出力する。コンパレータ３５２の出力結果は、クロックとしてデコーダ３３４及びタイミング制御部１８２に入力される。

（デコーダ３３４の回路構成例）
次に、図１１を参照する。図１１に示すように、デコーダ３３４の機能は、複数のコンパレータ３５４、３５６、３５８、３６０、及びデータ判定部３６２により実現される。また、データ判定部３６２には、記憶部３６４が設けられている。記憶部３６４には、図１２に示すデータ判定用の判定テーブルが格納されている。

複数のコンパレータ３５４、３５６、３５８、３６０には、互いに異なる閾値が設定されている。例えば、コンパレータ３５４には閾値Ｌ１が、コンパレータ３５６には閾値Ｌ２が、コンパレータ３５８には閾値Ｌ３が、コンパレータ３６０には閾値Ｌ４が設定されている。但し、図８の（Ｃ）に示したように、閾値Ｌ１、Ｌ２、Ｌ３、Ｌ４は、Ｌ１＞Ｌ２＞Ｌ３＞Ｌ４の関係を満たすものである。

まず、複数のコンパレータ３５４、３５６、３５８、３６０には、新方式で符号化された信号の振幅値が入力データとして入力される。このとき、複数のコンパレータ３５４、３５６、３５８、３６０には、同じ入力データが並行して入力される。

入力データが入力されると、コンパレータ３５４は、入力データと閾値Ｌ１とを比較し、入力データが閾値Ｌ１よりも大きい値であるか否かを判定する。入力データが閾値Ｌ１よりも大きい値である場合、コンパレータ３５４は、入力データが閾値Ｌ１よりも大きい値であることを示す判定値（例えば、１）を出力する。一方、入力データが閾値Ｌ１よりも大きい値でない場合、コンパレータ３５４は、入力データが閾値Ｌ１よりも大きい値でないことを示す判定値（例えば、０）を出力する。

同様に、コンパレータ３５６は、入力データと閾値Ｌ２とを比較し、入力データが閾値Ｌ２よりも大きい値であるか否かを判定する。また、コンパレータ３５８は、入力データと閾値Ｌ３とを比較し、入力データが閾値Ｌ３よりも大きい値であるか否かを判定する。さらに、コンパレータ３６０は、入力データと閾値Ｌ４とを比較し、入力データが閾値Ｌ４よりも大きい値であるか否かを判定する。複数のコンパレータ３５４、３５６、３５８、３６０から出力された判定値は、データ判定部３６２に入力される。

データ判定部３６２は、複数のコンパレータ３５４、３５６、３５８、３６０から出力された判定値に基づいて入力データが示すビット値を判定する。このとき、データ判定部３６２は、記憶部３６４に格納されたデータ判定用の判定テーブル（図１２を参照）を参照し、この判定テーブルに基づいて入力データが示すビット値を判定する。データ判定用の判定テーブルとしては、例えば、図１２に示すようなものが用いられる。図１２に例示するように、この判定テーブルにおいては、複数のコンパレータ３５４、３５６、３５８、３６０から出力された値の各組み合わせに対してビット値（０又は１）が対応付けられている。

例えば、コンパレータ３５４の出力値が１の場合について考えてみる。この場合、入力データが閾値Ｌ１よりも大きい値である。上記の通り、閾値には、Ｌ１＞Ｌ２＞Ｌ３＞Ｌ４の関係が規定されている。この関係から、コンパレータ３５６、３５８、３６０の出力値も１になるはずである。図８の（Ｃ）を参照すると、閾値Ｌ１よりも大きい値をもつ振幅に対応するビット値は１である。そのため、判定テーブルには、コンパレータ３５４、３５６、３５８、３６０の出力値が全て１の組み合わせとビット値１とが対応付けて記載されている。

他の条件についても考えてみる。ここでは、説明の都合上、コンパレータ３５４、３５６、３５８、３６０の出力値をそれぞれｄ１、ｄ２、ｄ３、ｄ４と表現し、その組み合わせを（ｄ１，ｄ２，ｄ３，ｄ４）と表記する。例えば、（ｄ１，ｄ２，ｄ３，ｄ４）＝（０，１，１，１）の組み合わせは、入力データｄがＬ１＞ｄ＞Ｌ２であることを意味している。図８の（Ｃ）を参照すると、入力データｄがＬ１＞ｄ＞Ｌ２の場合、ビット値は０である。

同様に、（ｄ１、ｄ２、ｄ３、ｄ４）＝（０，０，１，１）の組み合わせは、入力データｄがＬ２＞ｄ＞Ｌ３であることを意味している。図８の（Ｃ）を参照すると、入力データｄがＬ２＞ｄ＞Ｌ３の場合、ビット値は１である。また、（ｄ１、ｄ２、ｄ３、ｄ４）＝（０，０，０，１）の組み合わせは、入力データｄがＬ３＞ｄ＞Ｌ４であることを意味している。図８の（Ｃ）を参照すると、入力データｄがＬ３＞ｄ＞Ｌ４の場合、ビット値は０である。さらに、（ｄ１、ｄ２、ｄ３、ｄ４）＝（０，０，０，０）の組み合わせは、入力データｄがＬ４＞ｄであることを意味している。図８の（Ｃ）を参照すると、入力データｄがＬ４＞ｄの場合、ビット値は１である。

このように、コンパレータ３５４、３５６、３５８、３６０から各々出力された出力値の組み合わせとビット値とを対応付けることが可能であり、そのような組み合わせとビット値との対応関係をテーブル形式に纏めたものが図１２に例示した判定テーブルである。データ判定部３６２は、このような判定テーブルを参照し、複数のコンパレータ３５４、３５６、３５８、３６０から出力された出力値の組み合わせに基づいてビット値を判定する。データ判定部３６２により判定されたビット値は、Ｓ／Ｐ変換部１７６に入力される。

（課題の整理２）
上記の通り、新方式の符号は、直流成分を含まず、かつ、ＰＬＬ回路を用いずにクロックを再生することが可能である点で非常に優れている。そのため、上記の携帯端末２３０のように信号を直流電源に重畳して伝送することができると共に、上記の携帯端末３００のように受信側でＰＬＬを設ける必要がない。ところで、携帯端末３００の構成を例に挙げて説明した新方式の技術は、片方向の信号伝送に関するものである。

しかし、最近の携帯端末等を構成する表示部１０２には、液晶部１０４の他に様々なデバイスが設けられている。例えば、液晶部１０４にタッチパネルが設けられていたり、カメラや操作用のスイッチ等が設けられていたりすることがある。そのため、こうした携帯機器等においては、液晶部１０４に画像データが伝送されるだけでなく、表示部１０２から操作部１０８に種々のデータが伝送される。つまり、このような携帯端末等においては、表示部１０２と操作部１０８との間でデータの双方向伝送ができることが必要である。

しかしながら、上記の新方式の符号を用いて操作部１０８のＰＬＬ回路を省略すると、操作部１０８から表示部１０２へデータを伝送する際に、表示部１０２の側でデータ伝送に用いるクロックが生成できない。一方、操作部１０８にＰＬＬ回路を設けると、上記の（課題の整理１）において述べた消費電力の増大や回路規模の拡大といった問題が発生してしまう。そこで、上記の新方式の符号を用いることを前提に、操作部１０８にＰＬＬ回路を設けることなく、操作部１０８から表示部１０２へのデータ伝送を可能にする技術が考案された。

＜３：基盤技術２（新方式の双方向伝送への拡張；拡張方式について）＞
以下、上記の新方式に係るデータ伝送方法を双方向伝送に拡張する技術について説明する。なお、以下の説明において、当該技術に係るデータ伝送方式のことを拡張方式と呼ぶことにする。この拡張方式は、操作部１０８から表示部１０２に伝送された信号からＰＬＬ回路を用いずにクロックを抽出し、そのクロックを用いて表示部１０２から操作部１０８に信号を伝送する双方向伝送技術に関する。

（携帯端末４００の構成例）
まず、図１４〜図１６を参照しながら、拡張方式に係る携帯端末４００の機能構成について説明する。図１４は、拡張方式に係る携帯端末４００の外観を示す説明図である。図１５は、拡張方式に係る携帯端末４００の構成例を示す説明図である。図１６は、拡張方式に係る携帯端末４００の機能構成例を示す説明図である。但し、上記の携帯端末１３０、２３０、３００と実質的に同一の機能構成については同一の符号を付することにより重複説明を省略する。

（双方向伝送の必要性について）
まず、図１４を参照する。図１４に示す携帯端末４００は、主に、表示部１０２と、接続部１０６と、操作部１０８とにより構成されている。また、表示部１０２には、撮像部４０２と、操作スイッチ４０４とが設けられている。携帯端末４００は、表示部１０２と操作部１０８との間でデータの双方向伝送が求められる構成の一例である。なお、表示部１０２にタッチパネル等が設けられている場合においても同様である。

図２に示した携帯端末１３０と同様に、携帯端末４００の表示部１０２には、液晶部１０４が設けられており画像等が表示される。このような画像のデータは、操作部１０８から表示部１０２に伝送される。また、表示部１０２に設けられた撮像部４０２は、被写体を撮影するためのカメラ機能を提供する。そして、表示部１０２に設けられた操作スイッチ４０４は、例えば、携帯端末４００を音楽プレーヤとして利用する際に楽曲の選択やシャッフル機能の切り替え等に用いる操作手段である。また、操作スイッチ４０４は、マナーモードへの切り替えスイッチやシャッタースイッチ等として利用されることもある。

撮像部４０２により撮影された画像のデータは、表示部１０２から操作部１０８に伝送される。同様に、操作スイッチ４０４の操作により出力された操作信号は、表示部１０２から操作部１０８に伝送される。このように、携帯端末４００のような電子機器においては、表示部１０２と操作部１０８との間で双方向のデータ伝送が行われる。そのため、本実施形態に係る携帯端末４００は、接続部１０６を通る伝送線路をシリアル化して接続部１０６の可動範囲を十分に確保しながら、双方向のデータ伝送を実現するものである。

（機能構成）
次に、図１５、及び図１６を参照しながら、拡張方式に係る携帯端末４００の機能構成について説明する。図１５は、拡張方式に係る携帯端末４００の全体的な構成を示す説明図である。図１６は、拡張方式に係る携帯端末４００の機能構成の中で、上記の双方向伝送を実現するために必要とされる主な機能構成について示した説明図である。

（全体的な構成について）
まず、図１５を参照する。図１５に示すように、携帯端末４００の表示部１０２には、液晶部１０４と、撮像部４０２と、操作スイッチ４０４と、シリアライザ／デシリアライザ４０８（ＳＥＲ／ＤＥＳ）とが設けられている。また、携帯端末４００の操作部１０８には、ベースバンドプロセッサ１１０と、シリアライザ／デシリアライザ４０６（ＳＥＲ／ＤＥＳ）とが設けられている。

図２に示した携帯端末１３０との相違点の１つは、表示部１０２に撮像部４０２及び操作スイッチ４０４設けられたことである。さらに、他の相違点は、携帯端末１３０のシリアライザ１３４、デシリアライザ１３８が、それぞれシリアライザ／デシリアライザ４０６、４０８に置き換えられたことである。なお、以下の説明の中で、操作部１０８に設けられたシリアライザ／デシリアライザ４０６をＳＥＲ／ＤＥＳ（Ｍ）と表記することがある。また、表示部１０２に設けられたシリアライザ／デシリアライザ４０８をＳＥＲ／ＤＥＳ（Ｄ）と表記することがある。

（操作部１０８から表示部１０２へ）
まず、操作部１０８から表示部１０２に向かう信号の流れについて説明する。液晶部１０４に表示される画像データのパラレル信号は、ベースバンドプロセッサ１１０により生成される。ベースバンドプロセッサ１１０により生成されたパラレル信号は、シリアライザ／デシリアライザ４０６によりシリアル信号に変換される。シリアライザ／デシリアライザ４０８によりシリアル化された信号は、接続部１０６を通るシリアル信号線路を介して表示部１０２に設けられたシリアライザ／デシリアライザ４０８に入力される。シリアライザ／デシリアライザ４０８は、シリアル信号線路を介して入力されたシリアル信号をパラレル信号に変換して液晶部１０４に入力する。

（表示部１０２から操作部１０８へ）
次に、表示部１０２から操作部１０８に向かう信号の流れについて説明する。上記の通り、表示部１０２から操作部１０８に向かう信号としては、例えば、撮像部４０２により撮影された画像データの信号や操作スイッチ４０４の操作により出力された操作信号等がある。ここでは、一例として、撮像部４０２により撮影された画像データの信号が伝送される場合について説明する。撮像部４０２から出力されたパラレル信号は、シリアライザ／デシリアライザ４０８によりシリアル信号に変換され、接続部１０６を通るシリアル伝送線路を介して操作部１０８のシリアライザ／デシリアライザ４０６に入力される。シリアライザ／デシリアライザ４０６は、シリアル伝送線路を介して入力されたシリアル信号をパラレル信号に変換し、ベースバンドプロセッサ１１０に入力する。

上記のような流れで、携帯端末４００は、表示部１０２と操作部１０８との間における双方向のデータ伝送を実現している。以下、このような双方向伝送を実現するためのシリアライザ／デシリアライザ４０６、４０８の機能構成について、より詳細に説明する。

（機能構成の詳細）
ここで、図１６を参照する。図１６には、シリアライザ／デシリアライザ４０６、４０８を中心とする携帯端末４００の機能構成が示されている。但し、図７（携帯端末３００）等に描画されていたＰ／Ｓ変換部１５２等の一部構成については、その記載を省略している。さらに、携帯端末４００は、図４に示した携帯端末２３０と同様に、信号を直流電源に重畳して伝送する形態を採用している。もちろん、拡張方式に係る技術の適用範囲は、伝送手段を電源ラインとするものに限定されない。

上記の通り、携帯端末４００は、シリアライザ／デシリアライザ４０６（ＳＥＲ／ＤＥＳ（Ｍ））と、シリアライザ／デシリアライザ４０８（ＳＥＲ／ＤＥＳ（Ｄ）とを有する。また、シリアライザ／デシリアライザ４０６、４０８は、１本の信号ライン（例えば、同軸ケーブル等）により接続されている。この信号ラインは、操作部１０８から表示部１０２に直流電源を供給するための電源線路としても用いられる。なお、以下の説明においては、ＳＥＲ／ＤＥＳ（Ｍ）を単に（Ｍ）と表記し、ＳＥＲ／ＤＥＳ（Ｄ）を単に（Ｄ）と表記する場合がある。

図１６に示すように、シリアライザ／デシリアライザ４０６（Ｍ）は、エンコーダ４１２と、ドライバ４１４と、合成分配器４１６と、重畳部４１８と、レシーバ４２０と、デコーダ４２２とを有する。シリアライザ／デシリアライザ４０８（Ｄ）は、分離部４３２と、合成分配器４３４と、レシーバ４３６と、クロック検出部４３８と、デコーダ４４０と、バンドパスフィルタ４４２（ＢＰＦ）と、エンコーダ４４４と、ドライバ４４６とを有する。

（ＳＥＲ／ＤＥＳ（Ｍ）→ＳＥＲ／ＤＥＳ（Ｄ））
まず、シリアライザ／デシリアライザ４０６（Ｍ）からシリアライザ／デシリアライザ４０８（Ｄ）にデータ（ＴＸ ＤＡＴＡ１）を伝送する処理について説明する。

図１６に示すように、シリアライザ／デシリアライザ４０６（Ｍ）には、送信データ（ＴＸ ＤＡＴＡ１）と送信クロック（ＴＸ ＣＬＫ１）とが入力される。送信データ（ＴＸ ＤＡＴＡ１）は、エンコーダ４１２に入力される時点でシリアル化されているものとする。また、送信クロック（ＴＸ ＣＬＫ１）は、エンコーダ４１２、及びデコーダ４２２に入力される。送信データ（ＴＸ ＤＡＴＡ１）及び送信クロック（ＴＸ ＣＬＫ１）が入力されると、エンコーダ４１２は、上記の新方式と同様に、送信データ（ＴＸ ＤＡＴＡ１）に送信クロック（ＴＸ ＣＬＫ１）を加算して送信データを符号化する。

送信データ（ＴＸ ＤＡＴＡ１）がＡＭＩ符号により表現され、その伝送速度がＦｂである場合、エンコーダ４１２により、図８の（Ｃ）と同様に新方式の符号が生成される。エンコーダ４１２により生成された符号は、ドライバ４１４を介して合成分配器４１６に入力される。合成分配器４１６は、双方向伝送を実現するために、エンコーダ４１２に通じる信号線路とデコーダ４２２に通じる信号線路とを分配する手段である。データ送信時のため、合成分配器４１６に入力された符号は、重畳部４１８に入力される。

また、重畳部４１８には直流電源も入力される。重畳部４１８に入力された符号は、直流電源に重畳される。そして、重畳部４１８により生成された重畳信号は、同軸ケーブルを介してシリアライザ／デシリアライザ４０８（Ｄ）の分離部４３２に入力される。分離部４３２は、入力された重畳信号を直流電源と符号とに分離する。分離部４３２により分離された直流電源は、表示部１０２に供給される。

一方、分離部４３２により分離された符号は、合成分配器４３４に入力される。合成分配器４３４は、双方向伝送を実現するために、デコーダ４４０に通じる信号線路とエンコーダ４４４に通じる信号線路とを分配する手段である。データ受信時のため、合成分配器４３４に入力された符号は、レシーバ４３６を介してクロック検出部４３８、及びデコーダ４４０に入力される。クロック検出部４３８は、入力された符号からクロックを検出する。このとき、クロック検出部４３８は、上記の携帯端末３００が有するクロック検出部３３２と同じ方法を用いてクロックを検出する。

クロック検出部４３８により検出されたクロックは、液晶部１０４に供給されると共に、デコーダ４４０に入力される。但し、クロック検出部４３８により検出されたクロック（ＲＸ ＣＬＫ２）の周波数はＦｂ／２である。デコーダ４４０は、クロック検出部４３８から入力されたクロック（ＲＸ ＣＬＫ２）を利用し、入力された符号に復号処理を施して受信データ（ＲＸ ＤＡＴＡ２）を生成する。この受信データ（ＲＸ ＤＡＴＡ２）は、クロック検出部４３８により検出されたクロック（ＲＸ ＣＬＫ２）に同期した２ビットのパラレル受信データである。このようにしてデコーダ４４０により生成された受信データ（ＲＸ ＤＡＴＡ２）は、液晶部１０４に入力される。

以上、シリアライザ／デシリアライザ４０６（Ｍ）からシリアライザ／デシリアライザ４０８（Ｄ）にデータ（ＴＸ ＤＡＴＡ１）を伝送する処理について説明した。次に、シリアライザ／デシリアライザ４０８（Ｄ）からシリアライザ／デシリアライザ４０６（Ｍ）にデータ（ＴＸ ＤＡＴＡ２）を伝送する処理について説明する。

（ＳＥＲ／ＤＥＳ（Ｄ）→ＳＥＲ／ＤＥＳ（Ｍ））
既に述べた通り、シリアライザ／デシリアライザ４０８（Ｄ）からシリアライザ／デシリアライザ４０６（Ｍ）にデータ（ＴＸ ＤＡＴＡ２）を伝送するためには、シリアライザ／デシリアライザ４０８（Ｄ）の側で送信クロックが必要になる。しかしながら、送信クロックを生成するためにシリアライザ／デシリアライザ４０８（Ｄ）の側にＰＬＬ回路を設けると、消費電力が増大してしまう。

そこで、拡張方式においては、シリアライザ／デシリアライザ４０６（Ｍ）からシリアライザ／デシリアライザ４０８（Ｄ）に送信クロックが供給されるように工夫が施される。なお、シリアライザ／デシリアライザ４０６、４０８の間のデータ伝送には、時分割伝送（ＴＤＤ；Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）方式が用いられる。従って、シリアライザ／デシリアライザ４０６（Ｍ）からシリアライザ／デシリアライザ４０８（Ｄ）に対して順方向にデータが伝送される場合と逆方向にデータが伝送される場合とでタイムスロットが分けられる。

シリアライザ／デシリアライザ４０６（Ｍ）からシリアライザ／デシリアライザ４０８（Ｄ）へのデータ伝送には、図８の（Ｃ）に示す符号が用いられる。また、シリアライザ／デシリアライザ４０６（Ｍ）は、自身がデータを送信しない時間帯であっても、図８の（Ｂ）に示したクロック信号をシリアライザ／デシリアライザ４０８（Ｄ）に伝送し続ける。つまり、シリアライザ／デシリアライザ４０８（Ｄ）がデータ伝送する時間帯においても、周波数（Ｆｂ／２）、振幅（２、−２）のクロック信号がシリアライザ／デシリアライザ４０８（Ｄ）に伝送され続けるのである。

そこで、シリアライザ／デシリアライザ４０８（Ｄ）は、データを伝送する際、シリアライザ／デシリアライザ４０６（Ｍ）から受信したクロック信号を利用してデータを伝送する。シリアライザ／デシリアライザ４０６（Ｍ）から送信されたクロック信号は、分離部４３２、合成分配器４３４、レシーバ４３６を介してクロック検出部４３８に入力される。そこで、クロック検出部４３８は、入力された信号からクロックを検出し、バンドパスフィルタ４４２に入力する。通常、クロック検出部４３８により検出されたクロックには、ジッタが多く含まれている。そのため、クロック検出部４３８により検出されたクロックは、ジッタを抑圧するためにバンドパスフィルタ４４２に入力される。

バンドパスフィルタ４４２によりジッタが抑圧されたクロックは、エンコーダ４４４に入力される。エンコーダ４４４には、送信データ（ＴＸ ＤＡＴＡ２）が入力される。この送信データ（ＴＸ ＤＡＴＡ２）は、エンコーダ４４４により所定の方式で符号化される。但し、送信データ（ＴＸ ＤＡＴＡ２）が伝送される伝送線路は、シリアライザ／デシリアライザ４０６からクロック信号が伝送される伝送線路と共通である。そのため、送信データ（ＴＸ ＤＡＴＡ２）は、バンドパスフィルタ４４２から出力されたクロックと同期するように符号化される必要がある。図８の（Ｂ）に示すクロック信号が入力されている場合、送信データ（ＴＸ ＤＡＴＡ２）は、周波数Ｆｂ／２の成分がクロック信号に同期するように符号化される。

エンコーダ４４４は、例えば、送信データ（ＴＸ ＤＡＴＡ２）が１の場合に振幅（１，−１）を持つ上に凸のパルスを１周期分だけ出力し、０の場合に振幅（１，−１）を持つ下に凸のパルスを１周期分だけ出力する。このとき、送信データ（ＴＸ ＤＡＴＡ２）に対応するパルス列の周波数はＦｂ／２である。送信データ（ＴＸ ＤＡＴＡ２）は、このようにして振幅（１，−１）をもつパルス列に符号化される。エンコーダ４４４により符号化された送信データ（ＴＸ ＤＡＴＡ２）は、ドライバ４４６を介して合成分配器４３４に入力される。

合成分配器４３４は、エンコーダ４４４から入力された振幅（１，−１）をもつ符号と、シリアライザ／デシリアライザ４０６（Ｍ）から伝送された振幅（２，−２）のクロックとを足し合わせる。このようにして合成分配器４３４により足し合わされた符号は、送信データ（ＴＸ ＤＡＴＡ２）が１の場合に振幅（３，−３）を有し、０の場合に振幅（１，−１）を有するものとなる。合成分配器４３４により生成された符号は、分離部４３２を介して同軸ケーブルに送出されて、シリアライザ／デシリアライザ４０６（Ｍ）に伝送される。

シリアライザ／デシリアライザ４０６（Ｍ）においては、同軸ケーブルを通じて伝送された送信データ（ＴＸ ＤＡＴＡ２）の符号が重畳部４１８、合成分配器４１６、レシーバ４２０を介してデコーダ４２２に入力される。デコーダ４２２は、入力された符号の振幅値に基づいてデータを復号する。例えば、振幅値が（３，−３）の場合にデータのビット値が１と判定され、振幅値が（１，−１）の場合にデータのビット値が０と判定される。このとき、デコーダ４２２は、送信データ（ＴＸ ＤＡＴＡ１）の送信に用いる送信クロック（ＴＸ ＣＬＫ１）を用いてデータを復号する。

そもそも、シリアライザ／デシリアライザ４０８（Ｄ）がデータ伝送に用いたクロックは、シリアライザ／デシリアライザ４０６（Ｍ）から伝送された送信用クロック（ＴＸ ＣＬＫ１）である。そのため、デコーダ４２２は、入力された符号からクロックを検出する必要がない。デコーダ４２２により復号されたデータ（ＲＸ ＤＡＴＡ１）、及びクロック（ＲＸ ＣＬＫ１）は、ベースバンドプロセッサ１１０に入力される。

以上、シリアライザ／デシリアライザ４０８（Ｄ）からシリアライザ／デシリアライザ４０６（Ｍ）にデータ（ＴＸ ＤＡＴＡ２）を伝送する処理について説明した。このようにしてＰＬＬを用いずにシリアライザ／デシリアライザ４０８（Ｄ）からシリアライザ／デシリアライザ４０６（Ｍ）へのデータ伝送が実現される。

（データの伝送方法について）
次に、図１７を参照しながら、拡張方式に係るデータの伝送方法について説明する。図１７は、拡張方式に係るデータの伝送方法の一例を示す説明図である。

図１７には、シリアライザ／デシリアライザ４０６、４０８の間でＴＤＤ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）方式により伝送されるデータフレームＦＬが示されている。また、データフレームＦＬは、シリアライザ／デシリアライザ４０６（Ｍ）からシリアライザ／デシリアライザ４０８（Ｄ）にデータを伝送するためのタイムスロット１（ＳＬ１；Ｍ→Ｄ）を含む。さらに、データフレームＦＬは、シリアライザ／デシリアライザ４０８（Ｄ）からシリアライザ／デシリアライザ４０６（Ｍ）にデータを伝送するためのタイムスロット２（ＳＬ２；Ｄ→Ｍ）を含む。

また、データフレームＦＬのフレーム長はＴｆである。このフレーム長Ｔｆは、それぞれの伝送方向（Ｍ→Ｄ、Ｄ→Ｍ）において必要とされる伝送速度に基づいて決定される。さらに、タイムスロット１（ＳＬ１；Ｍ→Ｄ）には時間帯Ｔ１が割り当てられ、タイムスロット２（ＳＬ２；Ｄ→Ｍ）には時間帯Ｔ２が割り当てられている。例えば、液晶部１０４に表示される画像データよりも、撮像部４０２で撮影された画像データの方が少ないデータ量である場合、Ｔ１＞Ｔ２の関係になる。

図１７には、タイムスロット１、２の一部（ａ）（ｂ）において伝送される符号が拡大してされている。タイムスロット１の一部（ａ）においては、シリアライザ／デシリアライザ４０６（Ｍ）からシリアライザ／デシリアライザ４０８（Ｄ）に符号Ｄ１が伝送される。そのため、時間帯（ａ）に伝送される符号Ｄ１は、図８の（Ｃ）に示した新方式の符号であり、６つの振幅値を有する。また、符号Ｄ１における各ビット間隔の振幅値に対応したビット値が符号Ｄ１の下段に示されている。

一方、タイムスロット２の一部（ｂ）においては、シリアライザ／デシリアライザ４０８（Ｄ）からシリアライザ／デシリアライザ４０６（Ｍ）に符号Ｄ２が伝送される。図中には、符号Ｄ２と共にクロックＣＬＫが示されている。このクロックＣＬＫは、シリアライザ／デシリアライザ４０６（Ｍ）から伝送されてきたものである。従って、このクロックＣＬＫは、伝送速度Ｆｂ／２のクロックである。上記の通り、符号Ｄ２は、互いに凸方向の異なる振幅（１，−１）のパルスで表現された符号にクロックＣＬＫを同期して加算することにより生成されたものである。また、このとき加算されるクロックＣＬＫは、バンドパスフィルタ４４２によりジッタが抑圧されたものである。

シリアライザ／デシリアライザ４０６（Ｍ）からシリアライザ／デシリアライザ４０８（Ｄ）へのデータ伝送速度はＦｂであった。しかし、エンコーダ４４４が取得するクロックの伝送速度がＦｂ／２であるため、シリアライザ／デシリアライザ４０８（Ｄ）からシリアライザ／デシリアライザ４０６（Ｍ）へのデータ伝送速度はＦｂ／２となる。符号Ｄ２の下段に、各ビット間隔に対応するビット値が示されている。このビット値とクロックＣＬＫとを併せて参照することで、符号Ｄ２の伝送速度がＦｂ／２であることが分かる。

但し、タイムスロット２の時間帯において、シリアライザ／デシリアライザ４０６（Ｍ）から伝送されるクロックの伝送速度をＦｂにすることで、符号Ｄ２の伝送速度をＦｂにすることも可能である。上記の例でクロックの伝送速度がＦｂ／２である理由は、タイムスロット１の時間帯に送信される符号Ｄ１の生成処理に用いるクロックをそのまま継続してシリアライザ／デシリアライザ４０８（Ｄ）に伝送するように構成したことにある。このような構成にすることで、シリアライザ／デシリアライザ４０６（Ｍ）において発生させるクロックの周波数をタイムスロット毎に変更せずに済む。従って、実施の態様に応じて、タイムスロット２のデータ伝送に用いるクロック速度は適宜変更されうる。

（課題の整理３）
以上、拡張方式に係る信号伝送方法について説明した。上記の通り、拡張方式においては、操作部１０８の側と表示部１０２の側との間におけるデータ伝送にＴＤＤ方式が用いられる。また、伝送方向に関わらず、操作部１０８の側（シリアライザ／デシリアライザ４０６（Ｍ））から表示部１０２の側（シリアライザ／デシリアライザ４０８（Ｄ））にクロックが提供される。このクロックを用いて表示部１０２の側（シリアライザ／デシリアライザ４０８（Ｄ））からデータが伝送される。そのため、表示部１０２の側（シリアライザ／デシリアライザ４０８（Ｄ））にＰＬＬを設ける必要がない。その結果、シリアル伝送線路を通じて双方向伝送を実現しつつ、ＰＬＬを搭載しない分だけ消費電力を低減させることができる。

しかしながら、ＴＤＤ方式を採用しているため、完全な全二重伝送を行うことができず、各伝送方向の伝送比率に応じて伝送速度が低下してしまう。携帯電話等においては、表示部１０２から操作部１０８に向けて伝送されるデータ量はそれほど大きくはない。しかし、操作部１０８から表示部１０２に向けて伝送されるデータ量は、液晶部１０４の高密度化、及び高フレームレート化に伴って大きくなる。そのため、少しでも高速な伝送速度が求められている。そこで、後述する実施形態においては、ＴＤＤ方式ではなく、双方向に伝送される信号を時間軸上で多重化して完全なる全二重伝送を実現する技術が提案される。

＜４：実施形態＞
以下、本発明の一実施形態について説明する。本実施形態は、上記（課題の整理３）で説明した技術的課題を解決するために、操作部１０８から表示部１０２に向けて伝送される信号と、表示部１０２から操作部１０８に向けて伝送される信号を同期合成して伝送する方式に関する。また、表示部１０２及び操作部１０８において、同期合成して伝送された信号から自身の送信信号を減算することで相手が送信した信号を抽出する技術に関する。なお、本実施形態においても上記の新方式で送信データを符号化する技術を採用する。そのため、送信信号を直流電源に加算して伝送することが可能になり、かつ、受信側にＰＬＬを設けずともクロックが再生可能になるという効果が本実施形態に対しても継承される。

［４−１：携帯端末５００の機能構成］
まず、図１８を参照しながら、本実施形態に係る携帯端末５００の機能構成について説明する。図１８は、本実施形態に係る携帯端末５００の機能構成を示す説明図である。図１８は、本実施形態に係る携帯端末５００の機能構成の中で、上記の全二重伝送を実現するために必要とされる主な機能構成について示した説明図である。従って、携帯端末４００等が備える他の構成要素が付加されていてもよい。但し、上記の携帯端末４００と実質的に同一の機能構成については同一の符号を付することにより重複説明を省略する。

図１８に示すように、携帯端末５００は、シリアライザ／デシリアライザ４０６（ＳＥＲ／ＤＥＳ（Ｍ））と、シリアライザ／デシリアライザ４０８（ＳＥＲ／ＤＥＳ（Ｄ）とを有する。また、シリアライザ／デシリアライザ４０６、４０８は、１本の信号ライン（例えば、同軸ケーブル等）により接続されている。この信号ラインは、操作部１０８から表示部１０２に直流電源を供給するための電源線路としても用いられる。これらの構成は携帯端末４００と同様である。

また、シリアライザ／デシリアライザ４０６（Ｍ）は、エンコーダ４１２と、ドライバ４１４と、合成分配器４１６と、重畳部４１８と、レシーバ４２０と、デコーダ５０２とを有する。シリアライザ／デシリアライザ４０８（Ｄ）は、分離部４３２と、合成分配器４３４と、レシーバ４３６と、クロック検出部４３８と、デコーダ５０４と、バンドパスフィルタ４４２（ＢＰＦ）と、エンコーダ４４４と、ドライバ４４６とを有する。なお、上記の携帯端末４００との主な相違点は、デコーダ５０２、５０４の機能構成にある。さらに、上記の携帯端末４００との他の相違点としては、エンコーダ４１２からデコーダ５０２に送信信号が入力される点、及びエンコーダ４４４からデコーダ５０４に送信信号が入力される点が挙げられる。

（ＳＥＲ／ＤＥＳ（Ｍ）→ＳＥＲ／ＤＥＳ（Ｄ））
まず、シリアライザ／デシリアライザ４０６（Ｍ）からシリアライザ／デシリアライザ４０８（Ｄ）にデータ（ＴＸ ＤＡＴＡ１）を伝送する処理について説明する。なお、本実施形態においては、データが全二重伝送されるため、データを送信しつつ、データが受信されている状態となる。説明の都合上、シリアライザ／デシリアライザ４０６（Ｍ）からシリアライザ／デシリアライザ４０８（Ｄ）への伝送処理と、その逆方向への伝送処理とを分けて説明するが、これらの伝送処理が時間軸上で分けられたものではない点に注意されたい。

図１８に示すように、シリアライザ／デシリアライザ４０６（Ｍ）には、送信データ（ＴＸ ＤＡＴＡ１）と送信クロック（ＴＸ ＣＬＫ１）とが入力される。送信データ（ＴＸ ＤＡＴＡ１）は、エンコーダ４１２に入力される時点でシリアル化されているものとする。また、送信クロック（ＴＸ ＣＬＫ１）は、エンコーダ４１２、及びデコーダ５０２に入力される。送信データ（ＴＸ ＤＡＴＡ１）及び送信クロック（ＴＸ ＣＬＫ１）が入力されると、エンコーダ４１２は、上記の新方式と同様に、送信データ（ＴＸ ＤＡＴＡ１）に送信クロック（ＴＸ ＣＬＫ１）を加算して送信データを符号化する。

送信データ（ＴＸ ＤＡＴＡ１）がＡＭＩ符号により表現され、その伝送速度がＦｂである場合、エンコーダ４１２により、図８の（Ｃ）と同様に新方式の符号が生成される。エンコーダ４１２により生成された符号は、ドライバ４１４を介して合成分配器４１６に入力される。このとき、エンコーダ４１２により生成された符号は、デコーダ５０２にも入力される。デコーダ５０２に入力された符号は、受信データを復号する際に利用される。また、合成分配器４１６に入力された符号は重畳部４１８に入力される。

重畳部４１８には、合成分配器４１６を介してエンコーダ４１２から入力された符号と共に直流電源が入力される。重畳部４１８に入力された符号は、直流電源に重畳される。そして、重畳部４１８により生成された重畳信号は、同軸ケーブルを介してシリアライザ／デシリアライザ４０８（Ｄ）の分離部４３２に入力される。分離部４３２は、入力された重畳信号を直流電源と符号とに分離する。分離部４３２により分離された直流電源は、表示部１０２に供給される。

一方、分離部４３２により分離された符号は、合成分配器４３４に入力される。合成分配器４３４に入力された符号は、レシーバ４３６を介してクロック検出部４３８、及びデコーダ５０４に入力される。クロック検出部４３８は、入力された符号からクロックを検出する。このとき、クロック検出部４３８は、上記の携帯端末３００が有するクロック検出部３３２と同様に、符号の極性反転周期に基づいてクロックを検出する。

クロック検出部４３８により検出されたクロックは、液晶部１０４に供給されると共に、デコーダ５０４に入力される。但し、クロック検出部４３８により検出されたクロック（ＲＸ ＣＬＫ２）の周波数はＦｂ／２である。デコーダ５０４は、クロック検出部４３８から入力されたクロック（ＲＸ ＣＬＫ２）を利用し、入力された符号に復号処理を施して受信データ（ＲＸ ＤＡＴＡ２）を生成する。但し、シリアライザ／デシリアライザ４０８（Ｄ）とシリアライザ／デシリアライザ４０６（Ｍ）との間でデータが全二重伝送されている場合、同軸ケーブル内で信号が多重されている。そこで、デコーダ５０４は、受信データの符号を分離する必要がある。

受信データの分離に用いるため、デコーダ５０４には、エンコーダ４４４から送信データの符号が入力されている。そこで、デコーダ５０４は、合成分配器４３４、及びレシーバ４３６を介して入力された符号からエンコーダ４４４より入力された送信データの符号を減算する。そして、デコーダ５０４は、クロック検出部４３８から入力されたクロック（ＲＸ ＣＬＫ２）を利用し、上記の減算処理により抽出された受信データの符号に復号処理を施して受信データ（ＲＸ ＤＡＴＡ２）を生成する。この受信データ（ＲＸ ＤＡＴＡ２）は、クロック検出部４３８により検出されたクロック（ＲＸ ＣＬＫ２）に同期した２ビットのパラレル受信データである。デコーダ５０４により復号された受信データ（ＲＸ ＤＡＴＡ２）は、液晶部１０４に入力される。

以上、シリアライザ／デシリアライザ４０６（Ｍ）からシリアライザ／デシリアライザ４０８（Ｄ）にデータ（ＴＸ ＤＡＴＡ１）を伝送する処理について説明した。次に、シリアライザ／デシリアライザ４０８（Ｄ）からシリアライザ／デシリアライザ４０６（Ｍ）にデータ（ＴＸ ＤＡＴＡ２）を伝送する処理について説明する。

（ＳＥＲ／ＤＥＳ（Ｄ）→ＳＥＲ／ＤＥＳ（Ｍ））
シリアライザ／デシリアライザ４０８（Ｄ）からシリアライザ／デシリアライザ４０６（Ｍ）へのデータ伝送には、例えば、図１８に示すような直流成分を含まない符号が用いられる。また、シリアライザ／デシリアライザ４０８（Ｄ）は、クロック検出部４３８で検出されたクロックを利用してデータを伝送する。なお、本実施形態においては、シリアライザ／デシリアライザ４０６（Ｍ）からシリアライザ／デシリアライザ４０８（Ｄ）に対してクロックを含む信号又はクロックのみが常に伝送されているものとする。

上記の通り、クロック検出部４３８は、入力された符号の極性反転周期に基づいてクロックを検出する。クロック検出部４３８により検出されたクロックは、バンドパスフィルタ４４２を通じてエンコーダ４４４に入力される。バンドパスフィルタ４４２を通すことでクロックに含まれるジッタが抑圧される。エンコーダ４４４には、クロックと共に送信データ（ＴＸ ＤＡＴＡ２）が入力される。この送信データ（ＴＸ ＤＡＴＡ２）は、エンコーダ４４４により所定の方式で符号化される。所定の方式としては、図１８に示すような直流成分を含まない符号（例えば、ＡＳＫ符号等）に符号化する方式が用いられる。

例えば、送信データ（ＴＸ ＤＡＴＡ２）は、データ１の場合に振幅（１，−１）を持ち、データ０の場合に振幅０を持つ符号に符号化される。また、送信データ（ＴＸ ＤＡＴＡ２）は、バンドパスフィルタ４４２から出力されたクロックと同期するように符号化される。図８の（Ｂ）に示すクロック信号が入力されている場合、送信データ（ＴＸ ＤＡＴＡ２）は、周波数Ｆｂ／２の成分がクロックに同期するように符号化される。エンコーダ４４４により符号化された送信データ（ＴＸ ＤＡＴＡ２）は、ドライバ４４６を介して合成分配器４３４に入力される。

合成分配器４３４においては、エンコーダ４４４から入力された振幅（１，０，−１）を持つ符号と、シリアライザ／デシリアライザ４０６（Ｍ）から伝送された符号とがエッジを揃えて同期加算される。合成分配器４３４により同期加算された符号は、同軸ケーブルを通じてシリアライザ／デシリアライザ４０６（Ｍ）に伝送される。同軸ケーブルを通じて伝送された符号は、シリアライザ／デシリアライザ４０６（Ｍ）に含まれる重畳部４１８、合成分配器４１６、レシーバ４２０を介してデコーダ５０２に入力される。

デコーダ５０２は、入力された符号の振幅値に基づいてデータを復号する。但し、入力された符号には、シリアライザ／デシリアライザ４０６（Ｍ）自身が送信した送信データの符号が含まれている。そこで、デコーダ５０２は、エンコーダ４１２から入力される送信データの符号を受信した符号から減算することで、シリアライザ／デシリアライザ４０８（Ｄ）が送信した送信データの符号を抽出する。その後、デコーダ５０２は、送信データ（ＴＸ ＤＡＴＡ１）の送信に用いる送信クロック（ＴＸ ＣＬＫ１）を利用し、抽出した符号からデータを復号する。そして、デコーダ５０２により復号されたデータ（ＲＸ ＤＡＴＡ１）は、ベースバンドプロセッサ１１０に入力される。

以上、シリアライザ／デシリアライザ４０８（Ｄ）からシリアライザ／デシリアライザ４０６（Ｍ）にデータ（ＴＸ ＤＡＴＡ２）を伝送する処理について説明した。このように、伝送路において符号を多重して伝送し、各々が自身の送信データの符号を減算することにより、シリアライザ／デシリアライザ４０８（Ｄ）とシリアライザ／デシリアライザ４０６（Ｍ）との間で全二重伝送することが可能になる。また、全二重伝送する場合においても、ＰＬＬを用いずにシリアライザ／デシリアライザ４０８（Ｄ）からシリアライザ／デシリアライザ４０６（Ｍ）へのデータ伝送が実現される。

［４−２：全二重伝送用符号について］
ここで、図１９を参照しながら、伝送路における全二重伝送用符号の波形、及びデコーダ５０２、５０４による復号方法について説明する。図１９は、本実施形態に係る全二重伝送用符号の一例を示す説明図である。

図１９の（Ｘ）で示された符号は、新方式の符号化方法で符号化されたものである。この符号（Ｘ）は、例えば、エンコーダ４１２により生成され、シリアライザ／デシリアライザ４０８（Ｄ）に伝送される。この符号は、データ１を複数の電位Ａ１（−１、−３、１、３）で表現し、データ０を電位Ａ１とは異なる複数の電位Ａ２（−２、２）で表現したものである。また、この符号は、クロックの半周期毎に極性反転し、連続して同じ電位とならないように構成されている。つまり、図８の（Ｃ）に示した符号と同じ形状である。

図１９の（Ｙ）で示された符号は、エンコーダ４４４により生成され、シリアライザ／デシリアライザ４０６（Ｍ）に伝送される符号である。通常、表示部１０２から操作部１０８に向けて伝送されるデータは、操作部１０８から表示部１０２に向けて伝送されるデータに比べてデータ量が少ない。そのため、シリアライザ／デシリアライザ４０６（Ｍ）に伝送される符号の伝送速度は、例えば、符号（Ｘ）の伝送速度Ｆｂよりも遅いＦｂ／２とする。

また、符号（Ｙ）は、データ１が振幅（１，ー１）の２ビットで表現され、データ０が振幅０で表現される波形を持つものとする。なお、この符号はＡＳＫ符号とみなすことができる。また、この符号（Ｙ）のスペクトラムは、図９に示したスペクトラムと同様の形状となる。つまり、符号（Ｙ）のスペクトラムは、直流成分を持たず、周波数Ｆｂ／２に線スペクトラムを持ち、かつ、周波数Ｆｂでヌルとなる。上記の通り、符号（Ｙ）は、符号（Ｘ）に同期多重されてシリアライザ／デシリアライザ４０６（Ｍ）に伝送される。

符号（Ｘ）と符号（Ｙ）とは同一の伝送路で伝送される。そのため、伝送路内においては、符号（Ｘ）と符号（Ｙ）とが加算され、符号（Ｚ）のような信号に変化する。符号（Ｚ）は、符号（Ｘ）よりも最大振幅の絶対値が１だけ大きく広がっており、８つの振幅値４、３、２、１、−１、−２、−３、−４を有する信号となっている。例えば、符号（Ｚ）に対応する受信信号のアイパターンは、図２１のような波形になる。図２１に示すように、正負それぞれ１つずつレベルが増加していることが分かる。

従って、符号（Ｚ）の各振幅値を判定するには、７つの閾値（Ｌ０〜Ｌ６）が必要になる。但し、閾値Ｌ０〜Ｌ４は、符号（Ｘ）の振幅値を判定する際に用いた閾値である（図８を参照）。また、閾値Ｌ５、Ｌ６が新たに設けられた閾値である。なお、符号（Ｚ）は、符号（Ｘ）と同様に１／Ｆｂ毎に振幅値０を正負の方向にクロスする。そのため、符号（Ｚ）を閾値Ｌ０で判定することによりクロックを検出することができる。

ここで、図２０を参照しながら、符号（Ｚ）から符号（Ｘ）又は符号（Ｙ）の各振幅値に対応するデータ値を判定するために用いるデコーダ５０２、５０６の回路構成について説明する。図２０は、符号（Ｘ）又は符号（Ｙ）の各振幅値を判定してデータを復号するために用いる判定用回路の一例を示す説明図である。但し、この回路構成をデコーダ５０２に適用する場合、クロック抽出に用いるコンパレータ５３２は不要となる。

図２０に示すように、判定用回路には、クロック抽出用のコンパレータ５３２、及びデータ抽出用の６つのコンパレータ５３４、５３６、５３８、５４０、５４２、５４４が設けられる。また、この判定用回路には、コンパレータ５３４、５３６、５３８、５４０、５４２、５４４の出力信号を振幅値に変換すると共に、当該振幅値から符号（Ｙ）又は符号（Ｘ）の振幅値を減算するための演算回路５４６が設けられる。さらに、この判定用回路には、演算回路５４６の出力結果に基づいて符号（Ｘ）又は符号（Ｙ）のデータを判定するための判定回路５４８が設けられている。

まず、受信データとして符号（Ｚ）がコンパレータ５３２に入力される。上記の通り、コンパレータ５３２は、符号（Ｚ）からクロックを抽出するために設けられたものである。従って、コンパレータ５３２には、クロック抽出用の閾値Ｌ０が設定されている。そのため、コンパレータ５３２に符号（Ｚ）が入力されると、符号（Ｚ）の極性反転周期が検出され、クロック成分が出力される。そして、コンパレータ５３２から出力されたクロック成分は、減算回路５４６及び判定回路５４８に入力される。なお、この判定用回路をデコーダ５０２に適用する場合、デコーダ５０２には符号（Ｘ）の生成時に用いられるクロックが入力されるため、クロック抽出用のコンパレータ５３２は不要になる。

また、符号（Ｚ）は、データ抽出用のコンパレータ５３４、５３６、５３８、５４０、５４２、５４４に入力される。コンパレータ５３４、５３６、５３８、５４０、５４２、５４４には、それぞれデータ抽出用の閾値Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６が設定されている。コンパレータ５３４、５３６、５３８、５４０、５４２、５４４は、それぞれデータ抽出用の閾値Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６と符号（Ｚ）の振幅とを比較し、その比較結果を演算回路５４６に入力する。演算回路５４６は、コンパレータ５３４、５３６、５３８、５４０、５４２、５４４の出力結果を８つの振幅値４，３，２，１、−１，−２，−３、−４に変換する。

演算回路５４６には、送信データである符号（Ｘ）又は符号（Ｙ）の振幅値がエンコーダ４１２又はエンコーダ４４４から入力される。そこで、演算回路５４６は、上記の変換処理により得られた符号（Ｚ）の振幅値から、入力された符号（Ｘ）又は符号（Ｙ）の振幅値を減算する。デコーダ５０２に適用する場合、符号（Ｚ）の振幅値から符号（Ｘ）の振幅値が減算されて符号（Ｙ）の振幅値が出力される。一方、デコーダ５０４に適用する場合、符号（Ｚ）の振幅値から符号（Ｙ）の振幅値が減算されて符号（Ｘ）の振幅値が出力される。

演算回路５４６から出力された振幅値は、判定回路５４８に入力される。判定回路５４８においては、演算回路５４６から出力された振幅値をデータ値０又は１に変換する処理が実行される。上記の通り、符号（Ｘ）の振幅値−３、−１、１、３にはデータ値１が、振幅値−２、２にはデータ値０が割り当てられている。一方、符号（Ｙ）の振幅値−１、１にはデータ値１が、振幅値０にはデータ値０が割り当てられている。そこで、判定回路５４８は、所定の符号化則に基づいて振幅値をデータ値に変換する。判定回路５４８により変換されたデータ値は、復号データとして出力される。

再び図１９を参照する。上記の通り、閾値を用いて符号（Ｚ）の振幅値を判定し、その判定結果から送信データに対応する符号（Ｘ）又は符号（Ｙ）の振幅値を減算することにより、受信データに対応する符号（Ｙ）又は符号（Ｘ）の振幅値を抽出することができる。このように、減算処理は、アナログレベルではなく、デジタルレベルで実施すればよい。つまり、図１９に示す同期加算過程の逆処理を実施すればよい。この減算処理を行うことで得られる結果から容易に所望のデータ値を検出することができる。

以上、本実施形態に係る携帯端末５００の機能構成、全二重伝送用符号の構成、データ符号化方法、及びデータ復号方法について説明した。上記の通り、本実施形態においては、操作部１０８から表示部１０２に伝送される信号と、表示部１０２から操作部１０８に伝送される信号とが伝送路内で多重されることを前提とし、同時刻に双方向のデータ伝送が実現されている。その結果、時分割伝送方式において問題とされていた伝送速度の劣化は発生せず、高速なデータ伝送が実現される。

［４−３：まとめ］
最後に、本実施形態の携帯端末が有する機能構成と、当該機能構成により得られる作用効果について簡単に纏める。

まず、本実施形態に係る携帯端末の機能構成は次のように表現することができる。当該携帯端末は、操作部１０８に相当する第１のモジュールと、表示部１０２に相当する第２のモジュールとを有する。

上記の第１のモジュールは、直流成分を含まず、かつ、クロックの半周期毎に極性が反転する波形に第１の送信データを符号化して第１のデータ信号を生成する第１のデータ信号生成部を有する。上記の通り、第１のデータ信号は、直流成分を含まないため、直流電源から供給される電力信号に重畳して伝送することができる。また、第１のデータ信号には、極性反転の形でクロック成分が含まれている。そのため、第１のデータ信号に含まれる極性反転周期を検出することにより、ＰＬＬを用いずともクロックを再生することが可能になる。

また、上記の第１のモジュールは、第２のモジュールに向けて前記第１のデータ信号を送信する第１の信号送信部を有する。第１の信号送信部は、例えば、１本の同軸ケーブルで接続された第２のモジュールに対して上記の第１のデータ信号を送信する手段である。さらに、上記の第１のモジュールは、前記第２のモジュールより受信した信号から前記第１のデータ信号を減算する信号減算部を有する。この信号減算部は、第１の信号送信部で送信される第１のデータ信号に第２のモジュールが他の信号を伝送路内で多重して伝送してきた場合に、その多重信号から当該他の信号を取り出すためのものである。第１のモジュールが信号減算部を有することで、第１のデータ信号の送信中に第２のモジュールから他の信号を多重伝送することが可能になる。なお、前記信号減算部は、前記第２のモジュールより受信した信号のデジタルデータから前記第１のデータ信号のデジタルデータを減算するように構成されていてもよい。

一方、上記の第２のモジュールは、前記第１のモジュールより受信した第１のデータ信号の極性反転周期に基づいて前記クロックを検出するクロック検出部を有する。上記の通り、第１のデータ信号には、極性反転の形でクロック成分が含まれている。そのため、上記のクロック検出部で極性反転周期を検出することにより、ＰＬＬを用いずに第２のモジュールでクロックを再生することが可能になる。また、上記の第２のモジュールは、前記クロック検出部で検出されたクロックを用いて、直流成分を含まない波形に第２の送信データを符号化して第２のデータ信号を生成する第２のデータ信号生成部を有する。当該データ信号生成部は、第１のモジュールから第１のデータ信号が伝送されている最中に、当該第１のデータ信号に多重させて伝送する第２のデータ信号を生成する手段である。上記の通り、第２のデータ信号は、直流成分を含まない波形を有する。そのため、直流信号が導通する電源線のような伝送線路を通じて第１のデータ信号が伝送される場合においても、第２のデータ信号を伝送線路で多重させることが可能になる。

さらに、上記の第２のモジュールは、前記第２のデータ信号を前記第１のモジュールから送信される第１のデータ信号に同期加算して前記第１のモジュールに送信する第２の信号送信部を有する。上記の情報処理装置は、第１及び第２のモジュール間で全二重伝送を実現することを目的としている。そのため、第１及び第２のデータ信号は、伝送路内で多重されて伝送される。当然のことながら、第１及び第２のモジュール双方において、多重信号から受信信号を抽出できるようにする必要がある。そのため、第２のデータ信号は、第２の信号送信部により第１のデータ信号に同期して伝送される。その結果、第１のモジュールの信号減算部で、伝送路多重された信号から第１のデータ信号が減算されることにより、第２のデータ信号が容易に抽出される。このような構成を有することで、第１及び第２のモジュール間で全二重伝送が可能になり、同時刻における双方向のデータ伝送が実現される。

なお、前記第１のデータ信号生成部は、次のようなデータ符号化部、及び同期加算部により構成されていてもよい。上記のデータ符号化部は、第１のビット値が複数の第１の振幅値で表現され、前記第１のビット値とは異なる第２のビット値が前記第１の振幅値とは異なる第２の振幅値で表現される直流成分を含まない伝送速度Ｆｂの符号に前記第１の送信データを符号化して符号化信号を生成する。また、上記の同期加算部は、伝送速度がＦｂ／２で前記符号化信号よりも振幅が大きいクロックを前記符号化信号に同期加算して前記第１のデータ信号を生成する。このように、直流成分を含まない符号にクロックを同期加算することで、上記のような波形を有する第１のデータ信号が生成される。その結果、直流電流に第１のデータ信号を重畳して伝送することが可能になると共に、第２のモジュールにおいてＰＬＬを用いずにクロックを再生することが可能になる。

また、上記の第１のモジュールは、直流電源から供給される電力信号を前記第１のデータ信号に重畳して重畳信号を生成する信号重畳部をさらに有していてもよい。この場合、前記第１の信号送信部は、前記重畳信号を前記第２のモジュールに送信するように構成される。そして、前記第２のモジュールは、前記第１のモジュールより受信した重畳信号を前記電力信号と前記第１のデータ信号とに分離する信号分離部をさらに有するように構成される。上記の通り、第１のデータ信号に直流成分が含まれないため、第１のデータ信号を直流電流に重畳させて伝送することが可能である。このような伝送方式を採用する場合、第１のモジュールには上記の信号重畳部が設けられ、第２のモジュールには信号分離部が設けられる。

また、前記第２のデータ信号生成部は、前記第２の送信データを伝送速度Ｆｂ／２のＡＳＫ符号に符号化して前記第２のデータ信号を生成するように構成されていてもよい。なお、前記情報処理装置は、可動部材で接続された本体部及び表示部を有する携帯機器の形態を有していてもよい。この場合、前記第１のモジュールは、少なくとも演算処理装置が搭載される前記本体部である。また、前記第２のモジュールは、少なくとも表示画面が搭載される前記表示部である。通常、表示部の表示画面に表示される画像データは、本体部の演算処理装置により生成され、表示部に伝送される。一方、表示部には、表示画面の他にもデータの入力手段が設けられていることがある。しかし、そのような入力手段から伝送されるデータ量は、画像データに比べると大きくない。そのため、高速なデータ伝送が求められることは少ない。また、上記のように、第２のデータ信号の伝送速度は、第１のデータ信号の伝送速度Ｆｂの半分であるＦｂ／２に設定されることがある。従って、第１のモジュールを本体部とし、第２のモジュールを表示部とする形態を採用する方が好適な場合が多い。

（備考）
上記のエンコーダ４１２は、第１のデータ信号生成部の一例である。上記のドライバ４１４、合成分配器４１６、重畳部４１８は、第１の信号送信部の一例である。上記のデコーダ５０２は、信号減算部の一例である。上記のシリアライザ／デシリアライザ４０６（操作部１０８）は、第１のモジュールの一例である。上記のエンコーダ４４４は、第２のデータ信号生成部の一例である。上記のドライバ４４６、合成分配器４３４は、第２の信号送信部の一例である。上記のエンコーダ４１４は、データ符号化部、及び同期加算部の一例である。上記の重畳部４１８は、信号重畳部の一例である。上記の分離部４３２は、信号分離部の一例である。上記の携帯端末５００は、携帯機器の一例である。上記の操作部１０８は、本体部の一例である。上記の接続部１０６は、可動部材の一例である。上記の液晶部１０４は、表示画面の一例である。なお、上記の携帯機器の形態には、例えば、携帯電話、携帯ゲーム機、撮像装置、ノート型ＰＣ、電子辞書、プリンタ、ファクシミリ、その他情報家電等が含まれる。とりわけ、可動部分を含み、当該可動部分で接続された２つ以上の構成部材の間で電力供給、及びデータ伝送が発生するような電子機器において上記の技術が好適に用いられる。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

例えば、上記の実施形態においては、加算器ＡＤＤに入力される符号として、ＡＭＩ符号を例に挙げて説明したが、本発明の技術はこれに限定されない。既に述べたように、各種のバイポーラ符号やパーシャル・レスポンス方式の符号ＰＲ（１，−１）、ＰＲ（１，０，−１）、ＰＲ（１，０，…，０，−１）等が利用される。このように、極性反転を利用した符号形式が好適に用いられる。こうした符号はビットシフト等により生成することもできる。このように、符号の生成方法に関しては、いくつかの変形例が想定されうる。

携帯端末の一構成例を示す説明図である。 携帯端末の一構成例を示す説明図である。 シリアル伝送に係る携帯端末の機能構成例を示す説明図である。 シリアル伝送に係る携帯端末の機能構成例を示す説明図である。 マンチェスター符号の周波数スペクトラムの一例を示す説明図である。 ＡＭＩ符号の信号波形の一例を示す説明図である。 新方式に係る携帯端末の機能構成例を示す説明図である。 新方式に係る信号生成方法を示す説明図である。 新方式に係る信号の周波数スペクトラムの一例を示す説明図である。 クロック検出部の回路構成例を示す説明図である。 デコーダの回路構成例を示す説明図である。 データ判定用判定テーブルの構成例を示す説明図である。 受信信号波形とデータ判定用閾値との関係を示す説明図である。 拡張方式に係る携帯端末の一構成例を示す説明図である。 拡張方式に係る携帯端末の一構成例を示す説明図である。 拡張方式に係る携帯端末の機能構成例を示す説明図である。 拡張方式に係る信号伝送方法の一例を示す説明図である。 本発明の一実施形態に係る携帯端末の一構成例を示す説明図である。 同実施形態に係る全二重伝送用符号の一例を示す説明図である。 同実施形態に係るデコーダの回路構成例を示す説明図である。 受信信号波形とデータ判定用閾値との関係を示す説明図である。

符号の説明

１００、１３０、２３０、３００、４００、５００ 携帯端末
１０２ 表示部
１０４ 液晶部
１０６ 接続部
１０８ 操作部
１１０ ベースバンドプロセッサ
１１２、１３２、１４０ パラレル信号線路
１３４ シリアライザ
１３６ シリアル信号線路
１３８ デシリアライザ
１５２ Ｐ／Ｓ変換部
１５４、３１２、４１２、４４４ エンコーダ
１５６ ＬＶＤＳドライバ
１５８、１８０ ＰＬＬ部
１６０ タイミング制御部
１７２、４２０、４３６ レシーバ
１７４、３３４、４２２、４４０、５０２、５０４ デコーダ
１７６ Ｓ／Ｐ変換部
１７８ クロック再生部
１８２ タイミング制御部
４１４、４４６ ドライバ
２３２ 重畳部
２３４ 分離部
３３２ クロック検出部
３５２、３５４、３５６、３５８、３６０、５３２、５３４、５３６、５３８、５４０、５４２、５４４ コンパレータ
３６２ データ判定部
３６４ 記憶部
４０２ 撮像部
４０４ 操作スイッチ
４０６、４０８ シリアライザ／デシリアライザ
４１６、４３４ 合成分配器
４１８ 重畳部
４３２ 分離部
４３８ クロック検出部
４４２ バンドパスフィルタ
５４６ 演算回路
５４８ 判定回路
ＡＤＤ 加算器

Claims (7)

1. 直流成分を含まず、かつ、クロックの半周期毎に極性が反転する波形に第１の送信データを符号化して第１のデータ信号を生成する第１のデータ信号生成部と、
   第２のモジュールに向けて前記第１のデータ信号を送信する第１の信号送信部と、
   前記第２のモジュールより受信した信号から前記第１のデータ信号を減算する信号減算部と、
   を有する第１のモジュールと；
   前記第１のモジュールより受信した第１のデータ信号の極性反転周期に基づいて前記クロックを検出するクロック検出部と、
   前記クロック検出部で検出されたクロックを用いて、直流成分を含まない波形に第２の送信データを符号化して第２のデータ信号を生成する第２のデータ信号生成部と、
   前記第２のデータ信号を前記第１のモジュールから送信される第１のデータ信号に同期加算して前記第１のモジュールに送信する第２の信号送信部と、
   を有する前記第２のモジュールと；
   を備える、情報処理装置。
2. 前記第１のデータ信号生成部は、
   第１のビット値が複数の第１の振幅値で表現され、かつ、前記第１のビット値とは異なる第２のビット値が前記第１の振幅値とは異なる第２の振幅値で表現される直流成分を含まない伝送速度Ｆｂの符号に前記第１の送信データを符号化して符号化信号を生成するデータ符号化部と、
   伝送速度がＦｂ／２で前記符号化信号よりも振幅が大きいクロックを前記符号化信号に同期加算して前記第１のデータ信号を生成する同期加算部と、
   を含む、請求項１に記載の情報処理装置。
3. 前記第２のデータ信号生成部は、前記第２の送信データを伝送速度Ｆｂ／２のＡＳＫ（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）符号に符号化して前記第２のデータ信号を生成する、請求項２に記載の情報処理装置。
4. 前記第１のモジュールは、直流電源から供給される電力信号を前記第１のデータ信号に重畳して重畳信号を生成する信号重畳部をさらに有し、
   前記第１の信号送信部は、前記重畳信号を前記第２のモジュールに送信し、
   前記第２のモジュールは、前記第１のモジュールより受信した重畳信号を前記電力信号と前記第１のデータ信号とに分離する信号分離部をさらに有する、請求項１に記載の情報処理装置。
5. 前記情報処理装置は、可動部材で接続された本体部及び表示部を有する携帯機器であり、
   前記第１のモジュールは、少なくとも演算処理装置が搭載される前記本体部であり、
   前記第２のモジュールは、少なくとも表示画面が搭載される前記表示部である、請求項４に記載の情報処理装置。
6. 前記信号減算部は、前記第２のモジュールより受信した信号のデジタルデータから前記第１のデータ信号のデジタルデータを減算する、請求項１に記載の情報処理装置。
7. 第１のモジュールにより、
   直流成分を含まず、かつ、クロックの半周期毎に極性が反転する波形に第１の送信データを符号化して第１のデータ信号を生成する第１のデータ信号生成ステップと、
   第２のモジュールに向けて前記第１のデータ信号を送信する第１の信号送信ステップと、
   前記第２のモジュールにより、
   前記第１のモジュールより受信した第１のデータ信号の極性反転周期に基づいて前記クロックを検出するクロック検出ステップと、
   前記クロック検出ステップで検出されたクロックを用いて、直流成分を含まない波形に第２の送信データを符号化して第２のデータ信号を生成する第２のデータ信号生成ステップと、
   前記第２のデータ信号を前記第１のモジュールから送信される第１のデータ信号に同期加算して前記第１のモジュールに送信する第２の信号送信ステップと、
   前記第１のモジュールにより、
   前記第２のモジュールより受信した信号から前記第１のデータ信号を減算して前記第２のデータ信号を抽出するデータ抽出ステップと、
   を含む、全二重伝送方法。
   

Images