JP5801231B2 - 伝送システム、復号装置、メモリコントローラおよびメモリシステム - Google Patents
伝送システム、復号装置、メモリコントローラおよびメモリシステム Download PDFInfo
- Publication number
- JP5801231B2 JP5801231B2 JP2012065400A JP2012065400A JP5801231B2 JP 5801231 B2 JP5801231 B2 JP 5801231B2 JP 2012065400 A JP2012065400 A JP 2012065400A JP 2012065400 A JP2012065400 A JP 2012065400A JP 5801231 B2 JP5801231 B2 JP 5801231B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- signal
- digital
- probability information
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
- H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/08—Code representation by pulse width
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
Description
図1は、第1の実施形態に係る伝送システム100の概略ブロック図である。伝送システム100は、送信部1と、回路2と、受信部3とを備えている。この伝送システムは、デジタル信号DINを、送信部1から受信部3へ伝送し、デジタル信号DINと等価、もしくはこれと関連するデジタル信号DOUTを得るものである。
第2の実施形態は、回路2がスイッチである例を示す。
第3の実施形態は、回路2が論理回路から構成される演算回路である例を示す。
第4の実施形態は、回路2が別のDTCから構成される加算器である例を示す。
第5の実施形態は、定数倍を行う例を示す。より具体的には、デジタル信号DINを係数m倍してデジタル信号DOUTとするものである。
第6の実施形態は第5の実施形態の変形例であり、デジタル信号DINの符号が変換されたデジタル信号DOUTを得るものである。
第7の実施形態は、DTC11およびTDC31を用いて、低密度パリティ検査(Low Density Parity Check、以下LDPCと呼ぶ)符号により符号化されたデータを復号するものである。LDCP符号は誤り訂正符号の一種であり、その高い誤り訂正能力から種々の広帯域無線通信規格やNAND型フラッシュメモリ等記憶装置に用いられつつある。
図17の復号装置200は、例えばメモリ装置のメモリコントローラに搭載することができる。
11,111,112 DTC
12,120〜123 単位遅延回路
12a 遅延素子
12b スイッチ
2 回路
2a スイッチ
2b 論理積回路
2c DTC
3 受信部
31,311,312 TDC
321〜324 遅延素子
331〜334 Dフリップフロップ
41 受信部
42 初期LLR算出部
43 硬判定部
44 パリティ検査部
45 演算部
51 変数ノード演算部
52 伝送路
53 チェックノード演算部
61,611〜61n,71,711〜71n TDC
62,72 DSP
620〜62n 符号調整部
63,630〜63n,73 DTC
741〜74n 符号抽出部
75 符号算出部
760〜76n 論理積回路
100,100a〜100d 伝送システム
200 復号装置
Claims (12)
- 低密度パリティ検査符号に基づく符号化データを復号する復号装置であって、
第1の確率情報および前記符号化データに基づいて第2の確率情報を生成する変数ノード演算部と、
前記第2の確率情報に基づいて前記第1の確率情報を生成するチェックノード演算部と、
前記第1の確率情報および前記第2の確率情報を、前記変数ノード演算部と前記チェックノード演算部との間で伝送する伝送路と、
前記第2の確率情報に基づいて前記符号化データを復号する復号部と、を備え、
前記第1の確率情報は第1の時間信号で表され、基準時刻と前記第1の時間信号の電圧が遷移する時刻との時間差が前記第1の確率情報に対応し、
前記第2の確率情報は第2の時間信号で表され、基準時刻と前記第2の時間信号の電圧が遷移する時刻との時間差が前記第2の確率情報に対応し、
前記変数ノード演算部は、
それぞれが、前記第1の時間信号を、第1のデジタル信号に変換する複数の第1の時間−デジタル変換器と、
前記複数の第1の時間−デジタル変換器から出力される複数の前記第1のデジタル信号を加算して前記第2の時間信号を生成する加算回路と、を有し、
前記加算回路は、縦続接続される複数の単位遅延回路を有し、
前記単位遅延回路のそれぞれは、前記複数の第1のデジタル信号を構成するビットに応じて、入力信号を遅延して次段の単位遅延回路に入力し、
初段の前記単位遅延回路には、基準時刻で電圧が遷移する基準信号が入力され、
最終段の前記単位遅延回路から前記第2の時間信号が出力され、
前記チェックノード演算部は、
それぞれが、前記第2の時間信号を、第2のデジタル信号に変換する複数の第2の時間−デジタル変換器と、
複数の前記第2のデジタル信号の対応するビットごとに論理演算を行って、前記複数の第2のデジタル信号の絶対値の最小値を検出する最小値検出回路と、
前記最小値に基づいて前記第1の時間信号を生成するデジタル−時間変換器と、を有し、
基準時刻と前記第1の時間信号の電圧が遷移する時刻との時間差が前記最小値に対応することを特徴とする復号装置。 - 低密度パリティ検査符号に基づく符号化データを復号する復号装置であって、
第1の確率情報および前記符号化データに基づいて第2の確率情報を生成する変数ノード演算部と、
前記第2の確率情報に基づいて前記第1の確率情報を生成するチェックノード演算部と、
前記第1の確率情報および前記第2の確率情報を、前記変数ノード演算部と前記チェックノード演算部との間で伝送する伝送路と、
前記第2の確率情報に基づいて前記符号化データを復号する復号部と、を備え、
前記伝送路により伝送される前記第1の確率情報および前記第2の確率情報の少なくとも一方は、時間信号で表されることを特徴とする復号装置。 - 前記第1の確率情報は第1の時間信号で表され、基準時刻と前記第1の時間信号の電圧が遷移する時刻との時間差が前記第1の確率情報に対応し、
前記変数ノード演算部は、前記第1の時間信号を第1のデジタル信号に変換し、前記第1のデジタル信号および前記符号化データに基づいて前記第2の確率情報を生成することを特徴とする請求項2に記載の復号装置。 - 前記第2の確率情報は第2の時間信号で表され、基準時刻と前記第2の時間信号の電圧が遷移する時刻との時間差が前記第2の確率情報に対応し、
前記変数ノード演算部は、
それぞれが、前記第1の時間信号を、前記第1のデジタル信号に変換する複数の第1の時間−デジタル変換器と、
前記複数の第1の時間−デジタル変換器から出力される複数の前記第1のデジタル信号を加算して前記第2の時間信号を生成する加算回路と、を有し、
前記加算回路は、縦続接続される複数の単位遅延回路を有し、
前記単位遅延回路のそれぞれは、前記複数の第1のデジタル信号を構成するビットに応じて、入力信号を遅延して次段の単位遅延回路に入力し、
初段の前記単位遅延回路には、基準時刻で電圧が遷移する基準信号が入力され、
最終段の前記単位遅延回路から前記第2の時間信号が出力されることを特徴とする請求項3に記載の復号装置。 - 前記第2の確率情報は第2の時間信号で表され、基準時刻と前記第2の時間信号の電圧が遷移する時刻との時間差が前記第2の確率情報に対応し、
前記チェックノード演算部は、前記第2の時間信号を第2のデジタル信号に変換し、前記第2のデジタル信号に基づいて前記第1の確率情報を生成することを特徴とする請求項2乃至4のいずれかに記載の復号装置。 - 前記第1の確率情報は第1の時間信号で表され、基準時刻と前記第1の時間信号の電圧が遷移する時刻との時間差が前記第1の確率情報に対応し、
前記チェックノード演算部は、
それぞれが、前記第2の時間信号を、前記第2のデジタル信号に変換する複数の第2の時間−デジタル変換器と、
複数の前記第2のデジタル信号の対応するビットごとに論理演算を行って、前記複数の第2のデジタル信号の絶対値の最小値を検出する最小値検出回路と、
前記最小値に基づいて前記第1の時間信号を生成するデジタル−時間変換器と、を有し、
基準時刻と前記第1の時間信号の電圧が遷移する時刻との時間差が前記最小値に対応することを特徴とする請求項5に記載の復号装置。 - データを低密度パリティ検査符号に基づいて符号化して符号化データを生成する符号化装置と、
前記符号化データを記憶装置に書き込むとともに、前記記憶装置から前記符号化データを読み出すメモリインターフェースと、
前記記憶装置から読み出された符号化データを復号する請求項1乃至6のいずれかに記載の復号装置と、を備えることを特徴とするメモリコントローラ。 - 記憶装置と、
データを低密度パリティ検査符号に基づいて符号化して符号化データを生成する符号化装置と、
前記符号化データを前記記憶装置に書き込むとともに、前記記憶装置から前記符号化データを読み出すメモリインターフェースと、
前記記憶装置から読み出された符号化データを復号する請求項1乃至6のいずれかに記載の復号装置と、を備えることを特徴とするメモリシステム。 - 第1のデジタル信号を第1の時間信号に変換する第1のデジタル−時間変換器と、
第2の時間信号を第2のデジタル信号に変換する時間−デジタル変換器と、
前記第1の時間信号に基づく前記第2の時間信号を、前記第1のデジタル−時間変換器から前記時間−デジタル変換器へ伝送する回路と、を備え、
基準時刻と前記第1の時間信号の電圧が遷移する時刻との時間差が前記第1のデジタル信号に対応し、
基準時刻と前記第2の時間信号の電圧信号が遷移する時刻との時間差が前記第2のデジタル信号に対応し、
前記回路は、第3のデジタル信号を前記第2の時間信号に変換する第2のデジタル−時間変換器を備え、
前記第1の時間信号の電圧が遷移する時刻と前記第2の時間信号の電圧が遷移する時刻との時間差が、前記第3のデジタル信号に対応することを特徴とする伝送システム。 - 前記回路は、縦続接続された2つ以上の前記第2のデジタル−時間変換器を備えることを特徴とする請求項9に記載の伝送システム。
- 第1のデジタル信号を第1の時間信号に変換するデジタル−時間変換器と、
第2の時間信号を第2のデジタル信号に変換する時間−デジタル変換器と、
前記第1の時間信号に基づく前記第2の時間信号を、前記デジタル−時間変換器から前記時間−デジタル変換器へ伝送する回路と、を備え、
基準時刻と前記第1の時間信号の電圧が遷移する時刻との時間差が前記第1のデジタル信号に対応し、
基準時刻と前記第2の時間信号の電圧信号が遷移する時刻との時間差が前記第2のデジタル信号に対応し、
前記回路は、前記第1の時間信号を前記第2の時間信号として、前記デジタル−時間変換器から前記時間−デジタル変換器へ伝送するか否かを制御するスイッチを有し、
前記デジタル−時間変換器は、前記第1のデジタル信号を、基準時刻から前記第1のデジタル信号の値に略比例する時間が経過した後に電圧が遷移する前記第1の時間信号に変換し、
前記時間−デジタル変換器は、前記第2の時間信号の電圧が遷移する時刻と基準時刻との時間差に略比例する値を有する前記第2のデジタル信号に変換し、
前記デジタル−時間変換器の比例係数と、前記時間−デジタル変換器の比例係数は、同じまたは異なり、
前記デジタル−時間変換器の比例係数と、前記時間−デジタル変換器の比例係数は、符号が互いに異なることを特徴とする伝送システム。 - 第1のデジタル信号を第1の時間信号に変換するデジタル−時間変換器と、
第2の時間信号を第2のデジタル信号に変換する時間−デジタル変換器と、
前記第1の時間信号に基づく前記第2の時間信号を、前記デジタル−時間変換器から前記時間−デジタル変換器へ伝送する回路と、を備え、
基準時刻と前記第1の時間信号の電圧が遷移する時刻との時間差が前記第1のデジタル信号に対応し、
基準時刻と前記第2の時間信号の電圧信号が遷移する時刻との時間差が前記第2のデジタル信号に対応し、
前記回路は、前記第1の時間信号を前記第2の時間信号として、前記デジタル−時間変換器から前記時間−デジタル変換器へ伝送するか否かを制御するスイッチを有し、
前記デジタル−時間変換器は、前記第1のデジタル信号を、基準時刻から前記第1のデジタル信号の値に略比例する時間が経過した後に電圧が遷移する前記第1の時間信号に変換し、
前記時間−デジタル変換器は、前記第2の時間信号の電圧が遷移する時刻と基準時刻との時間差に略比例する値を有する前記第2のデジタル信号に変換し、
前記デジタル−時間変換器の比例係数と、前記時間−デジタル変換器の比例係数は、同じまたは異なり、
前記デジタル−時間変換器の比例係数、および、前記時間−デジタル変換器の比例係数の少なくとも一方は、制御信号に応じて設定されることを特徴とする伝送システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012065400A JP5801231B2 (ja) | 2012-03-22 | 2012-03-22 | 伝送システム、復号装置、メモリコントローラおよびメモリシステム |
US13/601,186 US8856625B2 (en) | 2012-03-22 | 2012-08-31 | Transmission system, decoding device, memory controller, and memory system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012065400A JP5801231B2 (ja) | 2012-03-22 | 2012-03-22 | 伝送システム、復号装置、メモリコントローラおよびメモリシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013198052A JP2013198052A (ja) | 2013-09-30 |
JP5801231B2 true JP5801231B2 (ja) | 2015-10-28 |
Family
ID=49213498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012065400A Expired - Fee Related JP5801231B2 (ja) | 2012-03-22 | 2012-03-22 | 伝送システム、復号装置、メモリコントローラおよびメモリシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8856625B2 (ja) |
JP (1) | JP5801231B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5885719B2 (ja) | 2013-09-09 | 2016-03-15 | 株式会社東芝 | 識別装置および演算装置 |
JP6290057B2 (ja) | 2014-09-22 | 2018-03-07 | 株式会社東芝 | 復号装置、復号方法およびメモリシステム |
TWI600284B (zh) * | 2016-11-16 | 2017-09-21 | 國立清華大學 | 數值尋找器以及數值尋找方法 |
JP2018147543A (ja) | 2017-03-09 | 2018-09-20 | 東芝メモリ株式会社 | 不揮発性半導体記憶装置 |
CN111077760B (zh) * | 2020-01-07 | 2021-02-26 | 东南大学 | 一种时间数字转换器及转换方法 |
TWI762908B (zh) * | 2020-04-17 | 2022-05-01 | 新唐科技股份有限公司 | 串接式擴增裝置及包含其之串接式系統 |
US11095427B1 (en) * | 2020-09-25 | 2021-08-17 | Intel Corporation | Transceiver with inseparable modulator demodulator circuits |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2549454B2 (ja) * | 1989-07-12 | 1996-10-30 | 株式会社リコー | 神経細胞模倣回路網及び神経細胞模倣ユニット |
JPH05304510A (ja) * | 1992-04-24 | 1993-11-16 | Nippon Steel Corp | 回路装置 |
JPH10136033A (ja) * | 1996-10-30 | 1998-05-22 | Noritz Corp | 2信号同時送信方法とその装置及び該装置を用いた電流電圧検出装置 |
KR100235842B1 (ko) * | 1997-08-28 | 1999-12-15 | 윤종용 | 데이터 송/수신 회로 및 그 방법 |
JPH11118837A (ja) * | 1997-10-14 | 1999-04-30 | Nec Corp | 送信出力検出回路 |
JP2004096217A (ja) * | 2002-08-29 | 2004-03-25 | Fujitsu Ltd | 通信装置及び通信方法 |
JP4519694B2 (ja) * | 2005-03-29 | 2010-08-04 | 財団法人北九州産業学術推進機構 | Ldpc符号検出装置及びldpc符号検出方法 |
JP2007013453A (ja) * | 2005-06-29 | 2007-01-18 | Aisin Seiki Co Ltd | 信号入力装置、信号出力装置、信号入出力装置及びこれを用いた車輪の状態監視装置 |
JP4353204B2 (ja) * | 2006-06-12 | 2009-10-28 | 住友電気工業株式会社 | 第1順位推定装置、復号装置、第1順位推定プログラムおよび復号プログラム |
WO2008047722A1 (fr) * | 2006-10-13 | 2008-04-24 | Sharp Kabushiki Kaisha | Système de communication mobile, dipositif de commande, procédé de commande de dispositif de station de base et programme |
JP4766013B2 (ja) | 2007-08-02 | 2011-09-07 | 住友電気工業株式会社 | 復号器、受信装置及び符号化データの復号方法 |
JP4985386B2 (ja) | 2007-12-25 | 2012-07-25 | 住友電気工業株式会社 | 受信装置 |
JP4564559B2 (ja) | 2008-10-20 | 2010-10-20 | 株式会社半導体理工学研究センター | 差分増幅回路とそれを用いたad変換装置 |
JP4877312B2 (ja) * | 2008-11-05 | 2012-02-15 | ソニー株式会社 | 情報処理装置、及び全二重伝送方法 |
JP5112468B2 (ja) | 2010-03-26 | 2013-01-09 | 株式会社東芝 | 誤り検出訂正回路、メモリコントローラ、および半導体メモリ装置 |
KR101749583B1 (ko) * | 2011-05-30 | 2017-06-21 | 삼성전자주식회사 | 시간차 가산기, 시간차 누산기, 시그마-델타 타임 디지털 변환기, 디지털 위상 고정 루프 및 온도 센서 |
-
2012
- 2012-03-22 JP JP2012065400A patent/JP5801231B2/ja not_active Expired - Fee Related
- 2012-08-31 US US13/601,186 patent/US8856625B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013198052A (ja) | 2013-09-30 |
US8856625B2 (en) | 2014-10-07 |
US20130254632A1 (en) | 2013-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5801231B2 (ja) | 伝送システム、復号装置、メモリコントローラおよびメモリシステム | |
JP4036338B2 (ja) | 誤りバイト数を制限したバイト内複数スポッティバイト誤り訂正・検出方法及び装置 | |
WO2011142133A1 (ja) | 誤り訂正符号処理方法及びその装置 | |
JP2015053008A (ja) | 識別装置および演算装置 | |
US8912942B2 (en) | Successive-approximation-register analog-to-digital converter (SAR ADC) and method thereof | |
JP4976397B2 (ja) | 並列剰余演算器及び並列剰余演算方法 | |
Ajanya et al. | Thermometer code to binary code converter for flash ADC-a review | |
JP2014534735A5 (ja) | ||
JP2013070255A (ja) | アナログ‐デジタル変換器及びアナログ信号をデジタル信号に変換する方法 | |
US9015548B2 (en) | Error detection correction method and semiconductor memory apparatus | |
US11755408B2 (en) | Systems for estimating bit error rate (BER) of encoded data using neural networks | |
Varghese et al. | A low power reconfigurable encoder for flash ADCs | |
WO2019096184A1 (zh) | 阶梯码的解码方法、装置及存储介质 | |
US10404278B2 (en) | Parallel pipeline logic circuit for generating CRC values utilizing lookup table | |
CN110679090A (zh) | 减少延迟错误校正解码 | |
Kumar et al. | A novel approach to thermometer-to-binary encoder of flash ADCs-bubble error correction circuit | |
Lee et al. | Low-complexity first-two-minimum-values generator for bit-serial LDPC decoding | |
JP2006340016A (ja) | 誤り訂正符号復号装置及びそれを用いた復号方法 | |
CN113271110A (zh) | 一种文本的语义信源信道联合编译码方法及装置 | |
JP5525498B2 (ja) | 誤り検出装置 | |
CN102064836B (zh) | 一种专用比较单元及ldpc码校验节点运算电路 | |
US11381254B1 (en) | High throughput and area efficient partial parallel hard decoder for low-density parity-check codes | |
Huang et al. | Output decisions for stochastic LDPC decoders | |
Mrinal et al. | Study and designing of fourth order BEC circuit for flash analog to digital converter using mux based encoder | |
KR101924583B1 (ko) | Ldpc 복호화 방법 및 장치와, 최솟 값 계산 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150826 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5801231 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |