JP4519694B2 - Ldpc符号検出装置及びldpc符号検出方法 - Google Patents
Ldpc符号検出装置及びldpc符号検出方法 Download PDFInfo
- Publication number
- JP4519694B2 JP4519694B2 JP2005093920A JP2005093920A JP4519694B2 JP 4519694 B2 JP4519694 B2 JP 4519694B2 JP 2005093920 A JP2005093920 A JP 2005093920A JP 2005093920 A JP2005093920 A JP 2005093920A JP 4519694 B2 JP4519694 B2 JP 4519694B2
- Authority
- JP
- Japan
- Prior art keywords
- reliability
- node
- check
- check node
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Description
事象Bが生起する確率をP(B)と記す。事象Aが起こったことが既知であるとき、事象Bが生起する条件付確率をP(B|A)と記す。このとき、ヘイズの定理より、式(2)が成立する。このとき、P(B)を「事前確率」、P(B|A)を「事後確率」、P(A|B)を「外部確率」という。
LDPC符号のパリティ検査行列Hのm行目における非零要素の数(以下「行重み」という。)をwr、n列目における非零要素の数(以下「列重み」という。)をwcと記す。行重みwrが各行において均一で且つ列重みwcが各列において均一であるパリティ検査行列Hを持つLDPC符号を「レギュラーLDPC符号(regular LDPC code)」という。レギュラーLDPC符号以外のLDPC符号を「イレギュラーLDPC符号(irregular LDPC code)」という。
(定義終わり)
LDPC符号のパリティ検査行列を
以下の式(6)で定義される関数f(x)を「Gallagerのf関数」という。
Gallagerのf関数について、以下の関係が成立する。
(ステップ1) [初期化]
事前確率をpn int(yn=0),pn int(yn=1)(n=1,2,…,N)とする。Hmn=1を満たすすべての組(m,n)に対して、内部辺における外部確率rmnをrmn(fmn=0)=1/2,rmn(fmn=1)=1/2を初期設定し、外部確率qmnをqmn(fmn)=pn int(yn)に初期設定する。また、繰り返し変数lを1に設定し、繰り返し最大回数をlmaxに設定する。
m=1,2,…,Mの順にHmn=1を満たすすべての組(m,n)に対して、更新式(8)(9)により外部確率rmn(fmn=0),rmn(fmn=1)を更新する。
n=1,2,…,Nの順にHmn=1を満たすすべての組(m,n)に対して、更新式(10)(11)により外部確率qmn(fmn=0),qmn(fmn=1)を更新する。
n=1,2,…,Nについて、式(13)(14)により事後確率pn post(yi=0),pn post(yi=1)を算出し、式(16)により一時推定語yn^を計算する。
一時推定語(y1^,y2^,…,yN^)が以下のパリティ検査式(17)を満たすか検査する。満たせばアルゴリズム終了。
l≦lmaxならばl←l+1とし、(ステップ2)へ。
l>lmaxならば、復号エラーとなり一時推定語(y1^,y2^,…,yN^)を出力してアルゴリズムを終了。
(アルゴリズム1終わり)
(ステップ1) [初期化]
n=1,2,…,Nに対して、ynからλnを式(18)により算出する。式(18)においてσは通信路の状態によって適宜設定される定数である。そして、Hmn=1を満たすすべての組(m,n)に対して、対数尤度比βmnをλnに初期設定する(βmn=λn)。また、繰り返し変数lを1に設定し(l=1)、繰り返し最大回数をlmaxに設定する。
m=1,2,…,Mの順にHmn=1を満たすすべての組(m,n)に対して、更新式(19)により対数尤度比αmnを更新する。ここで、f(x)はGallagerのf関数である。
n=1,2,…,Nの順にHmn=1を満たすすべての組(m,n)に対して、更新式(20)により対数尤度比βmnを更新する。
n=1,2,…,Nについて、式(21)により一時推定語yn^を計算する。
一時推定語(y1^,y2^,…,yN^)が以下のパリティ検査式(22)を満たすか検査する。満たせばアルゴリズム終了。
l≦lmaxならばl←l+1とし、(ステップ2)へ。
l>lmaxならば、復号エラーとなり一時推定語(y1^,y2^,…,yN^)を出力してアルゴリズムを終了。
(アルゴリズム2終わり)
(2)ハードウェア規模削減を目的とする、ミニサム(min-sum)アルゴリズムを用いた行処理の近似。
(3)行処理、列処理の各演算ユニットの結線を簡易にするパリティ検査行列の利用。
上記目的を達成するために、本発明においては、以下の2つの手法を導入することにより、復号用ハードウェアにおける信頼度の伝搬効率を改善する。
(2)各行処理に対し、その検査ノードに属するビットノードの信頼度の高さで分類し、信頼度の高い検査ノードから順に行処理を実行する。
(B)各行処理に対し、その検査ノードに属するビットノードの信頼度の高さで分類し、信頼度の高い検査ノードから順に行処理を実行する。
本発明に係るLDPC符号検出装置の第1の構成は、低密度パリティ検査(以下「LDPC」という。)符号のパリティ検査行列のタナーグラフに対応して設定された複数の検査ノード及び複数のビットノードの間で信頼度α,βを反復伝搬させ、その過程において信頼度βから算出される事後値の硬判定値をパリティ検査行列でパリティ検査することにより収斂判定し送信符号の推定値を決定するサムプロダクト・アルゴリズムを用いて、受信値からの符号検出を行うLDPC符号検出装置において、前記各検査ノードに対し、当該検査ノードに接続する前記各ビットノードより伝搬される信頼度βを記憶する検査ノード記憶手段;前記各ビットノードに対し、当該ビットノードに接続する前記各検査ノードより伝搬される信頼度αを記憶するビットノード記憶手段;前記各検査ノードの優先度を記憶する優先度記憶手段;すべての前記検査ノードについて、前記優先度の高い順に順次選択する検査ノード選択手段;前記検査ノード選択手段が選択する前記検査ノードについて、当該検査ノードに向け伝搬される前記信頼度βに基づき、当該検査ノードに接続する前記各ビットノードに向け伝搬する信頼度αを算出し、前記ビットノード記憶手段内の対応する信頼度αを更新する検査ノード演算手段;前記各検査ノードについて、当該検査ノードに向け伝搬される前記信頼度βに基づき信頼度が大きい順に当該検査ノードの優先度を決定し、前記優先度記憶手段内の対応する優先度を更新する優先度更新手段;及び、前記ビットノード記憶手段内の信頼度αが更新された場合、前記パリティ検査行列における信頼度αの更新された要素と同じ列に属するすべての非零要素に対応する前記各ビットノードについて、当該ビットノードに接続する前記各検査ノードに向け伝搬する信頼度βを算出し、前記検査ノード記憶手段内の対応する信頼度βを更新するビットノード演算手段;を備えたことを特徴とする。
2 受信値記憶手段
3 ノード初期化手段
4 受信値対数尤度演算手段
5 検査ノード記憶手段
6 ビットノード記憶手段
7 検査ノード選択手段
8 検査ノード演算手段
9 優先度更新手段
10 優先度記憶手段
11 ビットノード演算手段
12 硬判定手段
13 パリティ判定手段
15 アルゴリズム実行エンジン
20 行処理モジュール
20−1,20−2,20−3 行処理モジュール
21−1,21−2,21−3,21−4,21−5,21−6 列処理モジュール
21 列処理モジュール
22 検査ノード・メモリバンク
22a βメモリバンク
22b 要素座標メモリバンク
23 検査関数ユニット
24 ビットノード・メモリバンク
24a αメモリバンク
24b 要素座標メモリバンク
25 ビット関数ユニット
26,27 内部接続線
28 入力線
29 出力線
30 検査ノード選択ユニット
31 ビットノード選択ユニット
35 入力レジスタ
36 セレクタ
37 最小値演算器
38 排他論理和回路
39 フリップフロップ
40 マルチプレクサ
41 出力レジスタ
42 コントローラ
43 遅延レジスタ
44 デマルチプレクサ
45 第1アドレス・レジスタ
46 第2アドレス・レジスタ
47 マルチプレクサ
50 入力レジスタ
51 加算器
52 中間レジスタ
53 加算器
54 出力レジスタ
55 アドレス・レジスタ
56 セレクタ
Claims (8)
- 低密度パリティ検査(以下「LDPC」という。)符号のパリティ検査行列のタナーグラフに対応して設定された複数の検査ノード及び複数のビットノードの間で信頼度α,βを反復伝搬させ、その過程において信頼度βから算出される事後値の硬判定値をパリティ検査行列でパリティ検査することにより収束判定し送信符号の推定値を決定するサムプロダクト・アルゴリズムを用いて、受信値からの符号検出を行うLDPC符号検出装置において、
前記各検査ノードに対し、当該検査ノードに接続する前記各ビットノードより伝搬される信頼度βを記憶する検査ノード記憶手段;
前記各ビットノードに対し、当該ビットノードに接続する前記各検査ノードより伝搬される信頼度αを記憶するビットノード記憶手段;
前記各検査ノードの優先度を記憶する優先度記憶手段;
すべての前記検査ノードについて、前記優先度の高い順に順次選択する検査ノード選択手段;
前記検査ノード選択手段が選択する前記検査ノードについて、当該検査ノードに向け伝搬される前記信頼度βに基づき、当該検査ノードに接続する前記各ビットノードに向け伝搬する信頼度αを算出し、前記ビットノード記憶手段内の対応する信頼度αを更新する検査ノード演算手段;
前記各検査ノードについて、当該検査ノードに向け伝搬される前記信頼度βに基づき信頼度が大きい順に当該検査ノードの優先度を決定し、前記優先度記憶手段内の対応する優先度を更新する優先度更新手段;
及び、前記ビットノード記憶手段内の信頼度αが更新された場合、前記パリティ検査行列における信頼度αの更新された要素と同じ列に属するすべての非零要素に対応する前記各ビットノードについて、当該ビットノードに接続する前記各検査ノードに向け伝搬する信頼度βを算出し、前記検査ノード記憶手段内の対応する信頼度βを更新するビットノード演算手段;
を備えたLDPC符号検出装置。 - 前記パリティ検査行列は、列方向にM個、行方向にN個の部分行列に区分けされ、各区画における部分行列の各行の非零成分の数は1個又は0個に設定されたものであり、
M個の区画行の各々に対応して設けられたM個の前記検査ノード記憶手段、前記優先度記憶手段、前記検査ノード選択手段、前記検査ノード演算手段、及び前記優先度更新手段を備え、
N個の区画列の各々に対応して設けられたN個の前記ビットノード記憶手段、及び前記ビットノード演算手段を備え、
前記各区画行の前記検査ノード選択手段、前記検査ノード演算手段、及び前記優先度更新手段は並列動作し、前記各区画列の前記ビットノード演算手段は並列動作すること
を特徴とする請求項1記載のLDPC符号検出装置。 - 前記各区画列の前記ビットノード演算手段は、その演算処理を、前記各区画行の前記検査ノード選択手段、前記検査ノード演算手段、及び前記優先度更新手段の演算処理とパイプライン的に実行することを特徴とする請求項2記載のLDPC符号検出装置。
- 前記信頼度α,βは対数尤度比であり、
前記優先度更新手段は、前記各検査ノードについて、当該検査ノードに向け伝搬される前記信頼度βの最小値を閾値判定で分類することにより当該検査ノードの優先度を決定し、前記優先度記憶手段内の対応する優先度を更新すること
を特徴とする請求項1乃至3の何れか一記載のLDPC符号検出装置。 - 前記検査ノード記憶手段には、前記各検査ノードcmに対し、当該検査ノードcmに接続する前記各ビットノードbnより伝搬される信頼度βmnが記憶されており、
前記ビットノード記憶手段には、前記各ビットノードbnに対し、当該ビットノードbnに接続する前記各検査ノードcmより伝搬される信頼度αmnが記憶されており、
前記検査ノード演算手段は、前記検査ノード選択手段が選択する前記検査ノードcmについて、当該検査ノードcmに向け伝搬される前記信頼度βmnに基づき、(数1)により当該検査ノードcmに接続する前記各ビットノードbnに向け伝搬する信頼度αmnを算出し、前記ビットノード記憶手段内の対応する信頼度αmnを更新するものであり、
前記優先度更新手段は、前記各検査ノードcmについて、(数2)で算出されるηmの値を2値以上に量子化して大きい順に高い優先度に決定し、前記優先度記憶手段内の対応する優先度を更新するものであり、
前記ビットノード演算手段は、前記ビットノード記憶手段内の信頼度αmnが更新された場合、更新されたすべての信頼度αmnに対応する前記各ビットノードbnについて、当該ビットノードに接続する前記各検査ノードcm’に向け伝搬する信頼度βm’nを(数3)により算出し、前記検査ノード記憶手段内の対応する信頼度βm’nを更新するものであること
を特徴とする請求項1乃至4の何れか一記載のLDPC符号検出装置。
- LDPC符号のパリティ検査行列のタナーグラフに対応して設定された複数の検査ノード及び複数のビットノードの間で信頼度α,βを反復伝搬させ、その過程において信頼度βから算出される事後値の硬判定値をパリティ検査行列でパリティ検査することにより収束判定し送信符号の推定値を決定するサムプロダクト・アルゴリズムを用いて、受信値yからの符号検出を行うLDPC符号検出方法において、
前記各検査ノードに対し、当該検査ノードに接続する前記各ビットノードより伝搬される信頼度βを記憶する検査ノード記憶手段について、各信頼度βを前記受信値yにより初期化する検査ノード初期化ステップ;
前記各ビットノードに対し、当該ビットノードに接続する前記各検査ノードより伝搬される信頼度αを記憶するビットノード記憶手段について、各信頼度αを所定の初期値に初期化するビットノード初期化ステップ;
前記各検査ノードの優先度を記憶する優先度記憶手段の各優先値を所定の初期値に初期化する優先値初期化ステップ;
並びに、前記各検査ノード及び前記各ビットノードの間で前記信頼度α,βを反復伝搬させ、その過程において信頼度βから算出される事後値の硬判定値をパリティ検査行列でパリティ検査することにより収束判定し送信符号の推定値を決定する推定ステップ;
を備え、
前記推定ステップにおいては、
すべての前記検査ノードについて、前記優先度の高い順に順次選択する検査ノード選択ステップ;
前記検査ノード選択ステップで選択された前記検査ノードについて、当該検査ノードに向け伝搬される前記信頼度βを検査ノード記憶手段から読み出し、読み出された各信頼度βに基づき当該検査ノードに接続する前記各ビットノードに向け伝搬する信頼度αを算出する検査ノード演算ステップ;
前記各検査ノードについて、当該検査ノードに向け伝搬される前記信頼度βに基づき信頼度が大きい順に当該検査ノードの優先度を決定し、前記優先度記憶手段内の対応する優先度を更新する優先度更新ステップ;
及び、前記ビットノード記憶手段内の信頼度αが更新された場合、前記パリティ検査行列における信頼度αの更新された要素と同じ列に属するすべての非零要素に対応する前記各ビットノードについて、当該ビットノードに接続する前記各検査ノードに向け伝搬する信頼度βを算出し、前記検査ノード記憶手段内の対応する信頼度βを更新するビットノード演算ステップ;
からなる一連の演算処理を、前記検査ノード記憶手段内の信頼度βから算出される事後値を硬判定して得られる一次推定語とパリティ検査行列の積が0となるまで繰り返し実行すること
を特徴とするLDPC符号検出方法。 - コンピュータに読み込んで実行することにより、コンピュータを請求項1乃至6の何れか一に記載のLDPC符号検出装置として機能させることを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005093920A JP4519694B2 (ja) | 2005-03-29 | 2005-03-29 | Ldpc符号検出装置及びldpc符号検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005093920A JP4519694B2 (ja) | 2005-03-29 | 2005-03-29 | Ldpc符号検出装置及びldpc符号検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006279396A JP2006279396A (ja) | 2006-10-12 |
JP4519694B2 true JP4519694B2 (ja) | 2010-08-04 |
Family
ID=37213689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005093920A Expired - Fee Related JP4519694B2 (ja) | 2005-03-29 | 2005-03-29 | Ldpc符号検出装置及びldpc符号検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4519694B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2904499B1 (fr) * | 2006-07-27 | 2009-01-09 | Commissariat Energie Atomique | Procede de decodage a passage de messages avec ordonnancement selon une fiabilite de voisinage. |
US8103945B2 (en) | 2007-01-05 | 2012-01-24 | Sony Corporation | Decoding method and decoding apparatus as well as program |
JP4910708B2 (ja) * | 2007-01-05 | 2012-04-04 | ソニー株式会社 | 復号装置および復号方法 |
JP4862658B2 (ja) * | 2007-01-05 | 2012-01-25 | ソニー株式会社 | 復号方法および復号装置、並びにプログラム |
JP4862657B2 (ja) * | 2007-01-05 | 2012-01-25 | ソニー株式会社 | 復号方法および復号装置、並びにプログラム |
WO2009011059A1 (ja) | 2007-07-19 | 2009-01-22 | Pioneer Corporation | 誤り訂正復号装置および再生装置 |
JP4766013B2 (ja) * | 2007-08-02 | 2011-09-07 | 住友電気工業株式会社 | 復号器、受信装置及び符号化データの復号方法 |
JP4674226B2 (ja) * | 2007-08-22 | 2011-04-20 | 日本電信電話株式会社 | 通信路符号化方法及び通信路符号化システム及び階層的通信路符号化プログラム及び階層的通信路復号プログラム |
JP4545217B1 (ja) * | 2009-04-03 | 2010-09-15 | 三菱電機株式会社 | 復号装置および復号方法 |
JP4799637B2 (ja) * | 2009-04-15 | 2011-10-26 | 株式会社モバイルテクノ | 低密度パリティチェック符号復号装置及び方法 |
JP5310701B2 (ja) | 2010-10-29 | 2013-10-09 | 株式会社Jvcケンウッド | 復号装置および復号方法 |
JP2012244305A (ja) | 2011-05-17 | 2012-12-10 | Toshiba Corp | メモリコントローラ、半導体メモリ装置、および復号方法 |
JP5171997B2 (ja) * | 2011-06-20 | 2013-03-27 | パナソニック株式会社 | 復号方法及び復号装置 |
JP5801231B2 (ja) * | 2012-03-22 | 2015-10-28 | 株式会社東芝 | 伝送システム、復号装置、メモリコントローラおよびメモリシステム |
CN106226821B (zh) * | 2016-07-25 | 2018-07-27 | 南方科技大学 | 一种人体活动检测方法、装置和传感器 |
CN113497629A (zh) * | 2020-04-07 | 2021-10-12 | 富华科精密工业(深圳)有限公司 | 基于ldpc的译码方法、装置及计算机可读存储介质 |
CN113285723B (zh) * | 2021-04-26 | 2022-09-30 | 武汉梦芯科技有限公司 | 一种ldpc译码过程中校验节点更新方法、系统及存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033670A (ja) * | 2000-05-26 | 2002-01-31 | Agere Systems Guardian Corp | 確率依存グラフにおいて汎用の符号を復号化するための方法および装置 |
JP2004343170A (ja) * | 2003-05-13 | 2004-12-02 | Sony Corp | 復号方法および復号装置、並びにプログラム |
JP2005045781A (ja) * | 2003-07-03 | 2005-02-17 | Directv Group Inc | 並列デコード可能な低密度パリティチェック(ldpc)コードを発生させる方法およびシステム |
JP2005347883A (ja) * | 2004-05-31 | 2005-12-15 | Toshiba Corp | 復号装置および復号回路 |
JP2006019889A (ja) * | 2004-06-30 | 2006-01-19 | Toshiba Corp | 低密度パリティチェック符号復号器及び方法 |
-
2005
- 2005-03-29 JP JP2005093920A patent/JP4519694B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033670A (ja) * | 2000-05-26 | 2002-01-31 | Agere Systems Guardian Corp | 確率依存グラフにおいて汎用の符号を復号化するための方法および装置 |
JP2004343170A (ja) * | 2003-05-13 | 2004-12-02 | Sony Corp | 復号方法および復号装置、並びにプログラム |
JP2005045781A (ja) * | 2003-07-03 | 2005-02-17 | Directv Group Inc | 並列デコード可能な低密度パリティチェック(ldpc)コードを発生させる方法およびシステム |
JP2005347883A (ja) * | 2004-05-31 | 2005-12-15 | Toshiba Corp | 復号装置および復号回路 |
JP2006019889A (ja) * | 2004-06-30 | 2006-01-19 | Toshiba Corp | 低密度パリティチェック符号復号器及び方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006279396A (ja) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4519694B2 (ja) | Ldpc符号検出装置及びldpc符号検出方法 | |
US8352847B2 (en) | Matrix vector multiplication for error-correction encoding and the like | |
US8549375B2 (en) | Decoder and decoding method for low-density parity check codes constructed based on reed-solomon codes | |
US7181676B2 (en) | Layered decoding approach for low density parity check (LDPC) codes | |
JP5483875B2 (ja) | Ldpc符号のブロックおよびレートに独立な復号の方法および装置 | |
US7299397B2 (en) | Decoding apparatus, decoding method, and program to decode low density parity check codes | |
KR101405962B1 (ko) | Ldpc 코드를 이용한 복호화 방법 | |
JP4320418B2 (ja) | 復号装置および受信装置 | |
Sun et al. | Multi-layer parallel decoding algorithm and VLSI architecture for quasi-cyclic LDPC codes | |
Ueng et al. | An efficient layered decoding architecture for nonbinary QC-LDPC codes | |
US10727874B2 (en) | Non-concatenated FEC codes for ultra-high speed optical transport networks | |
Cui et al. | Reduced-complexity column-layered decoding and implementation for LDPC codes | |
KR20080096387A (ko) | 디코딩 장치 | |
US7870468B1 (en) | Reed-solomon decoder using a configurable arithmetic processor | |
Ueng et al. | A multimode shuffled iterative decoder architecture for high-rate RS-LDPC codes | |
JP4526450B2 (ja) | 復号装置と方法並びにプログラム | |
JP2006339799A (ja) | イレギュラー低密度パリティチェック符号復号器及び方法 | |
Thi et al. | Two-extra-column trellis min–max decoder architecture for nonbinary LDPC codes | |
Boncalo et al. | Ultra high throughput unrolled layered architecture for QC-LDPC decoders | |
Pham et al. | Minimal-set trellis min-max decoder architecture for nonbinary LDPC codes | |
Porcello | Designing and implementing low density parity check (ldpc) decoders using fpgas | |
Boncalo et al. | Cost-efficient FPGA layered LDPC decoder with serial AP-LLR processing | |
Chen et al. | Accelerating FPGA-based emulation of quasi-cyclic LDPC codes with vector processing | |
Thi et al. | High-throughput partial-parallel block-layered decoding architecture for nonbinary LDPC codes | |
Leduc-Primeau et al. | High-throughput LDPC decoding using the RHS algorithm |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080328 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100519 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |