JP2009267624A - 情報処理装置、及び信号伝送方法 - Google Patents

Abstract

【課題】直流成分を含まず、受信側で容易にクロック成分を検出できる符号を生成することが可能な情報処理装置を提供すること。
【解決手段】互いに異なる第１及び第２のビット値を含む入力データに対し、前記第１のビット値を複数の第１の振幅値で表現し、前記第２のビット値を前記第１の振幅値とは異なる第２の振幅値で表現し、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化する符号化部と、所定の伝送線路を通じて前記符号化部により符号化された信号を伝送する伝送部とを備える、情報処理装置が提供される。
【選択図】図９

Description

本発明は、情報処理装置、及び信号伝送方法に関する。

携帯電話等に代表される携帯端末は、ユーザが操作する操作部分と、情報が表示される表示部分とが接続される接続部分が可動部材で構成されていることが多い。例えば、折り畳み式の携帯電話の開閉構造等が代表的なものである。さらに、最近の携帯電話は、通話機能やメール機能の他にも、映像の視聴機能や撮像機能等が搭載されており、ユーザの用途に応じて上記の接続部分が複雑に可動することが求められる。例えば、映像の視聴機能を利用する場合、ユーザは、表示部分を自身に向け、視聴に不要な操作部分を収納したいと考えるであろう。このように、携帯電話を通常の電話として利用する場合、デジタルカメラとして利用する場合、テレビジョン受像機として利用する場合等において、その用途に応じて表示部分の向きや位置を簡単に変更出来る構造が求められている。

ところが、操作部分と表示部分との間の接続部分には、多数の信号線や電力線が配線されている。例えば、表示部分には、数十本の配線がパラレルに接続されている（図１を参照）。そのため、上記のような複雑な動きができる可動部材を接続部分に用いると、こうした配線の信頼性等が著しく低下してしまう。こうした理由から、接続部分の信号線を減らすため、パラレル伝送方式からシリアル伝送方式（図２を参照）に技術がシフトしてきている。もちろん、同様の理由による技術的なシフトは、携帯電話の世界に限らず、複雑な配線が求められる様々な電子機器の世界において生じている。なお、シリアル化する理由としては、上記の他、放射電磁雑音（ＥＭＩ；Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）の低減という目的もある。

さて、上記のようなシリアル伝送方式においては、伝送データが所定の方式で符号化されてから伝送される。この符号化方式としては、例えば、ＮＲＺ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）符号方式やマンチェスター符号方式、或いは、ＡＭＩ（Ａｌｔｅｒｎａｔｅ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ）符号方式等が利用される。例えば、下記の特許文献１には、バイポーラ符号の代表例であるＡＭＩ符号を利用してデータ伝送する技術が開示されている。さらに、同文献には、データクロックを信号レベルの中間値で表現して伝送し、受信側で信号レベルに基づきデータクロックを再生する技術が開示されている。

特開平３−１０９８４３号公報

上記の符号化方式のうち、ＮＲＺ符号方式の信号は直流成分を含んでしまう。そのため、ＮＲＺ符号方式の信号は、電源等の直流成分と一緒に伝送することが難しい。一方、マンチェスター符号方式やＡＭＩ符号方式の信号は直流成分を含まない。そのため、電源等の直流成分と一緒に伝送することができる。しかしながら、マンチェスター符号方式やＡＭＩ符号方式は、受信側で信号のデータクロックを再生するためにＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ）回路が必要になる。そのため、ＰＬＬ回路が受信側に設けられることで、消費電流量が増大してしまう。また、マンチェスター符号方式は、振幅の立ち上がりと立ち下がりでデータが伝送されるため、データレートの２倍のクロックで伝送する必要がある。その結果、高クロック動作が消費電流の増加を招いてしまう。

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、直流成分を含まず、かつ、クロック再生時にＰＬＬ回路が不要な符号を生成して伝送することにより、消費電流を低減させることが可能な、新規かつ改良された情報処理装置、及び信号伝送方法を提供することにある。

上記課題を解決するために、本発明のある観点によれば、互いに異なる第１及び第２のビット値を含む入力データに対し、前記第１のビット値を複数の第１の振幅値で表現し、前記第２のビット値を前記第１の振幅値とは異なる第２の振幅値で表現し、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化する符号化部と、所定の伝送線路を通じて前記符号化部により符号化された信号を伝送する伝送部と、を備える、情報処理装置が提供される。

このように、上記の情報処理装置は、符号化部により、互いに異なる第１及び第２のビット値を含む入力データに対し、前記第１のビット値を複数の第１の振幅値で表現し、前記第２のビット値を前記第１の振幅値とは異なる第２の振幅値で表現し、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化する。そして、上記の情報処理装置は、伝送部により、所定の伝送線路を通じて前記符号化部により符号化された信号を伝送する。かかる構成により、符号化された信号の極性反転周期を検出することにより、その信号のクロック成分を検出することが可能になる。その結果、受信側にＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を設けずに済むため、情報処理装置の消費電力が低減される。

また、前記符号化部は、前記第１のビット値が振幅値０で表現され、かつ、前記第２のビット値が振幅値Ａ及び−Ａ（Ａは任意の実数）の繰り返しで表現される伝送速度Ｆｂの符号化信号Ｘに前記入力データを符号化するデータ符号化部と、前記データ符号化部により符号化された符号化信号Ｘに対し、振幅値ｎ＊Ａ（ｎ＞１）及び周波数Ｆｂ／２を有するクロック信号を加算するクロック加算部とを含むように構成されていてもよい。

また、前記符号Ｘは、バイポーラ符号であってもよい。さらに、前記符号Ｘは、デューティ１００％のＡＭＩ（Ａｌｔｅｒｎａｔｅ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ）符号であってもよい。若しくは、前記符号Ｘは、パーシャル・レスポンス方式の符号ＰＲ（１，−１）であってもよい。

また、前記情報処理装置は、前記所定の伝送線路を通じて伝送された符号化信号の振幅値が前記第１の振幅値であるか、又は前記第２の振幅値であるかを判定し、当該判定結果に応じて前記第１のビット値又は前記第２のビット値を識別するビット値識別部と、前記符号化信号の振幅値が有する極性の反転周期を検出し、当該反転周期に基づいて符号化信号のクロックを検出するクロック検出部と、をさらに備えていてもよい。

また、前記情報処理装置は、前記符号化部から出力された前記符号化信号を電源に重畳して重畳信号を生成して電源線に流す信号重畳部と、前記電源線から取得した前記重畳信号を前記符号化信号と前記電源とに分離し、当該符号化信号を前記ビット値識別部、及び前記クロック検出部に入力する信号分離部と、をさらに備えていてもよい。この場合、前記電源線が前記所定の伝送線路として利用される。

また、上記課題を解決するために、本発明の別の観点によれば、互いに異なる第１及び第２のビット値を含む入力データに対し、前記第１のビット値が複数の第１の振幅値で表現され、前記第２のビット値が前記第１の振幅値とは異なる第２の振幅値で表現され、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化されて符号化信号が生成される符号化ステップと、所定の伝送線路を通じて伝送された前記符号化信号の振幅値が前記第１の振幅値であるか、又は前記第２の振幅値であるかが判定されるビット値判定ステップと、前記判定ステップにおける判定結果に応じて前記第１のビット値又は前記第２のビット値が識別されるビット値識別ステップと、前記符号化信号の振幅値が有する極性の反転周期が検出される極性検出ステップと、前記極性検出ステップで検出された反転周期に基づいて符号化信号のクロックが検出されるクロック検出ステップと、を含む、信号伝送方法が提供される。

このように、上記の信号伝送方法は、符号化ステップにおいて、互いに異なる第１及び第２のビット値を含む入力データに対し、前記第１のビット値が複数の第１の振幅値で表現され、前記第２のビット値が前記第１の振幅値とは異なる第２の振幅値で表現され、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化されて符号化信号が生成される。さらに、ビット値判定ステップでは、所定の伝送線路を通じて伝送された前記符号化信号の振幅値が前記第１の振幅値であるか、又は前記第２の振幅値であるかが判定される。そして、極性検出ステップでは、前記符号化信号の振幅値が有する極性の反転周期が検出される。また、クロック検出ステップでは、前記極性検出ステップで検出された反転周期に基づいて符号化信号のクロックが検出される。

また、上記課題を解決するために、本発明の別の観点によれば、上記の情報処理装置が有する機能をコンピュータに実現させるためのプログラムが提供されうる。さらに、このプログラムが記録された記録媒体が提供されうる。

以上説明したように本発明によれば、直流成分を含まず、かつ、クロック再生時にＰＬＬ回路が不要な符号を生成して伝送することにより、消費電流を低減させることが可能になる。また、電源等の直流成分と一緒にデータを伝送することが可能になる。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

［課題の整理］
まず、本発明の実施形態に係る技術について詳細に説明するに先立ち、当該実施形態が解決しようとする課題について簡単に纏める。

（パラレル伝送方式について）
まず、図１を参照しながら、パラレル伝送方式を採用した携帯端末１００の構成例について簡単に説明する。図１は、パラレル伝送方式を採用した携帯端末１００の構成例を示す説明図である。尚、図１には、携帯端末１００の一例として携帯電話が模式的に描画されている。しかし、以下の説明に係る技術は、携帯電話に限定されるものではない。

図１に示すように、携帯端末１００は、主に、表示部１０２と、液晶部１０４（ＬＣＤ；Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）と、接続部１０６と、操作部１０８と、ベースバンドプロセッサ１１０（ＢＢＰ）と、パラレル信号線路１１２とにより構成される。尚、表示部１０２を表示側、操作部１０８を本体側と呼ぶ場合がある。また、以下の説明の中で、映像信号が本体側から表示側へと伝送される場合を例に挙げて説明する。もちろん、以下の技術は、これに限定されるものではない。

図１に示すように、表示部１０２には、液晶部１０４が設けられている。そして、液晶部１０４には、パラレル信号線路１１２を介して伝送された映像信号が表示される。また、接続部１０６は、表示部１０２と操作部１０８とを接続する部材である。この接続部１０６を形成する接続部材は、例えば、表示部１０２をＺ−Ｙ平面内で１８０度回転できる構造を有する。また、この接続部材は、Ｘ−Ｚ平面内で表示部１０２が回転可能に形成され、携帯端末１００を折り畳みできる構造を有する。尚、この接続部材は、自由な方向に表示部１０２を可動にする構造を有していてもよい。

ベースバンドプロセッサ１１０は、携帯端末１００の通信制御、及びアプリケーションの実行機能を提供する演算処理部である。ベースバンドプロセッサ１１０から出力されるパラレル信号は、パラレル信号線路１１２を通じて表示部１０２の液晶部１０４に伝送される。パラレル信号線路１１２には、多数の信号線が配線されている。例えば、携帯電話の場合、この信号線数ｎは５０本程度である。また、映像信号の伝送速度は、液晶部１０４の解像度がＱＶＧＡの場合、２００Ｍｂｐｓ程度となる。そして、パラレル信号線路１１２は、接続部１０６を通るように配線されている。

つまり、接続部１０６には、パラレル信号線路１１２を形成する多数の信号線が配線されている。上記のように、接続部１０６の可動範囲を広げると、その動きによりパラレル信号線路１１２に損傷が発生する危険性が高まる。その結果、パラレル信号線路１１２の信頼性が損なわれてしまう。一方で、パラレル信号線路１１２の信頼性を維持しようとすると、接続部１０６の可動範囲が大きく制約されてしまう。こうした理由から、接続部１０６を形成する可動部材の自由度、及びパラレル信号線路１１２の信頼性を両立させる目的で、シリアル伝送方式が携帯端末１００に採用されることが多くなってきている。また、放射電磁雑音（ＥＭＩ）の観点からも、伝送線路のシリアル化が進められている。

（シリアル伝送方式について）
そこで、図２を参照しながら、シリアル伝送方式を採用した携帯端末２００の構成例について簡単に説明する。図２は、シリアル伝送方式を採用した携帯端末２００の構成例を示す説明図である。尚、図２には、携帯端末２００の一例として携帯電話が模式的に描画されている。しかし、以下の説明に係る技術は、携帯電話に限定されるものではない。また、図１に示したパラレル伝送方式の携帯端末１００と実質的に同一の機能を有する構成要素については、同一の符号を付することにより詳細な説明を省略する。

図２に示すように、携帯端末２００は、主に、表示部１０２と、液晶部１０４（ＬＣＤ）と、接続部１０６と、操作部１０８と、ベースバンドプロセッサ１１０（ＢＢＰ）と、パラレル信号線路２０２、２１０と、シリアライザ２０４と、シリアル信号線路２０６と、デシリアライザ２０８とにより構成される。

携帯端末２００は、上記の携帯端末１００とは異なり、接続部１０６に配線されたシリアル信号線路２０６を通じてシリアル伝送方式により映像信号を伝送している。そのため、操作部１０８には、ベースバンドプロセッサ１１０から出力されたパラレル信号をシリアル化するためのシリアライザ２０４が設けられている。一方、表示部１０２には、シリアル信号線路２０６を通じて伝送されるシリアル信号をパラレル化するためのデシリアライザ２０８が設けられている。

シリアライザ２０４は、ベースバンドプロセッサ１１０から出力され、パラレル信号線路２０２を介して入力されたパラレル信号をシリアル信号に変換する。シリアライザ２０４により変換されたシリアル信号は、シリアル信号線路２０６を通じてデシリアライザ２０８に入力される。そして、デシリアライザ２０８は、入力されたシリアル信号を元のパラレル信号に復元し、パラレル信号線路２１０を通じて液晶部１０４に入力する。

シリアル信号線路２０６には、例えば、ＮＲＺ符号方式で符号化されたデータ信号が単独で伝送されるか、或いは、データ信号とクロック信号とが一緒に伝送される。シリアル信号線路２０６の配線数ｋは、図１の携帯端末１００が有するパラレル信号線路１１２の配線数ｎよりも大幅に少ない（ｋ≪ｎ）。例えば、配線数ｋは、数本程度まで削減することができる。そのため、シリアル信号線路２０６が配線される接続部１０６の可動範囲に関する自由度は、パラレル信号線路１１２が配線される接続部１０６に比べて非常に大きいと言える。同時に、シリアル信号線路２０６の信頼性も高いと言える。尚、シリアル信号線路２０６を流れるシリアル信号には、通常、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌ）等の差動信号が用いられる。

（機能構成）
ここで、図３を参照しながら、シリアル伝送方式を採用した携帯端末２００の機能構成について説明する。図３は、シリアル伝送方式を採用した携帯端末２００の機能構成の一例を示す説明図である。但し、図３は、シリアライザ２０４、及びデシリアライザ２０８の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。

（シリアライザ２０４）
図３に示すように、シリアライザ２０４は、Ｐ／Ｓ変換部２３２と、エンコーダ２３４と、ＬＶＤＳドライバ２３６と、ＰＬＬ部２３８と、タイミング制御部２４０とにより構成される。

図３に示すように、シリアライザ２０４には、ベースバンドプロセッサ１１０から、パラレル信号（Ｐ−ＤＡＴＡ）と、パラレル信号用クロック（Ｐ−ＣＬＫ）とが入力される。シリアライザ２０４に入力されたパラレル信号は、Ｐ／Ｓ変換部２３２によりシリアル信号に変換される。Ｐ／Ｓ変換部２３２により変換されたシリアル信号は、エンコーダ２３４に入力される。エンコーダ２３４は、シリアル信号にヘッダ等を付加してＬＶＤＳドライバ２３６に入力する。ＬＶＤＳドライバ２３６は、入力されたシリアル信号をＬＶＤＳによる差動伝送方式でデシリアライザ２０８に伝送する。

一方、シリアライザ２０４に入力されたパラレル信号用クロックは、ＰＬＬ部２３８に入力される。ＰＬＬ部２３８は、パラレル信号用クロックからシリアル信号用クロックを生成し、Ｐ／Ｓ変換部２３２、及びタイミング制御部２４０に入力する。タイミング制御部２４０は、入力されるシリアル信号用クロックに基づいてエンコーダ２３４によるシリアル信号の送信タイミングを制御する。

（デシリアライザ２０８）
図３に示すように、デシリアライザ２０８は、主に、ＬＶＤＳレシーバ２５２と、デコーダ２５４と、Ｓ／Ｐ変換部２５６と、クロック再生部２５８と、ＰＬＬ部２６０と、タイミング制御部２６２とにより構成される。

図３に示すように、デシリアライザ２０８には、ＬＶＤＳによる差動伝送方式でシリアライザ２０４からシリアル信号が伝送される。このシリアル信号は、ＬＶＤＳレシーバ２５２により受信される。ＬＶＤＳレシーバ２５２により受信されたシリアル信号は、デコーダ２５４、及びクロック再生部２５８に入力される。デコーダ２５４は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、Ｓ／Ｐ変換部２５６に入力する。Ｓ／Ｐ変換部２５６は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部２５６で変換されたパラレル信号は液晶部１０４に出力される。

一方、クロック再生部２５８は、外部から入力されるリファレンスクロックを参照し、内蔵するＰＬＬ部２６０を用いてシリアル信号用クロックからパラレル信号用クロックを再生する。クロック再生部２５８により再生されたパラレル信号用クロックは、デコーダ２５４、及びタイミング制御部２６２に入力される。タイミング制御部２６２は、クロック再生部２５８から入力されたパラレル信号用クロックに基づいて受信タイミングを制御する。また、タイミング制御部２６２に入力されたパラレル信号用クロック（Ｐ−ＣＬＫ）は、液晶部１０４に出力される。

このように、ベースバンドプロセッサ１１０からシリアライザ２０４に入力されたパラレル信号（Ｐ−ＤＡＴＡ）、及びパラレル信号用クロック（Ｐ−ＣＬＫ）は、シリアル信号に変換されてデシリアライザ２０８に伝送される。そして、入力されたシリアル信号は、デシリアライザ２０８により元のパラレル信号、及びパラレル信号用クロックに復元され、液晶部１０４に出力される。

以上説明した携帯端末２００のように、パラレル信号をシリアル信号に変換して伝送することにより、その伝送線路がシリアル化される。その結果、シリアル信号線路が配置される部分の可動範囲が拡大し、表示部１０２の配置に関する自由度が向上する。そのため、例えば、携帯端末２００を利用してテレビジョン放送等を視聴する場合において、表示部１０２の配置がユーザから見て横長になるように携帯端末２００を変形させることができるようになる。こうした自由度の向上に伴い、携帯端末２００の用途が広がり、通信端末としての各種機能に加えて、映像や音楽の視聴等、様々な利用形態が生まれている。

このような背景の中、携帯端末２００の液晶部１０４は、より繊細な表示を可能にすべく高密度化しており、細かい文字や映像で多くの情報が表示されるようになってきている。ところが、こうした細かい文字や映像は、ユーザにとって見難いものである。そこで、携帯端末２００の液晶部１０４に表示される文字や映像等を外部に設置されたテレビジョン受像機やディスプレイ装置等の大きな画面に出力したいというユーザの要望がある。こうした要望を受け、図４Ａに示す携帯端末３００、５００、６００のような出力形態が提案されている。以下、この出力形態について簡単に説明する。

（応用例１：電磁結合を利用した外部出力方式）
まず、図４Ａを参照する。図４Ａは、電磁結合を利用して映像等のデータを外部出力機器に伝送することが可能な携帯端末３００の構成例を示す説明図である。外部出力機器としては、例えば、カーナビゲーションシステム１０やテレビジョン受像機２０等がある。その他にも、パーソナルコンピュータのディスプレイ装置やスクリーンに映像を投影するプロジェクタ等も外部出力機器の一例である。

これらの外部出力機器に映像等のデータを伝送するために、例えば、図４Ａに示すような信号読取装置４００が利用される。信号読取装置４００は、例えば、カーナビゲーションシステム１０やテレビジョン受像機２０等に接続されているか、或いは、これらの機器に内蔵される。携帯端末３００と信号読取装置４００との間では、電磁結合を利用して信号が伝送される。そのため、携帯端末３００には、コイル３０２が設けられている。また、信号読取装置４００にも、コイル４０２が設けられている。

例えば、映像信号が携帯端末３００からテレビジョン受像機２０に伝送される場合の動作について考えてみる。まず、携帯端末３００は、ベースバンドプロセッサ１１０により映像信号をパラレル伝送するためのパラレル信号を生成する。そして、このパラレル信号は、パラレル信号線路２０２を介してシリアライザ２０４に伝送される。シリアライザ２０４は、伝送されてきたパラレル信号をシリアル信号に変換してシリアル信号線路２０６に伝送する。このとき、シリアル信号に対応する電流信号がコイル３０２に印加され、コイル３０２から電磁場が発生する。そして、この電磁場に誘導されて信号読取装置４００のコイル４０２に電流が発生し、この電流によりシリアル信号が復調されるのである。

このように、携帯端末３００と信号読取装置４００との間の電磁結合を利用して映像信号に対応するシリアル信号が伝送される。もちろん、このシリアル信号は、所定の符号化方式で符号化され、ＡＳＫ（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）等の所定の変調方式で変調されてから伝送される。但し、ＮＲＺ符号方式で符号化された信号は、直流成分を含んでしまうため、電磁結合を利用して信号伝送するのに適さない。そのため、電磁結合による信号伝送には、符号化された信号に直流成分を含まないマンチェスター符号方式等が利用される。

図４Ａの例で言えば、シリアライザ２０４により、シリアル信号がマンチェスター符号方式で符号化され、電磁結合を利用して伝送される。この場合、信号読取装置４００の側においても、当然に、マンチェスター符号方式による復号に対応している。従って、信号読取装置４００は、符号化信号を受信してシリアル信号に復号した後、そのシリアル信号をパラレル信号に変換してテレビジョン受像機２０等に出力する。マンチェスター符号では、“１”が“１０”として、“０”が“０１”として伝送されるため、単純に“１”“０”で伝送する方式に比べて伝送速度が２倍かかってしまう。しかしながら、マンチェスター符号は直流成分を含まず、クロックの抽出が容易であるため、電磁結合を利用した信号伝送に適している。

ところで、携帯端末３００と信号読取装置４００とは、図４Ｂに示すように近接された際に信号伝送が実現される。このような形態による通信のことを非接触通信と呼ぶ場合がある。図４Ｂの例では、携帯端末３００の表示部１０２が開いた状態で載置されているが、表示部１０２が閉じた状態で載置されてもよい。通常、携帯端末３００の表示部１０２が閉じられると、液晶部１０４への通電がオフになる場合が多いため、節電になる。このとき、閉じた状態でも外部出力へのデータ伝送が可能なモード設定がされる。

（機能構成：携帯端末３００）
ここで、図５を参照しながら、携帯端末３００の機能構成について簡単に説明する。図５は、携帯端末３００の機能構成の一例を示す説明図である。但し、図５は、シリアライザ２０４、及びデシリアライザ２０８の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。また、携帯端末３００が有する各構成要素のうち、既に述べた携帯端末２００と実質的に同一の機能構成を有する構成要素については同一の符号を付することにより詳細な説明を省略した。

（シリアライザ２０４）
図５に示すように、シリアライザ２０４は、Ｐ／Ｓ変換部２３２と、エンコーダ２３４と、ＬＶＤＳドライバ２３６と、ＰＬＬ部２３８と、タイミング制御部２４０と、ドライバ３３２とにより構成される。

図５に示すように、シリアライザ２０４には、ベースバンドプロセッサ１１０から、パラレル信号（Ｐ−ＤＡＴＡ）と、パラレル信号用クロック（Ｐ−ＣＬＫ）とが入力される。シリアライザ２０４に入力されたパラレル信号は、Ｐ／Ｓ変換部２３２によりシリアル信号に変換される。Ｐ／Ｓ変換部２３２により変換されたシリアル信号は、エンコーダ２３４に入力される。エンコーダ２３４は、シリアル信号にヘッダ等を付加し、マンチェスター符号方式で符号化してＬＶＤＳドライバ２３６、及びドライバ３３２に入力する。ＬＶＤＳドライバ２３６は、入力されたシリアル信号をＬＶＤＳによる差動伝送方式でデシリアライザ２０８に伝送する。一方、ドライバ３３２は、コイル３０２による電磁結合を利用して、入力されたシリアル信号を信号読取装置４００に伝送する。

一方、シリアライザ２０４に入力されたパラレル信号用クロックは、ＰＬＬ部２３８に入力される。ＰＬＬ部２３８は、パラレル信号用クロックからシリアル信号用クロックを生成し、Ｐ／Ｓ変換部２３２、及びタイミング制御部２４０に入力する。タイミング制御部２４０は、入力されるシリアル信号用クロックに基づいてエンコーダ２３４によるシリアル信号の送信タイミングを制御する。

（デシリアライザ２０８）
図５に示すように、デシリアライザ２０８は、主に、ＬＶＤＳレシーバ２５２と、デコーダ２５４と、Ｓ／Ｐ変換部２５６と、クロック再生部２５８と、ＰＬＬ部２６０と、タイミング制御部２６２とにより構成される。

図５に示すように、デシリアライザ２０８には、ＬＶＤＳによる差動伝送方式でシリアライザ２０４からシリアル信号が伝送される。このシリアル信号は、ＬＶＤＳレシーバ２５２により受信される。ＬＶＤＳレシーバ２５２により受信されたシリアル信号は、デコーダ２５４、及びクロック再生部２５８に入力される。デコーダ２５４は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、マンチェスター符号方式で符号化されたシリアル信号を復号してＳ／Ｐ変換部２５６に入力する。Ｓ／Ｐ変換部２５６は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部２５６で変換されたパラレル信号は、液晶部１０４に出力される。

一方、クロック再生部２５８は、外部から入力されるリファレンスクロックを参照し、内蔵するＰＬＬ部２６０を用いてシリアル信号用クロックからパラレル信号用クロックを再生する。クロック再生部２５８により再生されたパラレル信号用クロックは、デコーダ２５４、及びタイミング制御部２６２に入力される。タイミング制御部２６２は、クロック再生部２５８から入力されたパラレル信号用クロックに基づいて受信タイミングを制御する。また、タイミング制御部２６２に入力されたパラレル信号用クロック（Ｐ−ＣＬＫ）は、液晶部１０４に出力される。

このように、ベースバンドプロセッサ１１０からシリアライザ２０４に入力されたパラレル信号（Ｐ−ＤＡＴＡ）、及びパラレル信号用クロック（Ｐ−ＣＬＫ）は、シリアル信号に変換されてデシリアライザ２０８に伝送される。そして、入力されたシリアル信号は、デシリアライザ２０８により元のパラレル信号、及びパラレル信号用クロックに復元され、液晶部１０４に出力される。

（機能構成：信号読取装置４００）
次に、図６を参照しながら、信号読取装置４００の機能構成について簡単に説明する。図６は、信号読取装置４００の機能構成の一例を示す説明図である。

図６に示すように、信号読取装置４００は、主に、コイル４０２と、差動レシーバ４３２と、増幅器４３４と、デコーダ４３６と、Ｓ／Ｐ変換部４３８と、インターフェース４４０と、クロック再生部４４２と、ＰＬＬ部４４４と、タイミング制御部４４６とにより構成される。

上記の通り、信号読取装置４００には、携帯端末３００から電磁結合を利用してシリアル信号が伝送される。このシリアル信号は、コイル４０２を用いて差動レシーバ４３２により受信される。差動レシーバ４３２は、受信したシリアル信号を増幅器４３４に入力する。増幅器４３４は、電磁結合による信号伝送により低下したシリアル信号の信号レベルを増幅するために設けられる。増幅器４３４により増幅されたシリアル信号は、デコーダ４３６、及びクロック再生部４４２に入力される。

デコーダ４３６は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、マンチェスター符号方式で符号化されたシリアル信号を復号してＳ／Ｐ変換部４３８に入力する。Ｓ／Ｐ変換部４３８は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部４３８で変換されたパラレル信号は、インターフェース４４０に入力される。

一方、クロック再生部４４２は、外部から入力されるリファレンスクロックを参照し、内蔵するＰＬＬ部４４４を用いてシリアル信号用クロックからパラレル信号用クロックを再生する。クロック再生部４４２により再生されたパラレル信号用クロックは、デコーダ４３６、及びタイミング制御部４４６に入力される。タイミング制御部４４６は、クロック再生部４４２から入力されたパラレル信号用クロックに基づいて受信タイミングを制御する。また、タイミング制御部４４６に入力されたパラレル信号用クロック（Ｐ−ＣＬＫ）は、インターフェース４４０に入力される。

インターフェース４４０は、入力されたパラレル信号と、パラレル信号用クロックとを外部出力機器に適合する信号に変換して出力する。例えば、インターフェース４４０は、入力されたパラレル信号をアナログＲＧＢ信号やＤＶＩ信号（Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ ｓｉｇｎａｌ）に変換してカーナビゲーションシステム１０やテレビジョン受像機２０等に出力する。

以上、携帯端末３００、及び信号読取装置４００の機能構成について説明した。このような機能があることで、ユーザは、携帯端末３００を信号読取装置４００の上に載置するだけで簡単に映像等を外部表示装置に出力することが可能になる。そのため、携帯端末３００の映像等を大きな画面に出力することが可能になる。その結果、携帯端末３００を単なる個人用の通信装置等として利用する用途に加え、例えば、その携帯端末３００を多人数で利用するテレビ電話として機能させることが可能になる。

（応用例２：電源線を利用したデータ伝送方式）
上記の携帯端末３００は、符号化方式として直流成分を含まないマンチェスター符号方式を利用している。このように、直流成分を含まない符号化信号は、電源に重畳して伝送することが可能である。そこで、上記の携帯端末３００に対し、この電源線伝送方式を応用する技術について説明する。携帯端末５００は、この技術を用いた構成例である。

（機能構成）
まず、図７Ａを参照しながら、電源線を利用してデータ伝送することが可能な携帯端末５００の機能構成について説明する。図７Ａは、電源線を利用してデータ伝送することが可能な携帯端末５００の機能構成の一例を示す説明図である。但し、図７Ａは、シリアライザ２０４、及びデシリアライザ２０８の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。また、携帯端末５００が有する各構成要素のうち、既に述べた携帯端末３００と実質的に同一の機能構成を有する構成要素については同一の符号を付することにより詳細な説明を省略した。

（シリアライザ２０４）
図７Ａに示すように、シリアライザ２０４は、Ｐ／Ｓ変換部２３２と、エンコーダ２３４と、ＬＶＤＳドライバ２３６と、ＰＬＬ部２３８と、タイミング制御部２４０と、ドライバ３３２と、重畳部５３２とにより構成される。重畳部５３２は、信号重畳部の一例である。

図７Ａに示すように、シリアライザ２０４には、ベースバンドプロセッサ１１０から、パラレル信号（Ｐ−ＤＡＴＡ）と、パラレル信号用クロック（Ｐ−ＣＬＫ）とが入力される。シリアライザ２０４に入力されたパラレル信号は、Ｐ／Ｓ変換部２３２によりシリアル信号に変換される。Ｐ／Ｓ変換部２３２により変換されたシリアル信号は、エンコーダ２３４に入力される。エンコーダ２３４は、シリアル信号にヘッダ等を付加し、マンチェスター符号方式等の直流成分の無い（又は少ない）方式で符号化してＬＶＤＳドライバ２３６、及びドライバ３３２に入力する。

ＬＶＤＳドライバ２３６は、入力されたシリアル信号をＬＶＤＳにして重畳部５３２に入力する。重畳部５３２は、ＬＶＤＳドライバ２３６から入力された信号を電源ラインに重畳させてデシリアライザ２０８に伝送する。例えば、重畳部５３２は、信号をコンデンサで、電源をチョークコイルで結合させる。尚、電源ラインには、例えば、伝送線路として同軸ケーブルが用いられる。また、この電源ラインは、操作部１０８から表示部１０２に電源を供給するために設けられた線路である。一方、ドライバ３３２は、コイル３０２による電磁結合を利用して、入力されたシリアル信号を信号読取装置４００に伝送する。

ところで、シリアライザ２０４に入力されたパラレル信号用クロックは、ＰＬＬ部２３８に入力される。ＰＬＬ部２３８は、パラレル信号用クロックからシリアル信号用クロックを生成し、Ｐ／Ｓ変換部２３２、及びタイミング制御部２４０に入力する。タイミング制御部２４０は、入力されるシリアル信号用クロックに基づいてエンコーダ２３４によるシリアル信号の送信タイミングを制御する。

（デシリアライザ２０８）
図７Ａに示すように、デシリアライザ２０８は、主に、ＬＶＤＳレシーバ２５２と、デコーダ２５４と、Ｓ／Ｐ変換部２５６と、クロック再生部２５８と、ＰＬＬ部２６０と、タイミング制御部２６２と、分離部５５２とにより構成される。尚、分離部５５２は、信号分離部の一例である。

図７Ａに示すように、デシリアライザ２０８には、電源ライン（同軸ケーブル）を通じて電源とシリアル信号とが重畳された信号が伝送される。この重畳信号の周波数スペクトラムは、図７Ｂのようになる。図７Ｂに示すように、マンチェスター符号の周波数スペクトラムは、直流成分を持たないので、電源（ＤＣ）と一緒に伝送することが分かる。

再び図７Ａを参照する。上記の重畳信号は、分離部５５２によりシリアル信号と電源とに分離される。例えば、分離部５５２は、コンデンサで直流成分をカットしてシリアル信号を取り出し、チョークコイルで高周波成分をカットして電源を取り出す。分離部５５２により分離されたシリアル信号は、ＬＶＤＳレシーバ２５２により受信される。

ＬＶＤＳレシーバ２５２により受信されたシリアル信号は、デコーダ２５４、及びクロック再生部２５８に入力される。デコーダ２５４は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、マンチェスター符号方式等で符号化されたシリアル信号を復号してＳ／Ｐ変換部２５６に入力する。Ｓ／Ｐ変換部２５６は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部２５６で変換されたパラレル信号は、液晶部１０４に出力される。

一方、クロック再生部２５８は、外部から入力されるリファレンスクロックを参照し、内蔵するＰＬＬ部２６０を用いてシリアル信号用クロックからパラレル信号用クロックを再生する。クロック再生部２５８により再生されたパラレル信号用クロックは、デコーダ２５４、及びタイミング制御部２６２に入力される。タイミング制御部２６２は、クロック再生部２５８から入力されたパラレル信号用クロックに基づいて受信タイミングを制御する。また、タイミング制御部２６２に入力されたパラレル信号用クロック（Ｐ−ＣＬＫ）は、液晶部１０４に出力される。

このように、上記の携帯端末５００は、電源とシリアル信号（映像信号等）とを同軸ケーブル１本で伝送することができる。そのため、操作部１０８と表示部１０２との間を繋ぐ配線は１本だけとなり、表示部１０２の可動性が向上し、複雑な形状に携帯端末５００を変形させることが可能になる。その結果、携帯端末５００の用途が広がると共に、ユーザの利便性が向上する。

（課題の整理）
上記の通り、操作部１０８と表示部１０２との相対的な位置関係を自由に変化させるには、上記の携帯端末１００のようにパラレル伝送方式には不都合があった。そこで、上記の携帯端末２００のように、シリアライザ２０４、及びデシリアライザ２０８を設けることで、映像信号等のシリアル伝送を可能にし、表示部１０２の可動範囲を広げた。さらに、液晶部１０４に表示される文字や映像等の大きさが小さいことでユーザの利便性が低下してしまうという問題に対し、携帯端末３００のように電磁結合を利用して外部の大画面出力を可能にして、この問題を解決した。さらに、携帯端末３００で利用される符号化方式の特性を生かして、電源ラインに信号を重畳させて伝送する方式を用いて表示部１０２の可動性をさらに向上させた。

ところが、図３、図５、図６、図７Ａに示すように、携帯端末２００、３００、５００、及び信号読取装置４００において、受信したシリアル信号のクロックを再生するためにＰＬＬ部２６０、４４４（以下、ＰＬＬ）が用いられていた。このＰＬＬは、マンチェスター符号方式等により符号化された信号からクロックを抽出するために必要なものである。しかしながら、ＰＬＬ自体の電力消費量が少なくないため、ＰＬＬを設けることにより、その分だけ携帯端末２００、３００、５００、及び信号読取装置４００の消費電力が大きくなってしまう。こうした電力消費量の増大は、携帯電話等の端末装置にとって非常に大きな問題となる。こうした問題を背景に、デシリアライザ２０８、及び信号読取装置４００の側でＰＬＬを設けずに済むような技術が求められている。そこで、以下に示す実施形態においては、クロック再生にＰＬＬを利用せずに済む符号化技術を提案する。

＜実施形態＞
本発明の一実施形態について説明する。本実施形態は、直流成分を含まず、ＰＬＬを利用せずにクロックを再生することが可能な符号化方式に関するものである。そこで、当該符号化方式を説明する上で基本となるＡＭＩ（Ａｌｔｅｒｎａｔｅ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ）符号について簡単に説明した後、本実施形態に係る携帯端末６００の機能構成、及び符号化方式について説明する。

（ＡＭＩ符号の信号波形について）
まず、図８を参照しながら、ＡＭＩ符号の信号波形、及びその特徴について簡単に説明する。図８は、ＡＭＩ符号の信号波形の一例を示す説明図である。但し、以下の説明において、Ａは任意の正数であるとする。

ＡＭＩ符号は、データ０を電位０で表現し、データ１を電位Ａ又は−Ａで表現する符号である。但し、電位Ａと電位−Ａとは交互に繰り返される。つまり、電位Ａでデータ１が表現された後、次にデータ１が現れた場合、そのデータ１は電位−Ａで表現されるというものである。このように、極性反転を繰り返してデータが表現されるため、ＡＭＩ符号には直流成分が含まれない。尚、ＡＭＩ符号と同じ種類の特性を持つ符号としては、例えば、ＰＲ（１，−１）で表現されるパーシャル・レスポンス方式がある。このような極性反転を利用する伝送符号はバイポーラ符号と呼ばれる。また、ダイコード方式等も利用可能である。ここでは、デューティ１００％のＡＭＩ符号を例に挙げて説明する。

図８には、ビット間隔Ｔ１、Ｔ２、…、Ｔ１４のＡＭＩ符号が模式的に記載されている。図中において、データ１は、ビット間隔Ｔ２、Ｔ４、Ｔ５、Ｔ１０、Ｔ１１、Ｔ１４に現れている。ビット間隔Ｔ２において電位Ａである場合、ビット間隔Ｔ４では電位−Ａとなる。また、ビット間隔Ｔ５では電位Ａとなる。このように、データ１に対応する振幅は、プラスとマイナスとが交互に反転する。これが上記の極性反転である。

一方、データ０に関しては全て電位０で表現される。こうした表現によりＡＭＩ符号は直流成分を含まないが、図８のビット間隔Ｔ６、…、Ｔ９に見られるように電位０が連続することがある。このように電位０が連続すると、ＰＬＬを用いずに、この信号波形からクロック成分を取り出すことが難しいという問題がある。そこで、本実施形態は、ＡＭＩ符号（及びこれと同等の特性を有する符号）にクロック成分を含ませる技術を提案するものである。

［携帯端末６００の機能構成］
まず、図９を参照しながら、本実施形態に係る携帯端末６００の機能構成について説明する。図９は、本実施形態に係る携帯端末６００の機能構成の一例を示す説明図である。但し、図９は、シリアライザ２０４、及びデシリアライザ２０８の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。また、携帯端末６００が有する各構成要素のうち、既に述べた携帯端末３００と実質的に同一の機能構成を有する構成要素については同一の符号を付することにより詳細な説明を省略した。

（シリアライザ２０４）
図９に示すように、シリアライザ２０４は、Ｐ／Ｓ変換部２３２と、ＬＶＤＳドライバ２３６と、ＰＬＬ部２３８と、タイミング制御部２４０と、ドライバ３３２と、エンコーダ６３２とにより構成される。上記の携帯端末３００との主な相違点はエンコーダ６３２の機能にある。尚、このエンコーダ６３２は、符号化部、及び伝送部の一例である。

図９に示すように、シリアライザ２０４には、ベースバンドプロセッサ１１０から、パラレル信号（Ｐ−ＤＡＴＡ）と、パラレル信号用クロック（Ｐ−ＣＬＫ）とが入力される。シリアライザ２０４に入力されたパラレル信号は、Ｐ／Ｓ変換部２３２によりシリアル信号に変換される。Ｐ／Ｓ変換部２３２により変換されたシリアル信号は、エンコーダ６３２に入力される。エンコーダ６３２は、シリアル信号にヘッダ等を付加し、所定の符号化方式で符号化する。

ここで、図１０を参照しながら、エンコーダ６３２における符号化信号の生成方法について説明する。図１０は、本実施形態に係る符号化方式の一例を示す説明図である。尚、図１０には、ＡＭＩ符号をベースとする符号の生成方法が記載されているが、本実施形態はこれに限定されず、ＡＭＩ符号と同様の特性を有する符号に対しても適用される。例えば、バイポーラ符号やＰＲ（１，−１）符号等にも適用することができる。

図１０の（Ｃ）に示された信号が本実施形態に係る符号化方式で符号化された信号である。この信号は、データ１を複数の電位Ａ１（−１、−３、１、３）で表現し、データ０を電位Ａ１とは異なる複数の電位Ａ２（−２、２）で表現したものである。但し、この信号は、極性反転するように構成されており、さらに、連続して同じ電位とならないように構成されている。例えば、ビット間隔Ｔ６、…、Ｔ９においてデータ０が続く区間を参照すると、電位が−２、２、−２、２となっている。このような符号を利用することで、同じデータ値が連続して現れても、立ち上がり、立ち下がりの両エッジを検出してクロック成分を再生することが可能になる。

さて、エンコーダ６３２は、上記のような符号を生成するため、加算器ＡＤＤを備えている。この加算器ＡＤＤは、クロック加算部の一例である。図１０に示すように、エンコーダ６３２は、例えば、入力されたシリアル信号をＡＭＩ符号（Ａ）に符号化して加算器ＡＤＤに入力する。さらに、エンコーダ６３２は、ＡＭＩ符号の伝送速度Ｆｂの半分の周波数（２／Ｆｂ）を持つクロック（Ｂ）を生成して加算器ＡＤＤに入力する。但し、クロックの振幅は、ＡＭＩ符号のＮ倍（Ｎ＞１；図１０の例ではＮ＝２）とする。そして、エンコーダ６３２は、加算器ＡＤＤによりＡＭＩ符号とクロックとを加算して符号（Ｃ）を生成する。このとき、ＡＭＩ符号とクロックとは同期され、エッジを揃えて加算される。

再び図９を参照する。エンコーダ６３２により符号化されたシリアル信号は、ＬＶＤＳドライバ２３６、及びドライバ３３２に入力される。ＬＶＤＳドライバ２３６は、入力されたシリアル信号をＬＶＤＳによる差動伝送方式でデシリアライザ２０８に伝送する。一方、ドライバ３３２は、コイル３０２による電磁結合を利用して、入力されたシリアル信号を信号読取装置４００に伝送する。

一方、シリアライザ２０４に入力されたパラレル信号用クロックは、ＰＬＬ部２３８に入力される。ＰＬＬ部２３８は、パラレル信号用クロックからシリアル信号用クロックを生成し、Ｐ／Ｓ変換部２３２、及びタイミング制御部２４０に入力する。タイミング制御部２４０は、入力されるシリアル信号用クロックに基づいてエンコーダ６３２によるシリアル信号の送信タイミングを制御する。

（デシリアライザ２０８）
図９に示すように、デシリアライザ２０８は、主に、ＬＶＤＳレシーバ２５２と、Ｓ／Ｐ変換部２５６と、ＰＬＬ部２６０と、タイミング制御部２６２と、クロック検出部６５２と、デコーダ６５４とにより構成される。上記の携帯端末３００との主な相違点は、ＰＬＬを持たないクロック検出部６５２が含まれている点である。尚、デコーダ６５４は、ビット値識別部の一例である。

図９に示すように、デシリアライザ２０８には、ＬＶＤＳによる差動伝送方式でシリアライザ２０４からシリアル信号が伝送される。このシリアル信号は、ＬＶＤＳレシーバ２５２により受信される。ＬＶＤＳレシーバ２５２により受信されたシリアル信号は、デコーダ６５４、及びクロック再生部２５８に入力される。デコーダ６５４は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、エンコーダ６３２が用いた符号化方式に従って符号化されたシリアル信号を復号する。

ここで、図１０を参照しながら、デコーダ６５４による復号方法について説明する。上記の通り、シリアル信号は、エンコーダ６３２により、図１０の（Ｃ）に示す形式に符号化されている。そこで、デコーダ６５４は、この信号の振幅がＡ１であるか、Ａ２であるかを判定することで、元のシリアル信号を復号することができる。

データ１に対応する振幅Ａ１（−１、−３、１、３）と、データ０に対応する振幅Ａ２（−２、２）とを判定するためには、図１０の（Ｃ）に示す４つの閾値（Ｌ１、Ｌ２、Ｌ３、Ｌ４）が用いられる。もちろん、絶対値回路を利用してマイナス側又はプラス側に折り返した値を判定するのであれば、２つの閾値により判定することができる。そこで、デコーダ６５４は、入力された信号の振幅と上記の４つの閾値とを比較して振幅がＡ１であるか、或いは、Ａ２であるかを判定して元のシリアル信号を復号する。

再び図９を参照する。デコーダ６５４により復号されたシリアル信号はＳ／Ｐ変換部２５６に入力される。Ｓ／Ｐ変換部２５６は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部２５６で変換されたパラレル信号は、液晶部１０４に出力される。

一方、クロック検出部６５２は、外部から入力されるリファレンスクロックを参照し、入力された信号からクロック成分を検出する。既に述べた通り、図１０の（Ｃ）に示された符号を用いることで、クロック成分は、振幅と閾値Ｌ０（電位０）とを比較して振幅の極性を判定し、極性反転の周期に基づいてクロック成分を検出することができる。従って、クロック検出部６５２は、信号のクロック成分を検出する際にＰＬＬを用いないで済む。その結果、デシリアライザ２０８の消費電力を低減させることが可能になる。

再び図９を参照する。クロック検出部６５２により検出されたクロックは、デコーダ６５４、及びタイミング制御部２６２に入力される。タイミング制御部２６２は、クロック検出部６５２から入力されたクロックに基づいて受信タイミングを制御する。また、タイミング制御部２６２に入力されたクロック（Ｐ−ＣＬＫ）は液晶部１０４に出力される。

このように、直流成分を含まず（図１１を参照）、極性反転周期からクロック成分を再生することが可能な本実施形態に係る符号を利用することで、クロックの検出にＰＬＬを用いずに済み、携帯端末の消費電力を大きく低減させることが可能になる。尚、本実施形態に係る符号の周波数スペクトラムは、例えば、図１１に示すような形状になる。エンコーダ６３２の加算器ＡＤＤで加算されたクロックの周波数Ｆｂ／２に線スペクトルが現れ、それに加えてＡＭＩ符号のブロードな周波数スペクトラムが現れている。尚、この周波数スペクトラムには、周波数Ｆｂ、２Ｆｂ、３Ｆｂ、…にヌル点が存在する。

さて、この技術は、上記の携帯端末２００、３００、５００、及び信号読取装置４００に対して適用可能である。つまり、電力線伝送方式や電磁結合による信号伝送方式に対応した電子機器に対しても適用可能である。こうした機器に対して本実施形態の技術を適用すると、各機器に搭載されたデシリアライザ２０８からＰＬＬを省略できるようになる。従って、上記の携帯端末２００、３００、５００、及び信号読取装置４００の構成要素の一部を本実施形態に係る携帯端末６００に組み合わせた構成も、本実施形態の技術的範囲に属することは言うまでもない。

［ハードウェア構成（情報処理装置）］
上記端末が有する各構成要素の機能は、例えば、図１２に示すハードウェア構成を有する情報処理装置により、上記の機能を実現するためのコンピュータプログラムを用いて実現することが可能である。図１２は、上記装置の各構成要素が有する機能を実現することが可能な情報処理装置のハードウェア構成を示す説明図である。この情報処理装置の形態は任意であり、例えば、パーソナルコンピュータ、携帯電話、ＰＨＳ（Ｐｅｒｓｏｎａｌ Ｈａｎｄｙ−ｐｈｏｎｅ Ｓｙｓｔｅｍ）、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等の携帯情報端末、ゲーム機、又は各種の情報家電等の形態がこれに含まれる。

図１２に示すように、前記の情報処理装置は、主に、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）９０２と、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）９０４と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）９０６と、ホストバス９０８と、ブリッジ９１０と、外部バス９１２と、インターフェース９１４と、入力部９１６と、出力部９１８と、記憶部９２０と、ドライブ９２２と、接続ポート９２４と、通信部９２６とにより構成される。

ＣＰＵ９０２は、例えば、演算処理装置又は制御装置として機能し、ＲＯＭ９０４、ＲＡＭ９０６、記憶部９２０、又はリムーバブル記録媒体９２８に記録された各種プログラムに基づいて各構成要素の動作全般又はその一部を制御する。ＲＯＭ９０４は、例えば、ＣＰＵ９０２に読み込まれるプログラムや演算に用いるデータ等を格納する。ＲＡＭ９０６は、例えば、ＣＰＵ９０２に読み込まれるプログラムや、そのプログラムを実行する際に適宜変化する各種パラメータ等を一時的又は永続的に格納する。これらの構成要素は、例えば、高速なデータ伝送が可能なホストバス９０８によって相互に接続されている。また、ホストバス９０８は、例えば、ブリッジ９１０を介して比較的データ伝送速度が低速な外部バス９１２に接続されている。

入力部９１６は、例えば、マウス、キーボード、タッチパネル、ボタン、スイッチ、及びレバー等の操作手段である。また、入力部９１６は、赤外線やその他の電波を利用して制御信号を送信することが可能なリモートコントロール手段（所謂、リモコン）であってもよい。なお、入力部９１６は、上記の操作手段を用いて入力された情報を入力信号としてＣＰＵ９０２に伝送するための入力制御回路等により構成されている。

出力部９１８は、例えば、ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、ＰＤＰ（Ｐｌａｓｍａ ＤｉｓｐｌａｙＰａｎｅｌ）、又はＥＬＤ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｉｓｐｌａｙ）等のディスプレイ装置、スピーカ、ヘッドホン等のオーディオ出力装置、プリンタ、携帯電話、又はファクシミリ等、取得した情報を利用者に対して視覚的又は聴覚的に通知することが可能な装置である。

記憶部９２０は、各種のデータを格納するための装置であり、例えば、ハードディスクドライブ（ＨＤＤ；Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス、又は光磁気記憶デバイス等により構成される。

ドライブ９２２は、例えば、磁気ディスク、光ディスク、光磁気ディスク、又は半導体メモリ等のリムーバブル記録媒体９２８に記録された情報を読み出し、又はリムーバブル記録媒体９２８に情報を書き込む装置である。リムーバブル記録媒体９２８は、例えば、ＤＶＤメディア、Ｂｌｕ−ｒａｙメディア、ＨＤ−ＤＶＤメディア、コンパクトフラッシュ（登録商標）（ＣＦ；ＣｏｍｐａｃｔＦｌａｓｈ）、メモリースティック、又はＳＤメモリカード（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ ｍｅｍｏｒｙ ｃａｒｄ）等である。もちろん、リムーバブル記録媒体９２８は、例えば、非接触型ＩＣチップを搭載したＩＣカード（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｃａｒｄ）又は電子機器であってもよい。

接続ポート９２４は、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）ポート、ＩＥＥＥ１３９４ポート、ＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）、ＲＳ−２３２Ｃポート、又は光オーディオ端子等のような外部接続機器９３０を接続するためのポートである。外部接続機器９３０は、例えば、プリンタ、携帯音楽プレーヤ、デジタルカメラ、デジタルビデオカメラ、又はＩＣレコーダ等である。

通信部９２６は、ネットワーク９３２に接続するための通信デバイスであり、例えば、有線又は無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、又はＷＵＳＢ（Ｗｉｒｅｌｅｓｓ ＵＳＢ）用の通信カード、光通信用のルータ、ＡＤＳＬ（Ａｓｙｍｍｅｔｒｉｃ Ｄｉｇｉｔａｌ Ｓｕｂｓｃｒｉｂｅｒ Ｌｉｎｅ）用のルータ、又は各種通信用のモデム等である。また、通信部９２６に接続されるネットワーク９３２は、有線又は無線により接続されたネットワークにより構成され、例えば、インターネット、家庭内ＬＡＮ、赤外線通信、可視光通信、放送、又は衛星通信等である。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

例えば、上記の実施形態においては、加算器ＡＤＤに入力される符号として、ＡＭＩ符号を例に挙げて説明したが、本発明の技術はこれに限定されない。既に述べたように、各種のバイポーラ符号やパーシャル・レスポンス方式のＰＲ（１，−１）符号等が利用される。このように、極性反転を利用した符号形式が好適に用いられるが、そもそも、こうした符号をビットシフト等により生成することも考えられる。このように、符号の生成方法に関しては、いくつかの変形例が想定されうる。

携帯端末の一構成例を示す説明図である。 携帯端末の一構成例を示す説明図である。 シリアル伝送に係る携帯端末の機能構成例を示す説明図である。 携帯端末の一構成例を示す説明図である。 携帯端末と信号読取装置との接触状態を示す説明図である。 シリアル伝送に係る携帯端末の機能構成例を示す説明図である。 シリアル伝送に係る信号読取装置の機能構成例を示す説明図である。 シリアル伝送に係る携帯端末の機能構成例を示す説明図である。 マンチェスター符号の周波数スペクトラムの一例を示す説明図である。 ＡＭＩ符号の信号波形の一例を示す説明図である。 本発明の一実施形態に係る携帯端末の機能構成例を示す説明図である。 同実施形態に係る信号生成方法を示す説明図である。 同実施形態に係る信号の周波数スペクトラムの一例を示す説明図である。 携帯端末等の情報処理装置のハードウェア構成例を示す説明図である。

符号の説明

１００、２００、３００、５００、６００ 携帯端末
１０２ 表示部
１０４ 液晶部
１０６ 接続部
１０８ 操作部
１１０ ベースバンドプロセッサ
１１２、２０２、２１０ パラレル信号線路
２０４ シリアライザ
２０６ シリアル信号線路
２０８ デシリアライザ
２３２ Ｐ／Ｓ変換部
２３４、６３２ エンコーダ
２３６ ＬＶＤＳドライバ
２３８、２６０、４４４ ＰＬＬ部
２４０ タイミング制御部
２５２ ＬＶＤＳレシーバ
２５４、４３６、６５４ デコーダ
２５６、４３８ Ｓ／Ｐ変換部
２５８、４４２ クロック再生部
２６２、４４６ タイミング制御部
３３２ ドライバ
３０２、４０２ コイル
４００ 信号読取装置
４３２ 差動レシーバ
４３４ 増幅器
４４０ インターフェース
５３２ 重畳部
５５２ 分離部
６５２ クロック検出部
ＡＤＤ 加算器

Claims (8)

1. 互いに異なる第１及び第２のビット値を含む入力データに対し、前記第１のビット値を複数の第１の振幅値で表現し、前記第２のビット値を前記第１の振幅値とは異なる第２の振幅値で表現し、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化する符号化部と、
   所定の伝送線路を通じて前記符号化部により符号化された信号を伝送する伝送部と、
   を備える、情報処理装置。
2. 前記符号化部は、
   前記第１のビット値が振幅値０で表現され、かつ、前記第２のビット値が振幅値Ａ及び−Ａ（Ａは任意の実数）の繰り返しで表現される伝送速度Ｆｂの符号化信号Ｘに前記入力データを符号化するデータ符号化部と、
   前記データ符号化部により符号化された符号化信号Ｘに対し、振幅値ｎ＊Ａ（ｎ＞１）及び周波数Ｆｂ／２を有するクロック信号を加算するクロック加算部と、
   を含む、請求項１に記載の情報処理装置。
3. 前記符号Ｘは、バイポーラ符号である、請求項２に記載の情報処理装置。
4. 前記符号Ｘは、デューティ１００％のＡＭＩ（Ａｌｔｅｒｎａｔｅ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ）符号である、請求項３に記載の情報処理装置。
5. 前記符号Ｘは、パーシャル・レスポンス方式の符号ＰＲ（１，−１）である、請求項３に記載の情報処理装置。
6. 前記所定の伝送線路を通じて伝送された符号化信号の振幅値が前記第１の振幅値であるか、又は前記第２の振幅値であるかを判定し、当該判定結果に応じて前記第１のビット値又は前記第２のビット値を識別するビット値識別部と、
   前記符号化信号の振幅値が有する極性の反転周期を検出し、当該反転周期に基づいて符号化信号のクロックを検出するクロック検出部と、
   をさらに備える、請求項１又は２に記載の情報処理装置。
7. 前記符号化部から出力された前記符号化信号を電源に重畳して重畳信号を生成して電源線に流す信号重畳部と、
   前記電源線から取得した前記重畳信号を前記符号化信号と前記電源とに分離し、当該符号化信号を前記ビット値識別部、及び前記クロック検出部に入力する信号分離部と、
   をさらに備え、
   前記電源線を前記所定の伝送線路として利用する、請求項６に記載の情報処理装置。
8. 互いに異なる第１及び第２のビット値を含む入力データに対し、前記第１のビット値が複数の第１の振幅値で表現され、前記第２のビット値が前記第１の振幅値とは異なる第２の振幅値で表現され、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化されて符号化信号が生成される符号化ステップと、
   所定の伝送線路を通じて伝送された前記符号化信号の振幅値が前記第１の振幅値であるか、又は前記第２の振幅値であるかが判定されるビット値判定ステップと、
   前記判定ステップにおける判定結果に応じて前記第１のビット値又は前記第２のビット値が識別されるビット値識別ステップと、
   前記符号化信号の振幅値が有する極性の反転周期が検出される極性検出ステップと、
   前記極性検出ステップで検出された反転周期に基づいて符号化信号のクロックが検出されるクロック検出ステップと、
   を含む、信号伝送方法。

Images