JPH0795156A - 光入力断検出回路 - Google Patents
光入力断検出回路Info
- Publication number
- JPH0795156A JPH0795156A JP5233102A JP23310293A JPH0795156A JP H0795156 A JPH0795156 A JP H0795156A JP 5233102 A JP5233102 A JP 5233102A JP 23310293 A JP23310293 A JP 23310293A JP H0795156 A JPH0795156 A JP H0795156A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- optical
- clock
- detection
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/693—Arrangements for optimizing the preamplifier in the receiver
- H04B10/6931—Automatic gain control of the preamplifier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/691—Arrangements for optimizing the photodetector in the receiver
- H04B10/6911—Photodiode bias control, e.g. for compensating temperature variations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Quality & Reliability (AREA)
- Optical Communication System (AREA)
- Dc Digital Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 光信号伝送システムに於ける光信号の入力断
を検出する光入力断検出回路に関し、簡単な構成により
光入力断を迅速に検出する。 【構成】 光信号を電気信号に変換する光電変換部１
と、電気信号からクロック信号を抽出してデータを再生
するクロック信号及びデータの再生部２と、設定レベル
以下に電気信号レベルが低下したことを検出して入力断
アラーム信号を出力するレベル検出部３とを有する光受
信回路４と、この光受信回路４からのクロック信号とデ
ータとを基に、そのデータの“０”が所定数以上連続し
たことを検出する０連検出部５と、光受信回路４からの
クロック信号の断を検出するクロック断検出部６と、レ
ベル検出部３からの入力断アラーム信号と、０連検出部
５からの検出信号と、クロック断検出部６からの検出信
号とを加えて、光入力断検出信号を出力するオア回路７
とを備えている。
を検出する光入力断検出回路に関し、簡単な構成により
光入力断を迅速に検出する。 【構成】 光信号を電気信号に変換する光電変換部１
と、電気信号からクロック信号を抽出してデータを再生
するクロック信号及びデータの再生部２と、設定レベル
以下に電気信号レベルが低下したことを検出して入力断
アラーム信号を出力するレベル検出部３とを有する光受
信回路４と、この光受信回路４からのクロック信号とデ
ータとを基に、そのデータの“０”が所定数以上連続し
たことを検出する０連検出部５と、光受信回路４からの
クロック信号の断を検出するクロック断検出部６と、レ
ベル検出部３からの入力断アラーム信号と、０連検出部
５からの検出信号と、クロック断検出部６からの検出信
号とを加えて、光入力断検出信号を出力するオア回路７
とを備えている。
Description
【０００１】
【産業上の利用分野】本発明は、光信号伝送システムに
於ける光信号の断を迅速に検出できる光入力断検出回路
に関する。光信号伝送システムに於ける受信側は、光伝
送路を介して加えられた光信号を電気信号に変換し、そ
の電気信号からクロック信号を抽出し、そのクロック信
号を用いてデータを再生するものである。このような光
信号伝送システムの信頼性を向上する為に、現用予備切
替方式を適用することができる。その場合に、光信号の
入力断を迅速に検出して現用予備切替えを行うことが必
要となる。
於ける光信号の断を迅速に検出できる光入力断検出回路
に関する。光信号伝送システムに於ける受信側は、光伝
送路を介して加えられた光信号を電気信号に変換し、そ
の電気信号からクロック信号を抽出し、そのクロック信
号を用いてデータを再生するものである。このような光
信号伝送システムの信頼性を向上する為に、現用予備切
替方式を適用することができる。その場合に、光信号の
入力断を迅速に検出して現用予備切替えを行うことが必
要となる。
【０００２】
【従来の技術】図５は従来例の説明図であり、４１は光
受信回路、４２は０連検出部、４４はオア回路、４５は
アバランシェフォトダイオード（ＡＰＤ）等のフォトダ
イオード、４６はバイアス制御部、４７は利得制御部、
４８は等化増幅部、４９は判別部、５０はタイミング抽
出部、５１はレベル検出部、５２は光伝送路を構成する
光ファイバを示す。
受信回路、４２は０連検出部、４４はオア回路、４５は
アバランシェフォトダイオード（ＡＰＤ）等のフォトダ
イオード、４６はバイアス制御部、４７は利得制御部、
４８は等化増幅部、４９は判別部、５０はタイミング抽
出部、５１はレベル検出部、５２は光伝送路を構成する
光ファイバを示す。
【０００３】光送信側から光ファイバ５２を介して伝送
された光信号は、フォトダイオード４５に入射されて電
気信号に変換される。その電気信号は等化増幅部４８に
より等化増幅され、等化増幅出力信号は、判別部４９と
タイミング抽出部５０と利得制御部４７とに加えられ
る。利得制御部４７は、等化増幅出力信号のレベルが所
定値となるように、等化増幅部４８の利得を制御し、且
つバイアス制御部４６を制御するものである。このバイ
アス制御部４６によりフォトダイオード４５のバイアス
が制御され、変換利得が制御される。従って、利得制御
部４７を含む構成により、自動利得制御（ＡＧＣ）の機
能が実現されている。
された光信号は、フォトダイオード４５に入射されて電
気信号に変換される。その電気信号は等化増幅部４８に
より等化増幅され、等化増幅出力信号は、判別部４９と
タイミング抽出部５０と利得制御部４７とに加えられ
る。利得制御部４７は、等化増幅出力信号のレベルが所
定値となるように、等化増幅部４８の利得を制御し、且
つバイアス制御部４６を制御するものである。このバイ
アス制御部４６によりフォトダイオード４５のバイアス
が制御され、変換利得が制御される。従って、利得制御
部４７を含む構成により、自動利得制御（ＡＧＣ）の機
能が実現されている。
【０００４】又タイミング抽出部５０は、例えば、クロ
ック信号周波数を中心周波数としたバンドパスフィルタ
と、共振回路と、増幅器と、リミッタ等から構成される
場合が一般的である。そして、バンドパスフィルタによ
って等化増幅出力信号に含まれているクロック信号成分
を抽出し、共振回路によってクロック信号の周波数に共
振させ、増幅器により所定レベルに増幅し、リミッタに
より一定振幅の矩形波のクロック信号を形成する。この
抽出したクロック信号成分を、判別部４９に対してはデ
ータの判別タイミング信号として加え、後段の回路（図
示せず）にはクロック信号ＣＬＫとして加えることにな
る。
ック信号周波数を中心周波数としたバンドパスフィルタ
と、共振回路と、増幅器と、リミッタ等から構成される
場合が一般的である。そして、バンドパスフィルタによ
って等化増幅出力信号に含まれているクロック信号成分
を抽出し、共振回路によってクロック信号の周波数に共
振させ、増幅器により所定レベルに増幅し、リミッタに
より一定振幅の矩形波のクロック信号を形成する。この
抽出したクロック信号成分を、判別部４９に対してはデ
ータの判別タイミング信号として加え、後段の回路（図
示せず）にはクロック信号ＣＬＫとして加えることにな
る。
【０００５】又判別部４９は、等化増幅出力信号の
“０”，“１”を判別タイミング信号によって判別して
データＲＤを再生する。このデータＲＤとクロック信号
ＣＬＫとを後段の回路に送出する。又レベル検出部５１
は、等化増幅出力信号或いはタイミング抽出部５０に於
いて抽出したクロック信号成分等のレベルと、基準レベ
ルＶｒとを比較し、基準レベルＶｒ以下に低下した時
に、入力断アラーム信号をオア回路４４に加える。
“０”，“１”を判別タイミング信号によって判別して
データＲＤを再生する。このデータＲＤとクロック信号
ＣＬＫとを後段の回路に送出する。又レベル検出部５１
は、等化増幅出力信号或いはタイミング抽出部５０に於
いて抽出したクロック信号成分等のレベルと、基準レベ
ルＶｒとを比較し、基準レベルＶｒ以下に低下した時
に、入力断アラーム信号をオア回路４４に加える。
【０００６】又送信データは、“０”が所定数以上連続
しないように符号化されているものであり、従って、
“０”が所定数以上連続した場合は、何らかの異常であ
る。そこで、０連検出部４２は、データＲＤとクロック
信号ＣＬＫとを基に、データＲＤの“０”が所定数以上
連続したか否かを判定し、所定数以上連続した場合は、
検出信号をオア回路４４に加える。この０連検出信号又
は入力断アラーム信号がオア回路４４に加えられると、
光入力断検出信号ＡＲが送出され、例えば、現用予備切
替えが行われる。
しないように符号化されているものであり、従って、
“０”が所定数以上連続した場合は、何らかの異常であ
る。そこで、０連検出部４２は、データＲＤとクロック
信号ＣＬＫとを基に、データＲＤの“０”が所定数以上
連続したか否かを判定し、所定数以上連続した場合は、
検出信号をオア回路４４に加える。この０連検出信号又
は入力断アラーム信号がオア回路４４に加えられると、
光入力断検出信号ＡＲが送出され、例えば、現用予備切
替えが行われる。
【０００７】
【発明が解決しようとする問題点】光入力断検出により
例えば現用予備切替えを迅速に行って光通信の中断時間
を短縮することが必要である。しかし、従来例のレベル
検出部５１は、基準レベルＶｒ以下に抽出クロック信号
成分や等化増幅出力信号のレベルが低下した時に、入力
断アラーム信号を出力することになり、利得制御部４７
等によるＡＧＣ機能やノイズ入力等によって、実際に光
入力断となってから入力断アラーム信号が出力されるま
でに、数１００μｓから数ｍｓの時間を要するものであ
った。
例えば現用予備切替えを迅速に行って光通信の中断時間
を短縮することが必要である。しかし、従来例のレベル
検出部５１は、基準レベルＶｒ以下に抽出クロック信号
成分や等化増幅出力信号のレベルが低下した時に、入力
断アラーム信号を出力することになり、利得制御部４７
等によるＡＧＣ機能やノイズ入力等によって、実際に光
入力断となってから入力断アラーム信号が出力されるま
でに、数１００μｓから数ｍｓの時間を要するものであ
った。
【０００８】又０連検出部４２は、予め設定した“０”
の連続数の時間経過によって光入力断検出が可能である
が、“０”の所定数以上の連続を検出する為には、クロ
ック信号ＣＬＫが必要である。しかし、光入力断によっ
てこのクロック信号ＣＬＫを出力できない状態の場合も
ある。その場合には、前述のレベル検出部５１による入
力断アラーム信号が出力されるまで、光入力断を検出す
ることができないことになる。
の連続数の時間経過によって光入力断検出が可能である
が、“０”の所定数以上の連続を検出する為には、クロ
ック信号ＣＬＫが必要である。しかし、光入力断によっ
てこのクロック信号ＣＬＫを出力できない状態の場合も
ある。その場合には、前述のレベル検出部５１による入
力断アラーム信号が出力されるまで、光入力断を検出す
ることができないことになる。
【０００９】図６は光入力断時の説明図であり、
（Ａ），（Ｃ），（Ｅ）はデータ、（Ｂ），（Ｄ），
（Ｆ）はクロック信号の概要を示す。例えば、（Ａ），
（Ｂ）に示すように、時刻Ｔ1 に於いてデータの判別が
不可能となり、タイミング抽出部５０に於いては、共振
回路等によりクロック信号ＣＬＫが継続して出力できる
場合、その継続した時間Ｔａが、０連検出部４２に於け
る所定数以上の“０”連続検出に要する時間以上であれ
ば、０連検出部４２からの検出信号により、オア回路４
４から光入力断検出信号ＡＲを出力することができる。
（Ａ），（Ｃ），（Ｅ）はデータ、（Ｂ），（Ｄ），
（Ｆ）はクロック信号の概要を示す。例えば、（Ａ），
（Ｂ）に示すように、時刻Ｔ1 に於いてデータの判別が
不可能となり、タイミング抽出部５０に於いては、共振
回路等によりクロック信号ＣＬＫが継続して出力できる
場合、その継続した時間Ｔａが、０連検出部４２に於け
る所定数以上の“０”連続検出に要する時間以上であれ
ば、０連検出部４２からの検出信号により、オア回路４
４から光入力断検出信号ＡＲを出力することができる。
【００１０】しかし、（Ｃ），（Ｄ）に示すように、時
刻Ｔ1 に於いてデータの判別が不可能となり、タイミン
グ抽出部５０からのクロック信号ＣＬＫが時間Ｔｂのみ
継続して出力されるが、この時間Ｔｂ内では、０連検出
部４２に於ける所定数以上の“０”連続検出ができない
場合、前述のように、レベル検出部５１から入力断アラ
ーム信号が出力されるまで、光入力断検出信号ＡＲを得
ることができない。
刻Ｔ1 に於いてデータの判別が不可能となり、タイミン
グ抽出部５０からのクロック信号ＣＬＫが時間Ｔｂのみ
継続して出力されるが、この時間Ｔｂ内では、０連検出
部４２に於ける所定数以上の“０”連続検出ができない
場合、前述のように、レベル検出部５１から入力断アラ
ーム信号が出力されるまで、光入力断検出信号ＡＲを得
ることができない。
【００１１】又（Ｅ），（Ｆ）に示すように、タイミン
グ抽出部５０からクロック信号ＣＬＫを出力できない状
態となった後、例えば、時間Ｔｃの間はデータの判別が
可能の状態であっても、時間Ｔｃの間の“０”連続を検
出できないので、前述の場合と同様に、レベル検出部５
１から入力断アラーム信号が出力されるまで、光入力断
検出信号ＡＲを得ることができないことになる。即ち、
迅速に光入力断検出ができない欠点があった。本発明
は、簡単な構成によって迅速に光入力断検出を行わせる
ことを目的とする。
グ抽出部５０からクロック信号ＣＬＫを出力できない状
態となった後、例えば、時間Ｔｃの間はデータの判別が
可能の状態であっても、時間Ｔｃの間の“０”連続を検
出できないので、前述の場合と同様に、レベル検出部５
１から入力断アラーム信号が出力されるまで、光入力断
検出信号ＡＲを得ることができないことになる。即ち、
迅速に光入力断検出ができない欠点があった。本発明
は、簡単な構成によって迅速に光入力断検出を行わせる
ことを目的とする。
【００１２】
【課題を解決するための手段】本発明の光入力断検出回
路は、図１を参照して説明すると、光信号を電気信号に
変換するアバランシェフォトダイオード等の光電変換部
１と、電気信号からクロック信号を抽出してデータを再
生するクロック信号及びデータの再生部２と、設定レベ
ル以下に低下したことを検出して入力断アラーム信号を
出力するレベル検出部３とを有する光受信回路４と、こ
の光受信回路４からのクロック信号とデータとを基に、
データの“０”が所定数以上連続したことを検出する０
連検出部５と、光受信回路４からのクロック信号の断を
検出するクロック断検出部６と、光受信回路４のレベル
検出部３からの入力断アラーム信号と、０連検出部５か
らの検出信号と、クロック断検出部６からの検出信号と
を加えて、光入力断検出信号とするオア回路７とを備え
ている。
路は、図１を参照して説明すると、光信号を電気信号に
変換するアバランシェフォトダイオード等の光電変換部
１と、電気信号からクロック信号を抽出してデータを再
生するクロック信号及びデータの再生部２と、設定レベ
ル以下に低下したことを検出して入力断アラーム信号を
出力するレベル検出部３とを有する光受信回路４と、こ
の光受信回路４からのクロック信号とデータとを基に、
データの“０”が所定数以上連続したことを検出する０
連検出部５と、光受信回路４からのクロック信号の断を
検出するクロック断検出部６と、光受信回路４のレベル
検出部３からの入力断アラーム信号と、０連検出部５か
らの検出信号と、クロック断検出部６からの検出信号と
を加えて、光入力断検出信号とするオア回路７とを備え
ている。
【００１３】又クロック断検出部６は、光受信回路４か
らのクロック信号をクロック端子に、“１”をデータ端
子にそれぞれ加えて、所定周期のリセット信号をリセッ
ト端子に加える第１のフリップフロップと、この第１の
フリップフロップのリセット出力信号をデータ端子に、
前記リセット信号をクロック端子にそれぞれ加えて、セ
ット出力端子から光入力断検出信号を出力する第２のフ
リップフロップとを備えている。
らのクロック信号をクロック端子に、“１”をデータ端
子にそれぞれ加えて、所定周期のリセット信号をリセッ
ト端子に加える第１のフリップフロップと、この第１の
フリップフロップのリセット出力信号をデータ端子に、
前記リセット信号をクロック端子にそれぞれ加えて、セ
ット出力端子から光入力断検出信号を出力する第２のフ
リップフロップとを備えている。
【００１４】
【作用】光受信回路４は、従来例と同様に動作するもの
であり、光電変換部１により光信号を電気信号に変換
し、再生部２に於いてクロック信号を抽出し、そのクロ
ック信号を基にデータを再生する。又レベル検出部３
は、再生部２に於ける等化増幅出力信号や抽出クロック
信号成分等のレベルが設定レベル以下に低下したか否か
を検出し、低下した場合に入力断アラーム信号を出力す
る。又０連検出部５も従来例と同様に、クロック信号に
よってデータの所定数以上の“０”連続を検出するもの
である。又クロック断検出部６は、再生部２からのクロ
ック信号の停止を検出するものである。そして、光入力
断の場合に、クロック信号が継続して出力される状態で
あれば、０連検出部５により光入力断を検出することが
でき、又クロック信号が先に断となると、クロック断検
出部６により光入力断を検出することができる。従っ
て、光入力断時に、オア回路７から迅速に光入力断検出
信号を出力することができる。
であり、光電変換部１により光信号を電気信号に変換
し、再生部２に於いてクロック信号を抽出し、そのクロ
ック信号を基にデータを再生する。又レベル検出部３
は、再生部２に於ける等化増幅出力信号や抽出クロック
信号成分等のレベルが設定レベル以下に低下したか否か
を検出し、低下した場合に入力断アラーム信号を出力す
る。又０連検出部５も従来例と同様に、クロック信号に
よってデータの所定数以上の“０”連続を検出するもの
である。又クロック断検出部６は、再生部２からのクロ
ック信号の停止を検出するものである。そして、光入力
断の場合に、クロック信号が継続して出力される状態で
あれば、０連検出部５により光入力断を検出することが
でき、又クロック信号が先に断となると、クロック断検
出部６により光入力断を検出することができる。従っ
て、光入力断時に、オア回路７から迅速に光入力断検出
信号を出力することができる。
【００１５】
【実施例】図２は本発明の実施例の説明図であり、１１
は光受信回路、１２は０連検出部、１３はクロック断検
出部、１４はオア回路、１５はアバランシェフォトダイ
オード（ＡＰＤ）等のフォトダイオード、１６はバイア
ス制御部、１７は利得制御部、１８は等化増幅部、１９
は判別部、２０はタイミング抽出部、２１はレベル検出
部、２２は光伝送路を構成する光ファイバを示す。
は光受信回路、１２は０連検出部、１３はクロック断検
出部、１４はオア回路、１５はアバランシェフォトダイ
オード（ＡＰＤ）等のフォトダイオード、１６はバイア
ス制御部、１７は利得制御部、１８は等化増幅部、１９
は判別部、２０はタイミング抽出部、２１はレベル検出
部、２２は光伝送路を構成する光ファイバを示す。
【００１６】光受信回路１１は、従来例と同様な構成を
有する場合を示す。光ファイバ２２を介して受信した光
信号をフォトダイオード１５により電気信号に変換し、
その電気信号を等化増幅部１８により等化増幅し、その
等化増幅出力信号を判別部１９と利得制御部１７とタイ
ミング抽出部２０とに加える。利得増幅部１７は、バイ
アス制御部１６を制御し、フォトダイオード１５に加え
るバイアスによって変換利得を制御し、又等化増幅部１
８の利得を制御して、等化増幅出力信号を所定のレベル
に維持するＡＧＣ動作を行うものである。
有する場合を示す。光ファイバ２２を介して受信した光
信号をフォトダイオード１５により電気信号に変換し、
その電気信号を等化増幅部１８により等化増幅し、その
等化増幅出力信号を判別部１９と利得制御部１７とタイ
ミング抽出部２０とに加える。利得増幅部１７は、バイ
アス制御部１６を制御し、フォトダイオード１５に加え
るバイアスによって変換利得を制御し、又等化増幅部１
８の利得を制御して、等化増幅出力信号を所定のレベル
に維持するＡＧＣ動作を行うものである。
【００１７】又タイミング抽出部２０は、等化増幅出力
信号からクロック信号成分を抽出して、判別部１９には
判別タイミング信号として加え、又後段の回路（図示せ
ず）にはクロック信号ＣＬＫとして加える。判別部１９
は、等化増幅出力信号を判別タイミング信号によって
“０”，“１”を判別してデータＲＤを再生する。又レ
ベル検出部２１は、等化増幅出力信号或いはタイミング
抽出部２０に於いて抽出したクロック信号成分等のレベ
ルと基準レベルＶｒとを比較して、その基準レベルＶｒ
以下に低下した時に、入力断アラーム信号をオア回路１
４に加える。
信号からクロック信号成分を抽出して、判別部１９には
判別タイミング信号として加え、又後段の回路（図示せ
ず）にはクロック信号ＣＬＫとして加える。判別部１９
は、等化増幅出力信号を判別タイミング信号によって
“０”，“１”を判別してデータＲＤを再生する。又レ
ベル検出部２１は、等化増幅出力信号或いはタイミング
抽出部２０に於いて抽出したクロック信号成分等のレベ
ルと基準レベルＶｒとを比較して、その基準レベルＶｒ
以下に低下した時に、入力断アラーム信号をオア回路１
４に加える。
【００１８】又データの６個等の所定数以上連続しない
ように符号化されているから、０連検出部１２は、デー
タＲＤの“０”が所定数以上連続したことを検出する
と、その検出信号をオア回路１４に加える。
ように符号化されているから、０連検出部１２は、デー
タＲＤの“０”が所定数以上連続したことを検出する
と、その検出信号をオア回路１４に加える。
【００１９】又クロック断検出部１３は、クロック信号
ＣＬＫの断検出を行うもので、その検出信号をオア回路
１４に加える。従って、このクロック断検出部１３から
の検出信号と、０連検出部１２からの検出信号と、レベ
ル検出部２１からの入力断アラーム信号とがオア回路１
４に加えられることになり、何れか早い方の信号によっ
て光入力断検出信号ＡＲが送出されることになる。
ＣＬＫの断検出を行うもので、その検出信号をオア回路
１４に加える。従って、このクロック断検出部１３から
の検出信号と、０連検出部１２からの検出信号と、レベ
ル検出部２１からの入力断アラーム信号とがオア回路１
４に加えられることになり、何れか早い方の信号によっ
て光入力断検出信号ＡＲが送出されることになる。
【００２０】図３はクロック断検出部の説明図であり、
３１，３２は第１，第２のフリップフロップ、３３はイ
ンバータ、３４は遅延回路である。第１のフリップフロ
ップ３１のデータ端子Ｄに“１”を印加し、クロック端
子Ｃにタイミング抽出部２０からのクロック信号（ＣＬ
Ｋ）ａを印加する。又内部で作成したクロック信号等の
低速クロック信号ｂを遅延回路３４を介して第１のフリ
ップフロップ３１のリセット端子Ｒにリセット信号ｃと
して印加する。
３１，３２は第１，第２のフリップフロップ、３３はイ
ンバータ、３４は遅延回路である。第１のフリップフロ
ップ３１のデータ端子Ｄに“１”を印加し、クロック端
子Ｃにタイミング抽出部２０からのクロック信号（ＣＬ
Ｋ）ａを印加する。又内部で作成したクロック信号等の
低速クロック信号ｂを遅延回路３４を介して第１のフリ
ップフロップ３１のリセット端子Ｒにリセット信号ｃと
して印加する。
【００２１】又第１のフリップフロップ３１の出力端子
Ｑの出力信号ｄをインバータ３３により反転してリセッ
ト出力信号ｅとし、第２のフリップフロップ３２のデー
タ端子Ｄに印加する。なお、第１のフリップフロップ３
１のリセット出力端子の出力信号をそのまま第２のフリ
ップフロップ３２のデータ端子に印加することもでき
る。又その第２のフリップフロップ３２のクロック端子
Ｃに低速クロック信号ｂを印加し、出力端子Ｑから光入
力断検出信号ｆを出力する。
Ｑの出力信号ｄをインバータ３３により反転してリセッ
ト出力信号ｅとし、第２のフリップフロップ３２のデー
タ端子Ｄに印加する。なお、第１のフリップフロップ３
１のリセット出力端子の出力信号をそのまま第２のフリ
ップフロップ３２のデータ端子に印加することもでき
る。又その第２のフリップフロップ３２のクロック端子
Ｃに低速クロック信号ｂを印加し、出力端子Ｑから光入
力断検出信号ｆを出力する。
【００２２】クロック信号ａが正常な場合、第１のフリ
ップフロップ３１はそのクロック信号ａによってセット
され、低速クロック信号ｂによってリセットされる。遅
延回路３４は、クロック信号ａの１〜数パルス分程度の
遅延時間を有する。従って、第１のフリップフロップ３
１がリセットされて、インバータ３３の出力信号ｅが
“１”となった時に、低速クロック信号ｂが第２のフリ
ップフロップ３２のクロック端子Ｃに印加されないタイ
ミングとなるから、第２のフリップフロップ３２はリセ
ット状態を維持し、出力端子Ｑは“０”となる。
ップフロップ３１はそのクロック信号ａによってセット
され、低速クロック信号ｂによってリセットされる。遅
延回路３４は、クロック信号ａの１〜数パルス分程度の
遅延時間を有する。従って、第１のフリップフロップ３
１がリセットされて、インバータ３３の出力信号ｅが
“１”となった時に、低速クロック信号ｂが第２のフリ
ップフロップ３２のクロック端子Ｃに印加されないタイ
ミングとなるから、第２のフリップフロップ３２はリセ
ット状態を維持し、出力端子Ｑは“０”となる。
【００２３】図４はクロック断検出動作説明図であり、
（ａ）〜（ｆ）は、図３のクロック信号ａ，低速クロッ
ク信号ｂ，リセット信号ｃ，セット出力信号ｄ，リセッ
ト出力信号ｅ，光入力断検出信号ｆのそれぞれの一例を
示す。又クロック信号ａの周期をｔａとし、低速クロッ
ク信号ｂの周期をｔｂとし、遅延回路３４の遅延時間を
ｔｃとして示す。この場合、ｔａ＜ｔｂの関係とするも
のである。
（ａ）〜（ｆ）は、図３のクロック信号ａ，低速クロッ
ク信号ｂ，リセット信号ｃ，セット出力信号ｄ，リセッ
ト出力信号ｅ，光入力断検出信号ｆのそれぞれの一例を
示す。又クロック信号ａの周期をｔａとし、低速クロッ
ク信号ｂの周期をｔｂとし、遅延回路３４の遅延時間を
ｔｃとして示す。この場合、ｔａ＜ｔｂの関係とするも
のである。
【００２４】（ａ）に示すクロック信号ａが継続して第
１のフリップフロップ３１のクロック端子Ｃに印加され
ている場合は、（ｂ）に示す低速クロック信号ｂを遅延
回路３４によって遅延して形成した（ｃ）に示すリセッ
ト信号ｃにより、第１のフリップフロップ３１はリセッ
トされるが、次のクロック信号ａが第１のフリップフロ
ップ３１のデータ端子Ｄに印加されるから、第１のフリ
ップフロップ３１は再びセット状態となる。従って、第
１のフリップフロップ３１の出力端子Ｑからのセット出
力信号ｄは（ｄ）示すものとなる。
１のフリップフロップ３１のクロック端子Ｃに印加され
ている場合は、（ｂ）に示す低速クロック信号ｂを遅延
回路３４によって遅延して形成した（ｃ）に示すリセッ
ト信号ｃにより、第１のフリップフロップ３１はリセッ
トされるが、次のクロック信号ａが第１のフリップフロ
ップ３１のデータ端子Ｄに印加されるから、第１のフリ
ップフロップ３１は再びセット状態となる。従って、第
１のフリップフロップ３１の出力端子Ｑからのセット出
力信号ｄは（ｄ）示すものとなる。
【００２５】光入力断により時刻ｔ1 にクロック信号ａ
が断となると、次の低速クロック信号ｂを遅延回路３４
によって遅延して形成したリセット信号ｃにより、第１
のフリップフロップ３１がリセットされると、クロック
信号ａは断となっているから、第１のフリップフロップ
３１はリセット状態を継続することになる。従って、イ
ンバータ３３を介したリセット出力信号ｅは“１”とな
る。そして、次の低速クロック信号ｂが第２のフリップ
フロップ３２のクロック端子Ｃに加えられると、第２の
フリップフロップ３２はセットされ、（ｆ）に示すよう
に、出力端子Ｑから“１”の光入力断検出信号ｆが出力
される。
が断となると、次の低速クロック信号ｂを遅延回路３４
によって遅延して形成したリセット信号ｃにより、第１
のフリップフロップ３１がリセットされると、クロック
信号ａは断となっているから、第１のフリップフロップ
３１はリセット状態を継続することになる。従って、イ
ンバータ３３を介したリセット出力信号ｅは“１”とな
る。そして、次の低速クロック信号ｂが第２のフリップ
フロップ３２のクロック端子Ｃに加えられると、第２の
フリップフロップ３２はセットされ、（ｆ）に示すよう
に、出力端子Ｑから“１”の光入力断検出信号ｆが出力
される。
【００２６】従って、図６の（Ｄ）又は（Ｆ）に示すよ
うに、比較的早くクロック信号が断となった時に、０連
検出部１２によるデータの“０”連続検出が不可能とな
り、又レベル検出部２１による入力断アラーム信号の出
力までの時間が長くなる場合に於いても、低速クロック
信号ｂの最大２周期（２×ｔｂ）の時間内で、光入力断
を検出することができる。なお、図６の（Ａ），（Ｂ）
に示すように、光入力断によってクロック信号が比較的
長く出力される場合は、０連検出部１２により例えば、
６連続等の所定数の“０”連続によって、光入力断を検
出することができる。
うに、比較的早くクロック信号が断となった時に、０連
検出部１２によるデータの“０”連続検出が不可能とな
り、又レベル検出部２１による入力断アラーム信号の出
力までの時間が長くなる場合に於いても、低速クロック
信号ｂの最大２周期（２×ｔｂ）の時間内で、光入力断
を検出することができる。なお、図６の（Ａ），（Ｂ）
に示すように、光入力断によってクロック信号が比較的
長く出力される場合は、０連検出部１２により例えば、
６連続等の所定数の“０”連続によって、光入力断を検
出することができる。
【００２７】本発明は、前述の実施例にのみ限定される
ものではなく、種々付加変更することができるものであ
る。例えば、光受信回路１１は、既に知られている各種
の構成を用いることができる。又０連検出部１２もデー
タＲＤ形式に対応して各種の構成を採用することができ
る。又クロック断検出部１３は、前述の実施例の論理構
成以外の各種の論理構成を採用することができる。
ものではなく、種々付加変更することができるものであ
る。例えば、光受信回路１１は、既に知られている各種
の構成を用いることができる。又０連検出部１２もデー
タＲＤ形式に対応して各種の構成を採用することができ
る。又クロック断検出部１３は、前述の実施例の論理構
成以外の各種の論理構成を採用することができる。
【００２８】
【発明の効果】以上説明したように、本発明は、光受信
回路４のレベル検出部３と、０連検出部５と、クロック
断検出部６とのそれぞれの検出信号をオア回路７を介し
て、光入力断検出信号とするものであり、例えば、数Ｇ
ｂｐｓ等の高速のデータを光信号により伝送するシステ
ムに於いて、光入力断に於ける種々の状態に対応して、
迅速に光入力断を検出することができる。従って、現用
予備切替えに適用すれば、通信中断時間を短縮すること
ができる利点がある。又クロック断検出部６は、比較的
簡単な論理構成で実現できるから、０連検出部５等と共
に半導体集積回路化も容易である。
回路４のレベル検出部３と、０連検出部５と、クロック
断検出部６とのそれぞれの検出信号をオア回路７を介し
て、光入力断検出信号とするものであり、例えば、数Ｇ
ｂｐｓ等の高速のデータを光信号により伝送するシステ
ムに於いて、光入力断に於ける種々の状態に対応して、
迅速に光入力断を検出することができる。従って、現用
予備切替えに適用すれば、通信中断時間を短縮すること
ができる利点がある。又クロック断検出部６は、比較的
簡単な論理構成で実現できるから、０連検出部５等と共
に半導体集積回路化も容易である。
【図１】本発明の原理説明図である。
【図２】本発明の実施例の説明図である。
【図３】クロック断検出部の説明図である。
【図４】クロック断検出動作説明図である。
【図５】従来例の説明図である。
【図６】光入力断時の説明図である。
１ 光電変換部 ２ 再生部 ３ レベル検出部 ４ 光受信回路 ５ ０連検出部 ６ クロック断検出部 ７ オア回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/14 10/04 10/06 Ｈ０４Ｌ 29/14 25/02 ３０１ Ｃ 9199−5Ｋ 9371−5Ｋ Ｈ０４Ｌ 13/00 ３１３
Claims (2)
- 【請求項１】 光信号を電気信号に変換する光電変換部
（１）と、前記電気信号からクロック信号を抽出してデ
ータを再生するクロック信号及びデータの再生部（２）
と、設定レベル以下に低下したことを検出して入力断ア
ラーム信号を出力するレベル検出部（３）とを有する光
受信回路（４）と、 該光受信回路（４）からの前記クロック信号と前記デー
タとを基に、該データの“０”が所定数以上連続したこ
とを検出する０連検出部（５）と、 前記光受信回路（４）からの前記クロック信号の断を検
出するクロック断検出部（６）と、 前記光受信回路（４）のレベル検出部（３）からの前記
入力断アラーム信号と、前記０連検出部（５）からの検
出信号と、前記クロック断検出部（６）からの検出信号
とを加えて、光入力断検出信号とするオア回路（７）と
を備えたことを特徴とする光入力断検出回路。 - 【請求項２】 前記クロック断検出部（６）は、前記光
受信回路（４）からのクロック信号をクロック端子に、
“１”をデータ端子にそれぞれ加え、所定周期のリセッ
ト信号をリセット端子に加える第１のフリップフロップ
と、該第１のフリップフロップのリセット出力信号をデ
ータ端子に、前記リセット信号をクロック端子にそれぞ
れ加えて、セット出力端子から光入力断検出信号を出力
する第２のフリップフロップとを備えたことを特徴とす
る請求項１記載の光入力断検出回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5233102A JPH0795156A (ja) | 1993-09-20 | 1993-09-20 | 光入力断検出回路 |
| DE4433322A DE4433322A1 (de) | 1993-09-20 | 1994-09-19 | Optische Empfängervorrichtung zur schnellen Erfassung des Verlustes eines optischen Eingangssignals |
| US08/308,587 US5589683A (en) | 1993-09-20 | 1994-09-19 | Optical receiver apparatus for quickly detecting loss of a composite optical signal input employing a loss-of-clock detector |
| GB9418825A GB2282304B (en) | 1993-09-20 | 1994-09-19 | Optical receiver apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5233102A JPH0795156A (ja) | 1993-09-20 | 1993-09-20 | 光入力断検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0795156A true JPH0795156A (ja) | 1995-04-07 |
Family
ID=16949812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5233102A Withdrawn JPH0795156A (ja) | 1993-09-20 | 1993-09-20 | 光入力断検出回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5589683A (ja) |
| JP (1) | JPH0795156A (ja) |
| DE (1) | DE4433322A1 (ja) |
| GB (1) | GB2282304B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009060203A (ja) * | 2007-08-30 | 2009-03-19 | Nec Corp | 光受信信号断検出回路及び光受信信号断検出方法 |
| US7751725B2 (en) | 2005-08-10 | 2010-07-06 | Sumitomo Electric Industries, Ltd. | Optical receiver with monitoring unit and a method for detecting consecutive identical state of optical signal |
| JP2011091585A (ja) * | 2009-10-21 | 2011-05-06 | Sumitomo Electric Device Innovations Inc | 光受信モジュール及び入力断信号出力方法 |
| US8358938B2 (en) | 2008-10-03 | 2013-01-22 | Sumitomo Electric Industries, Ltd. | Optical receiver able to prevent LOS alarm from malfunctioning |
| JP2021504985A (ja) * | 2017-11-28 | 2021-02-15 | マーベル インターナショナル リミテッド | Ｐｈｙレベル信号損失検出器を有するイーサネット（登録商標）トランシーバ |
| WO2023176059A1 (ja) * | 2022-03-16 | 2023-09-21 | 株式会社 東芝 | 光モジュールおよび制御装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19606911B4 (de) * | 1996-02-19 | 2005-12-01 | Abb Patent Gmbh | Verfahren zur empfangsseitigen Störsignalunterdrückung an offenen seriellen Lichtwellenleiterschnittstellen |
| DE19712750A1 (de) * | 1997-03-26 | 1998-10-01 | Alsthom Cge Alcatel | Prüfverfahren für ein Netzelement eines optischen Nachrichtenübertragungssystems und Netzelement |
| JP3414616B2 (ja) * | 1997-04-21 | 2003-06-09 | 沖電気工業株式会社 | 光伝送システム |
| US6075825A (en) * | 1998-01-06 | 2000-06-13 | Lucent Technologies, Inc. | Timing and data recovery circuit for ultra high speed optical communication system |
| JP3495239B2 (ja) * | 1998-01-12 | 2004-02-09 | 富士通株式会社 | クロック信号検出回路 |
| JP3541781B2 (ja) * | 2000-05-26 | 2004-07-14 | 日本電気株式会社 | 信号入力断検出器、光受信器及び信号入力断検出方法 |
| US6668334B1 (en) * | 2000-06-27 | 2003-12-23 | Lucent Technologies Inc. | Apparatus for detecting clock failure within a fixed number of cycles of the clock |
| US20040202481A1 (en) * | 2003-04-11 | 2004-10-14 | Karlquist Richard K. | Systems and methods for recovering a clock from optical data |
| US7245683B2 (en) * | 2003-04-11 | 2007-07-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and methods of recovering a clock from NRZ data |
| US7543193B2 (en) * | 2003-06-02 | 2009-06-02 | Pmc-Sierra, Inc. | Serial data validity monitor |
| JP2008078702A (ja) * | 2006-09-19 | 2008-04-03 | Fujitsu Ltd | 増幅器故障検出装置 |
| US8484518B2 (en) * | 2009-04-28 | 2013-07-09 | Alcatel Lucent | System and method for consecutive identical digit reduction |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2064273B (en) * | 1979-11-23 | 1983-10-19 | Marconi Co Ltd | Data transmission clock pulse recovery |
| DE2947770A1 (de) * | 1979-11-27 | 1981-07-23 | Siemens AG, 1000 Berlin und 8000 München | Zeitmultiplexsystem |
| US4308472A (en) * | 1979-12-03 | 1981-12-29 | Gte Automatic Electric Labs Inc. | Clock check circuit |
| DE3117221A1 (de) * | 1981-04-30 | 1983-02-03 | Siemens AG, 1000 Berlin und 8000 München | Umsetzung von binaeren signalen fuer lichtwellenleiteruebertragungssysteme |
| DE3202063A1 (de) * | 1982-01-23 | 1983-08-04 | AEG-Telefunken Nachrichtentechnik GmbH, 7150 Backnang | Zur multiplexbildung von signalen sehr unterschiedlicher bitrate geeignete rahmenstruktur |
| US4473901A (en) * | 1982-02-04 | 1984-09-25 | Raytheon Company | Self clocking sampled analog data transmission system |
| DE3431419C1 (de) * | 1984-08-27 | 1986-02-13 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Schaltungsanordnung zum Synchronisieren des empfangsseitig erzeugten Taktsignals mit bei digitaler Informationsuebertragung empfangenen Taktsignale in Fernmeldeanlagen |
| US4757193A (en) * | 1986-12-22 | 1988-07-12 | Gte Communication Systems Corporation | Laser DC bias controller |
| US4876701A (en) * | 1987-11-30 | 1989-10-24 | Tandem Computers Incorporated | Synchronization failure detection |
| GB9018973D0 (en) * | 1990-08-31 | 1990-10-17 | Secr Defence | Optical communications system |
-
1993
- 1993-09-20 JP JP5233102A patent/JPH0795156A/ja not_active Withdrawn
-
1994
- 1994-09-19 GB GB9418825A patent/GB2282304B/en not_active Expired - Fee Related
- 1994-09-19 US US08/308,587 patent/US5589683A/en not_active Expired - Lifetime
- 1994-09-19 DE DE4433322A patent/DE4433322A1/de not_active Ceased
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7751725B2 (en) | 2005-08-10 | 2010-07-06 | Sumitomo Electric Industries, Ltd. | Optical receiver with monitoring unit and a method for detecting consecutive identical state of optical signal |
| JP2009060203A (ja) * | 2007-08-30 | 2009-03-19 | Nec Corp | 光受信信号断検出回路及び光受信信号断検出方法 |
| US8358938B2 (en) | 2008-10-03 | 2013-01-22 | Sumitomo Electric Industries, Ltd. | Optical receiver able to prevent LOS alarm from malfunctioning |
| JP2011091585A (ja) * | 2009-10-21 | 2011-05-06 | Sumitomo Electric Device Innovations Inc | 光受信モジュール及び入力断信号出力方法 |
| JP2021504985A (ja) * | 2017-11-28 | 2021-02-15 | マーベル インターナショナル リミテッド | Ｐｈｙレベル信号損失検出器を有するイーサネット（登録商標）トランシーバ |
| WO2023176059A1 (ja) * | 2022-03-16 | 2023-09-21 | 株式会社 東芝 | 光モジュールおよび制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9418825D0 (en) | 1994-11-09 |
| GB2282304A (en) | 1995-03-29 |
| GB2282304B (en) | 1997-07-23 |
| US5589683A (en) | 1996-12-31 |
| DE4433322A1 (de) | 1995-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0795156A (ja) | 光入力断検出回路 | |
| EP0129305A2 (en) | Optical fibre receiver | |
| US5550864A (en) | Bit rate-insensitive mechanism for transmitting integrated clock and data signals over digital communication link | |
| JPS6471326A (en) | Method of demodulating bi-phase signal | |
| JP3455621B2 (ja) | 通信装置 | |
| JP2723874B2 (ja) | バーストディジタル光受信器 | |
| JP2003264504A (ja) | 光信号受信制御回路および光信号の受信制御方法 | |
| JP2003152460A (ja) | 光受信器 | |
| JP3436924B2 (ja) | 送受信装置及び送受信方法、受信装置及び方法、並びに送信装置及び方法 | |
| JP2003158497A (ja) | 信号断検出回路及びそれを用いた光受信装置 | |
| JPH10229365A (ja) | 光入力断検出方式 | |
| JP2803721B2 (ja) | ビットレートフリー光受信器 | |
| JP2562093B2 (ja) | 光伝送パルスを用いた３値信号伝送方式 | |
| JP2739847B2 (ja) | バースト光増幅装置 | |
| JPH1084316A (ja) | 光受信方法および装置 | |
| KR0123060B1 (ko) | 광검출기를 이용한 클럭 재생용 신호변환기 | |
| JPH11163803A (ja) | 光信号受信装置 | |
| JP2601778B2 (ja) | 光スイッチの同期切替通信方法 | |
| JP3304154B2 (ja) | データ波形整形回路 | |
| JPH0319454A (ja) | 光入力断検出方式 | |
| JPS6324580B2 (ja) | ||
| JPH0379141A (ja) | 光信号入力断検出回路 | |
| JPS60178751A (ja) | 信号劣化検出回路 | |
| JPS592212B2 (ja) | 光ｐｃｍ受信器の信号断検出回路 | |
| JPH0697887A (ja) | 光受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |