KR100201333B1 - 클럭의 페일 판별 장치 - Google Patents

클럭의 페일 판별 장치 Download PDF

Info

Publication number
KR100201333B1
KR100201333B1 KR1019960039373A KR19960039373A KR100201333B1 KR 100201333 B1 KR100201333 B1 KR 100201333B1 KR 1019960039373 A KR1019960039373 A KR 1019960039373A KR 19960039373 A KR19960039373 A KR 19960039373A KR 100201333 B1 KR100201333 B1 KR 100201333B1
Authority
KR
South Korea
Prior art keywords
clock
counter
sub
failure
monitor
Prior art date
Application number
KR1019960039373A
Other languages
English (en)
Other versions
KR19980020774A (ko
Inventor
하재술
Original Assignee
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사 filed Critical 유기범
Priority to KR1019960039373A priority Critical patent/KR100201333B1/ko
Priority to US08/927,405 priority patent/US5946362A/en
Publication of KR19980020774A publication Critical patent/KR19980020774A/ko
Application granted granted Critical
Publication of KR100201333B1 publication Critical patent/KR100201333B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 클럭의 페일 판별 장치에 관한 것으로, 디지털 시스템의 외부 장치로부터 수신된 신호를 해당 시스템 클럭의 페일을 판별하기 위한 모니터 클럭으로 동조시키도록 된 모니터 클럭 발생기(60)로부터 출력되는 신호를 모니터 클럭으로 하여 주클럭 혹은 부클럭의 페일이 발생되면 주클럭 카운터(10) 혹은 부클럭 카운터(10)로부터 출력되는 제어 신호에 의해 인에이블(Enable)되는 주클럭 페일 판별 카운터(30) 혹은 부클럭 페일 판별 카운터(40)에 의해 클럭의 페일을 판별할 수 있도록 된 클럭 페일 판별 장치에 있어서, 특히 상기 모니터 클럭 발생기(60)가 시스템의 외부 장치로부터 수신된 신호를 카운트하는 외부 신호 카운터(61) 및; 이 외부 신호 카운터(61)로부터 출력되는 신호를 지연시키고 외부 신호 카운터(61)로 피드백시켜 시스템에 동조된 모니터 클럭을 발생시키도록 하는 여러 개의 디레이(Delay) 소자로 이루어진 지연부(62)로 구성되어, 디지털 시스템에서 주클럭과 부클럭의 페일이 동시에 발생되더라도 클럭의 페일을 판별할 수가 있도록 되어 있으며, ASIC 혹은 FPGA 등과 같은 원칩(One chip)의 디지털 소자로 이루어진 시스템 내부에 간단하게 설치할 수 있기 때문에 회로의 구성이 용이하고 설치 비용이 절감되는 효과가 있다.

Description

클럭의 페일 판별 장치(A device for checking fail of a clock)
본 발명은 클럭의 페일 판별 장치에 관한 것으로, 특히 간단한 게이트 회로를 이용하여 모니터 클럭을 발생한 후 이를 이용하여 시스템 클럭의 페일을 검출할 수 있도록 된 클럭의 페일 판별 장치에 관한 것이다.
일반적으로 디지털 시스템에서 사용되는 시스템 클럭은 시스템의 신뢰성을 확보하기 위해서 주클럭(Active clock)과 부클럭(Stand-by clock)으로 구분되어 여러 개의 카운터를 통해 다중 처리되는데, 이렇게 다중 처리되는 시스템 클럭의 페일이 발생되었는가를 판별하기 위해 시스템 내부에는 모니터 클럭을 발생시키는 로컬 오실레이터를 설치하여 이 로컬 오실레이터로부터 출력되는 모니터 클럭을 카운트하여 클럭의 페일을 판별하게 되거나, 시스템에서 생성된 주클럭과 부클럭을 서로 간의 모니터 클럭으로 하여 클럭의 페일을 판별하게 된다.
도 1은 디지털 시스템의 주클럭과 부클럭을 서로 간의 모니터 클럭으로 이용하는 클럭의 페일 판별 장치의 구성을 도시한 도면으로, 주클럭을 카운트하는 주클럭 카운터(10)와, 부클럭을 카운트하는 부클럭 카운터(20), 부클럭을 모니터 클럭으로 하여 주클럭의 페일을 판별하는 주클럭 페일 판별 카운터(30), 주클럭을 모니터 클럭으로 하여 부클럭의 페일을 판별하는 부클럭 페일 판별 카운터(40)로 구성되고, 주클럭 카운터(10)와 부클럭 카운터(20)에서는 입력되는 주클럭과 부클럭을 카운트하다가 클럭 신호가 입력되지 않으면 주클럭 페일 판별 카운터(30)와 부클럭 판별 카운터(40)를 인에이블(Enable)시키는 제어 신호를 출력한다.
만약 주클럭의 페일이 발생되면 상기 주클럭 카운터(10)에서는 주클럭 페일 판별 카운터(30)를 인에이블시키는 제어 신호를 출력하는데, 이 제어 신호가 상기 주클럭 페일 판별 카운터(30)로 인가되면, 이 주클럭 페일 판별 카운터(30)에서는 모니터 클럭으로 이용하는 부클럭을 카운트하여 카운트된 부클럭수 만큼의 하이 혹은 로우 레벨 신호를 출력하여 주클럭의 페일 발생을 알려 주게 된다.
그리고 주클럭의 페일이 해소되면 상기 주클럭 카운터(10)에서 주클럭 페일 판별 카운터(30)로 인가되는 제어 신호는 차단되고, 이에 따라서 주클럭의 페일을 알려 주던 하이 혹은 로우 레벨 신호는 로우 혹은 하이 레벨 신호로 원상복귀된다.
반대로 부클럭의 페일이 발생되면 상기 부클럭 카운터(20)에서는 부클럭 페일 판별 카운터(40)를 인에이블시키는 제어 신호를 출력하는데, 이 제어 신호가 상기 부클럭 페일 판별 카운터(40)로 인가되면, 이 부클럭 페일 판별 카운터(40)에서는 모니터 클럭으로 이용하는 주클럭을 카운트하여 카운트된 주클럭수 만큼의 하이 혹은 로우 레벨 신호를 출력하여 부클럭의 페일 발생을 알려 주게 된다.
그리고 부클럭의 페일이 해소되면 상기 부클럭 카운터(20)에서 부클럭 페일 판별 카운터(40)로 인가되는 제어 신호는 차단되고, 이에 따라서 부클럭의 페일을 알려 주던 하이 혹은 로우 레벨 신호는 로우 혹은 하이 레벨 신호로 원상복귀된다.
도 2는 디지털 시스템의 로컬 오실레이터로부터 출력되는 클럭을 모니터 클럭으로 이용하는 클럭의 페일 판별 장치의 구성을 도시한 도면으로, 주클럭을 카운트하는 주클럭 카운터(10)와, 부클럭을 카운트하는 부클럭 카운터(20), 클럭의 페일을 판별하기 위한 모니터 클럭을 발생시키는 로컬 오실레이터(50), 이 로컬 오실레이터(50)로부터 출력되는 신호를 모니터 클럭으로 하여 주클럭의 페일을 판별하는 주클럭 페일 판별 카운터(30), 상기 로컬 오실레이터(50)로부터 출력되는 신호를 모니터 클럭으로 하여 부클럭의 페일을 판별하는 부클럭 페일 판별 카운터(40)로 구성되고, 주클럭 카운터(10)와 부클럭 카운터(20)에서는 입력되는 주클럭과 부클럭을 카운트하다가 클럭 신호가 입력되지 않으면 주클럭 페일 판별 카운터(30)와 부클럭 판별 카운터(40)를 인에이블(Enable)시키는 제어 신호를 출력한다.
상기 도 1의 경우와 마찬가지로, 만약 주클럭의 페일이 발생되면 상기 주클럭 카운터(10)에서는 주클럭 페일 판별 카운터(30)를 인에이블시키는 제어 신호를 출력하는데, 이 제어 신호가 상기 주클럭 페일 판별 카운터(30)로 인가되면, 이 주클럭 페일 판별 카운터(30)에서는 모니터 클럭으로 이용하는 상기 로컬 오실레이터(50)로부터 출력되는 신호를 카운트하여 카운트된 클럭수 만큼의 하이 혹은 로우 레벨 신호를 출력하여 주클럭의 페일 발생을 알려 주게 된다.
그리고 주클럭의 페일이 해소되면 상기 주클럭 카운터(10)에서 주클럭 페일 판별 카운터(30)로 인가되는 제어 신호는 차단되고, 이에 따라서 주클럭의 페일을 알려 주던 하이 혹은 로우 레벨 신호는 로우 혹은 하이 레벨 신호로 원상복귀된다.
반대로 부클럭의 페일이 발생되면 상기 부클럭 카운터(20)에서는 부클럭 페일 판별 카운터(40)를 인에이블시키는 제어 신호를 출력하는데, 이 제어 신호가 상기 부클럭 페일 판별 카운터(40)로 인가되면, 이 부클럭 페일 판별 카운터(40)에서는 모니터 클럭으로 이용하는 상기 로컬 오실레이터(50)로부터 출력되는 신호를 카운트하여 카운트된 클럭수 만큼의 하이 혹은 로우 레벨 신호를 출력하여 부클럭의 페일 발생을 알려 주게 된다.
그리고 부클럭의 페일이 해소되면 상기 부클럭 카운터(20)에서 부클럭 페일 판별 카운터(40)로 인가되는 제어 신호는 차단되고, 이에 따라서 부클럭의 페일을 알려 주던 하이 혹은 로우 레벨 신호는 로우 혹은 하이 레벨 신호로 원상복귀된다.
하지만 상기와 같은 클럭의 페일 판별 장치는, 도 1의 경우 주클럭과 부클럭의 페일이 동시에 발생되어 모니터 클럭을 카운트할 수 없게 되면 클럭의 페일을 판별할 수 없게 되고, 도 2의 경우에는 ASIC(Application Specific IC: 응용 주문형 집적 회로) 혹은 FPGA(Field Programmable Gate Array: 필드 프로그래머블 게이트 어레이) 등과 같이 원칩(One chip)의 디지털 소자로 이루어지는 시스템 외부에 모니터 클럭을 발생시키기 위해 수정 발진자, 콘덴서 등의 아날로그 소자로 이루어진 로컬 오실레이터를 설치해야 하기 때문에 회로의 구성이 복잡하고 가격이 비싸다고 하는 단점이 있다.
이에, 본 발명은 상기와 같은 문제점을 해결하기 위해서 시스템 클럭의 페일이 발생되는 것을 검출하기 위한 모니터 클럭을 간단한 게이트 회로를 이용하여 생성할 수 있도록 된 클럭의 페일 판별 장치를 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해서 본 발명은 디지털 시스템의 외부 장치로부터 수신된 신호를 해당 시스템 클럭의 페일을 판별하기 위한 모니터 클럭으로 동조시키도록 된 모니터 클럭 발생기로부터 출력되는 신호를 모니터 클럭으로 하여 주클럭 혹은 부클럭의 페일이 발생되면 주클럭 카운터 혹은 부클럭 카운터로부터 출력되는 제어 신호에 의해 인에이블(Enable)되는 주클럭 페일 판별 카운터 혹은 부클럭 페일 판별 카운터에 의해 클럭의 페일을 판별할 수 있도록 된 클럭 페일 판별 장치에 있어서, 상기 모니터 클럭 발생기가 시스템의 외부 장치로부터 수신된 신호를 카운트하는 외부 신호 카운터 및; 이 외부 신호 카운터로부터 출력되는 신호를 지연시키고 외부 신호 카운터로 피드백시켜 시스템에 동조된 모니터 클럭을 발생시키도록 하는 여러 개의 디레이(Delay) 소자로 이루어진 지연부로 구성된 것을 특징으로 한다.
이러한 구성으로 이루어진 본 발명의 장치는 디지털 시스템에서 주클럭과 부클럭의 페일이 동시에 발생되더라도 클럭의 페일을 판별할 수가 있도록 되어 있으며, 본 발명의 장치를 시스템에 설치할 경우 ASIC 혹은 FPGA 등과 같은 원칩(One chip)의 디지털 소자로 시스템 내부에 설치할 수 있기 때문에 회로의 구성이 간단하고 가격이 절감된다.
도 1은 디지털 시스템의 주클럭과 부클럭을 서로 간의 모니터 클럭으로 이용하는 클럭의 페일 판별 장치의 구성을 도시한 도면,
도 2는 디지털 시스템의 로컬 오실레이터로부터 출력되는 클럭을 모니터 클럭으로 이용하는 클럭의 페일 판별 장치의 구성을 도시한 도면,
도 3a는 본 발명에 따른 클럭의 페일 판별 장치의 구성을 도시한 도면,
도 3b는 본 발명에 따른 클럭의 페일 판별 장치에서 주클럭의 페일을 판별하였을 때 나타나는 출력 파형을 도시한 도면,
도 3c는 본 발명에 따른 클럭의 페일 판별 장치에서 부클럭의 페일을 판별하였을 때 나타나는 출력 파형을 도시한 도면,
도 3d는 본 발명에 따른 클럭의 페일 판별 장치에서 주클럭과 부클럭의 페일을 동시에 판별하였을 때 나타나는 출력 파형을 도시한 도면이다.
*도면의 주요부분에 대한 부호의 설명*
10: 주클럭 카운터 20: 부클럭 카운터
30: 주클럭 페일 판별 카운터 40: 부클럭 페일 판별 카운터
50: 로컬 오실레이터 60: 모니터 클럭 발생기
61: 외부 신호 카운터 62: 지연부
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 3a는 본 발명에 따른 클럭의 페일 판별 장치의 구성을 도시한 도면이고, 도 3b는 본 발명에 따른 클럭의 페일 판별 장치에서 주클럭의 페일을 판별하였을 때 나타나는 출력 파형을 도시한 도면이며, 도 3c는 본 발명에 따른 클럭의 페일 판별 장치에서 부클럭의 페일을 판별하였을 때 나타나는 출력 파형을 도시한 도면이고, 도 3d는 본 발명에 따른 클럭의 페일 판별 장치에서 주클럭과 부클럭의 페일을 동시에 판별하였을 때 나타나는 출력 파형을 도시한 도면이다.
도 3a에 도시된 바와 같이, 본 발명에 따른 실시예는 주클럭을 카운트하는 주클럭 카운터(10)와; 부클럭을 카운트하는 부클럭 카운터(20); 시스템의 외부 장치로부터 수신된 신호를 시스템 클럭의 페일을 판별하기 위한 모니터 클럭으로 동조시키는 모니터 클럭 발생기(60); 이 모니터 클럭 발생기(60)로부터 출력되는 신호를 모니터 클럭으로 하여 주클럭의 페일을 판별하는 주클럭 페일 판별 카운터(30) 및; 상기 모니터 클럭 발생기(60)로부터 출력되는 신호를 모니터 클럭으로 하여 부클럭의 페일을 판별하는 부클럭 페일 판별 카운터(40)로 구성된다.
또한 상기 모니터 클럭 발생기(60)는 시스템의 외부 장치로부터 수신된 신호를 카운트하는 외부 신호 카운터(61) 및; 이 외부 신호 카운터(61)로부터 출력되는 신호를 지연시키고 외부 신호 카운터(61)로 피드백시켜 시스템에 동조된 모니터 클럭을 발생시키도록 하는 여러 개의 디레이(Delay) 소자로 이루어진 지연부(62)로 구성된다.
상기와 같이 구성된 본 발명에 따른 실시예의 작용은 다음과 같다.
먼저 상기 주클럭 카운터(10)와 부클럭 카운터(20)에서는 입력되는 주클럭과 부클럭을 카운트하다가 클럭 신호가 입력되지 않으면 주클럭 페일 판별 카운터(30)와 부클럭 판별 카운터(40)를 인에이블(Enable)시키는 제어 신호를 출력하고, 상기 모니터 클럭 발생기(60)의 디레이부(62)는 최소한 한 개 이상의 디레이 소자로 구성되며, 본 실시예에서는 4개 이상의 버퍼와, NAND게이트 및, OR게이트로 이루어 져 있다.
만약 주클럭의 페일이 발생되면, 상기 주클럭 카운터(10)에서는 주클럭 페일 판별 카운터(30)를 인에이블시키는 제어 신호를 출력하는데, 이 제어 신호가 상기 주클럭 페일 판별 카운터(30)로 인가되면, 이 주클럭 페일 판별 카운터(30)에서는 상기 모니터 클럭 발생기(60)로부터 시스템에 필요한 모니터 클럭으로 동조되어 출력되는 신호를 카운트하여 도 3b에 도시된 바와 같이, 카운트된 클럭수 만큼의 하이 레벨 신호를 출력하여 주클럭의 페일 발생을 알려 주게 된다.
그리고 주클럭의 페일이 해소되면 상기 주클럭 카운터(10)에서 주클럭 페일 판별 카운터(30)로 인가되는 제어 신호는 차단되고, 이에 따라서 주클럭의 페일을 알려 주던 하이 레벨 신호는 로우 레벨 신호로 원상복귀된다.
또한 부클럭의 페일이 발생되면, 상기 부클럭 카운터(20)에서는 부클럭 페일 판별 카운터(40)를 인에이블시키는 제어 신호를 출력하는데, 이 제어 신호가 상기 부클럭 페일 판별 카운터(40)로 인가되면, 이 부클럭 페일 판별 카운터(40)에서는 상기 모니터 클럭 발생기(60)로부터 시스템에 필요한 모니터 클럭으로 동조되어 출력되는 신호를 카운트하여 도 3c에 도시된 바와 같이, 카운트된 클럭수 만큼의 하이 로우 레벨 신호를 출력하여 부클럭의 페일 발생을 알려 주게 된다.
그리고 부클럭의 페일이 해소되면 상기 부클럭 카운터(20)에서 부클럭 페일 판별 카운터(40)로 인가되는 제어 신호는 차단되고, 이에 따라서 부클럭의 페일을 알려 주던 하이 레벨 신호는 로우 레벨 신호로 원상복귀된다.
상기의 두 경우가 동시에 발생되면, 즉 주클럭과 부클럭의 페일이 동시에 발생되면, 상기 주클럭 카운터(10)와 부클럭 카운터(20)에서는 주클럭 페일 판별 카운터(30)와 부클럭 카운터(40)를 인에이블시키는 제어 신호를 각각 출력하는데, 이 각각의 제어 신호가 상기 주클럭 페일 판별 카운터(30)와 부클럭 페일 판별 카운터(40)로 인가되면, 주클럭 페일 판별 카운터(30)와 부클럭 페일 판별 카운터(40)에서는 상기 모니터 클럭 발생기(60)로부터 시스템에 필요한 모니터 클럭으로 동조되어 출력되는 신호를 각각 카운트하여 도 3d에 도시된 바와 같이, 카운트된 클럭수 만큼의 하이 레벨 신호를 출력하여 주클럭과 부클럭의 페일 발생을 알려 주게 된다.
그리고 상기와 같이 동시에 발생된 클럭의 페일이 해소되면 상기 주클럭 카운터(10)와 부클럭 카운터(20)에서 주클럭 페일 판별 카운터(30)와 부클럭 페일 판별 카운터(40)로 인가되는 각 제어 신호들은 차단되고, 이에 따라서 각 클럭의 페일을 알려 주던 하이 레벨 신호는 로우 레벨 신호로 원상복귀된다.
이상에서 살펴 본 바와 같이, 본 발명에 따른 장치를 이용하여 디지털 시스템에서 전송되는 주클럭과 부클럭의 페일을 판별하게 되면, 주클럭과 부클럭의 페일이 동시에 발생되더라도 클럭의 페일을 판별할 수가 있으며, ASIC 혹은 FPGA 등과 같은 원칩(One chip)의 디지털 소자로 이루어진 시스템 내부에 간단하게 설치할 수 있기 때문에 종래의 로컬 오실레이터를 모니터 클럭의 발생원으로 사용할 경우에 비해 회로의 구성이 용이하고 설치 비용이 절감되는 효과가 있다.

Claims (1)

  1. 디지털 시스템의 외부 장치로부터 수신된 신호를 해당 시스템 클럭의 페일을 판별하기 위한 모니터 클럭으로 동조시키도록 된 모니터 클럭 발생기(60)로부터 출력되는 신호를 모니터 클럭으로 하여 주클럭 혹은 부클럭의 페일이 발생되면 주클럭 카운터(10) 혹은 부클럭 카운터(10)로부터 출력되는 제어 신호에 의해 인에이블(Enable)되는 주클럭 페일 판별 카운터(30) 혹은 부클럭 페일 판별 카운터(40)에 의해 클럭의 페일을 판별할 수 있도록 된 클럭 페일 판별 장치에 있어서,
    상기 모니터 클럭 발생기(60)가 시스템의 외부 장치로부터 수신된 신호를 카운트하는 외부 신호 카운터(61) 및; 이 외부 신호 카운터(61)로부터 출력되는 신호를 지연시키고 외부 신호 카운터(61)로 피드백시켜 시스템에 동조된 모니터 클럭을 발생시키도록 하는 여러 개의 디레이(Delay) 소자로 이루어진 지연부(62)로 구성된 것을 특징으로 하는 클럭의 페일 판별 장치.
KR1019960039373A 1996-09-11 1996-09-11 클럭의 페일 판별 장치 KR100201333B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960039373A KR100201333B1 (ko) 1996-09-11 1996-09-11 클럭의 페일 판별 장치
US08/927,405 US5946362A (en) 1996-09-11 1997-09-10 Apparatus for detecting clock failure for use in a synchronous transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960039373A KR100201333B1 (ko) 1996-09-11 1996-09-11 클럭의 페일 판별 장치

Publications (2)

Publication Number Publication Date
KR19980020774A KR19980020774A (ko) 1998-06-25
KR100201333B1 true KR100201333B1 (ko) 1999-06-15

Family

ID=19473408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960039373A KR100201333B1 (ko) 1996-09-11 1996-09-11 클럭의 페일 판별 장치

Country Status (2)

Country Link
US (1) US5946362A (ko)
KR (1) KR100201333B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998056137A1 (en) * 1997-06-02 1998-12-10 Nokia Networks Oy A circuit and method for receiving data
US6668334B1 (en) 2000-06-27 2003-12-23 Lucent Technologies Inc. Apparatus for detecting clock failure within a fixed number of cycles of the clock
US7434106B2 (en) * 2002-07-31 2008-10-07 Seagate Technology Llc Reference clock failure detection on serial interfaces
US20040230673A1 (en) * 2003-04-17 2004-11-18 International Business Machines Corporation Virtual counter device tolerant to hardware counter resets
US7038508B2 (en) * 2004-04-30 2006-05-02 Intel Corporation Methods and apparatuses for detecting clock loss in a phase-locked loop
JP2006172202A (ja) * 2004-12-16 2006-06-29 Nec Electronics Corp 半導体装置
CN100440876C (zh) * 2005-04-22 2008-12-03 松下电器产业株式会社 通信装置
WO2007110099A1 (en) * 2006-03-27 2007-10-04 Freescale Semiconductor, Inc. Apparatus for detecting clock failure and method therefor
JP5278475B2 (ja) * 2011-03-28 2013-09-04 株式会社デンソー 情報伝達装置
CN110505515A (zh) * 2019-08-30 2019-11-26 四川长虹电器股份有限公司 用于多屏服务保活的系统及方法
US11411666B2 (en) * 2020-05-19 2022-08-09 Juniper Networks, Inc. Clock fault detection and correction between synchronized network devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005193A (en) * 1989-06-29 1991-04-02 Texas Instruments Incorporated Clock pulse generating circuits
US5404363A (en) * 1991-11-27 1995-04-04 Honeywell Inc. Two-fail-operational fault-tolerant multiple clock system
JPH06214821A (ja) * 1992-03-02 1994-08-05 Motorola Inc 逐次自己アドレス解読機能を有するデ−タ処理システムとその動作方法
US5642069A (en) * 1994-04-26 1997-06-24 Unisys Corporation Clock signal loss detection and recovery apparatus in multiple clock signal system
JP2985056B2 (ja) * 1995-09-29 1999-11-29 日本プレシジョン・サーキッツ株式会社 Ｉｃ試験装置
US5790609A (en) * 1996-11-04 1998-08-04 Texas Instruments Incorporated Apparatus for cleanly switching between various clock sources in a data processing system

Also Published As

Publication number Publication date
US5946362A (en) 1999-08-31
KR19980020774A (ko) 1998-06-25

Similar Documents

Publication Publication Date Title
US5811998A (en) State machine phase lock loop
EP1675267B1 (en) Periodic electrical signal frequency monitoring systems and methods
KR100201333B1 (ko) 클럭의 페일 판별 장치
US5537655A (en) Synchronized fault tolerant reset
US5371764A (en) Method and apparatus for providing an uninterrupted clock signal in a data processing system
US4949052A (en) Clock signal generator having back-up oscillator substitution
EP1237282B1 (en) Circuit for the detection of clock signal period abnormalities
KR20010043557A (ko) 클록이상검출기 및 클록이상 검출장치
US4379993A (en) Pulse failure monitor circuit employing selectable frequency reference clock and counter pair to vary time period of pulse failure indication
US5977837A (en) Phase selector for external frequency divider and phase locked loop
US5436927A (en) Method and apparatus for testing frequency symmetry of digital signals
US6246261B1 (en) Circuit for detecting the disappearing of a periodic signal
US6898725B2 (en) Method for adjusting system clocks using dynamic clock ratio detector to detect clock ratio between clock domain of driver and counting receiver clock domain
KR100221496B1 (ko) 동기상태 감시회로
EP0572135B1 (en) State machine phase lock loop
US6859912B2 (en) Method and circuit arrangement for clock recovery
KR0144328B1 (ko) 클럭 오류 감지회로
KR920003518B1 (ko) 클럭 위상비교를 이용한 에러검출 회로
KR100332205B1 (ko) 클럭신호모니터회로
KR100206906B1 (ko) 타이머/카운터 회로
KR960010757B1 (ko) 클럭 감시 장치
KR970002944B1 (ko) 클록 장애 검출 장치
KR0164817B1 (ko) 워치독 타이머회로
KR100247033B1 (ko) 동기식 전송시스템에서 데이터 통신 채널의 클럭 장애 검출 및 보상장치
JPH0431128B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020313

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee