KR970002944B1 - 클록 장애 검출 장치 - Google Patents

클록 장애 검출 장치 Download PDF

Info

Publication number
KR970002944B1
KR970002944B1 KR1019940010341A KR19940010341A KR970002944B1 KR 970002944 B1 KR970002944 B1 KR 970002944B1 KR 1019940010341 A KR1019940010341 A KR 1019940010341A KR 19940010341 A KR19940010341 A KR 19940010341A KR 970002944 B1 KR970002944 B1 KR 970002944B1
Authority
KR
South Korea
Prior art keywords
signal
clock
interrupt
counter
receiving
Prior art date
Application number
KR1019940010341A
Other languages
English (en)
Other versions
KR950035175A (ko
Inventor
윤용석
Original Assignee
대우통신 주식회사
박성규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우통신 주식회사, 박성규 filed Critical 대우통신 주식회사
Priority to KR1019940010341A priority Critical patent/KR970002944B1/ko
Publication of KR950035175A publication Critical patent/KR950035175A/ko
Application granted granted Critical
Publication of KR970002944B1 publication Critical patent/KR970002944B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766Error or fault reporting or storing
    • G06F11/0772Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내용없음

Description

클록 장애 검출 장치
도면은 본 발명에 따른 클록 장애 검출 장치의 일 실시예를 나타낸 블럭도
* 도면의 주요부분에 대한 부호의 설명
1 : 비교부 2 : 카운터
3 : 상태 표시부 4 : 인터럽트 발생부
5 : 논리합 회로
본 발명은 클록(Clock) 장애 검출에 관한 것으로, 특히 통신 장치에서 사용하는 클록 장애 검출하기에 적합한 클록 장애 검출 장치에 관한 것이다.
일반적으로, 통신 장치에서 사용하는 클록에 장애가 발생할 경우 이를 통신 장치의 제어부측에 알려주어 적절한 조치가 이루어지도록 해야한다.
이와 관련하여, 종래 통신 장치에서 사용하는 클록에 장애가 발생하면 통신 장치의 기능이 마비되는 등 통신 장치의 대부분의 기능에 심각한 장애가 초래된다.
본 발명은 이와 같은 종래의 결점을 해결하기 위하여 안출한 것으로, 소정의 장치에 사용되는 클록 장애시 이를 검출하여 해당 장치의 제어부측에 알려주어 적합한 조치가 이루어지도록 하는 클록 장애 검출 장치를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 클록과 감시용 신호를 비교하는 비교부와, 비교부의 신호를 클리어(Clear) 신호로 인가 받아 클록을 카운트(Count)하는 카운터(Counter)와, 카운터의 신호를 인가 받아 인에이블 신호(Enable signal)에 따라 클록 장애시 인터럽트신호(Interrupt signal)를 출력하는 인터럽트 발생부와, 카운터의 신호와 감시용 신호를 인가 받아 클록 장애시 클록 장애상태를 저장하며 장애된 클록의 종류를 디스플레이(Display)하는 상태 표시부와, 인터럽트 발생부의 신호를 인가 받아 인에이블 신호에 따라 클록 장애시 인터럽트 신호를 해당 제어부측에 인가하기 위한 논리합회로(OR gate)로 이루어지는 것을 특징으로 한다.
이하에서 이와 같은 본 발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
첨부된 도면을 참조하면, 첨부된 도면은 본 발명에 따른 클록 장애 검출 장치의 일 실시예를 나타낸 블록도로, 클록과 감시용 신호를 비교하여 카운터(2)의 클리어용 신호를 출력하는 비교부(1)와, 비교부(1)의 클리어 신호를 인가 받아 클록을 카운트하여 클록 장애시 신호를 출력하는 카운터(2)와, 카운터(2)의 신호를 인가 받아 인에이블 신호에 따라 클록 장애시 인터럽트 신호를 출력하는 인터럽트 발생부(4)와, 카운터(2)의 신호와 감시용 신호를 인가 받아 클록 장애시 클록 장애상태를 저장하며 장애된 클록의 종류를 디스플레이하는 상태 표시부(3)와, 인터럽트 발생부(4)의 신호를 인가 받아 인에이블 신호에 따라 클록 장애시 인터럽트 신호를 해당 제어부측(도면 중에 도시되지 않음)에 인가하기 위한 논리합 회로(5)로 이루어진다.
이와 같이 이루어진 본 발명을 보면, 먼저, 비교부(1)는 클록과 클록보다 높은 주파수로 된 감시용 신호를 비교하여 카운터(2)를 클리어하기 위한 신호를 출력하며, 카운터(2)는 비교부(1)의 클리어 신호에 따라 클록을 카운트하여 클록 장애시 신호를 출력한다.
여기서, 카운터(2)는 클록이 정상이면 로우 레벨(Low level)의 신호를 출력하고, 클록에 장애가 발생할 경우 하이 레벨(High level)의 신호를 출력 즉, 클록 장애여부에 따라 로우 레벨의 신호 또는 하이 레벨의 신호를 선택적으로 출력한다.
다음, 인터럽트 발생부(4)는 카운터(2)의 신호를 인가 받아 인에이블 신호에 따라 클록 장애시 인터럽트신호를 출력하고, 상태 표시부(3)는 카운터(2)의 신호와 감시용 신호를 인가 받아 클록 장애시 클록 장애상태를 저장하며 장애된 클록의 종류를 디스플레이하여 클록 장애시 장애된 클록의 종류를 사용자가 용이하게 알 수 있도록 한다.
이어, 논리합 회로(5)는 인터럽트 발생부(4)의 신호를 인가 받아 인에이블 신호에 따라 즉, 인터럽트 발생부(4)의 신호와 인에이블 신호를 논리합 연산함으로써 클록 장애시 인터럽트 신호를 해당 제어부측에 인가한다.
여기서, 상기 각 인에이블 신호는 인터럽트 발생부(4) 및 논리합 회로(5)의 동작 여부를 각각 결정 즉, 인터럽트 발생부(4) 및 논리합 회로(5)는 인에이블될 경우에 정상적으로 동작한다.
또한, 상기 논리합 회로(5)의 논리 동작을 [표 1]로 나타내 보면 다음과 같다.
[표 1]
즉, 상기 논리합 회로(5)는 그 자신에 인가되는 인에이블 신호가 로우 레벨일 때 인터럽트 발생부(4)의 출력에 따른 신호를 출력한다.
그리고, 이와 같은 클록 장애 검출 장치를 다수개 형성하여 각 클록의 장애여부를 검출하여 해당 제어부측에 이를 각각 알림으로써 각 클록 장애에 따른 조치를 취할수 있도록 할 수도 있다.
이상에서 설명한 바와 같이 본 발명은 디지탈 회로를 사용하는 통신 장치 등에서 사용하는 클록에 장애가 발생할 경우 이를 검출하여 프로세서(Processor) 등의 해당 제어부측에 알려주어 적합한 조치가 이루어지도록 함으로써 클록을 사용하는 장치의 동작 신뢰성이 향상되는 효과가 있다.

Claims (2)

  1. 클록과 감시용 신호를 비교하는 비교부(1)와, 상기 비교부(1)의 신호를 클리어 신호로 인가 받아 클록을 카운트하는 카운터(2)와, 상기 카운터(2)의 신호를 인가 받아 인에이블 신호에 따라 클록 장애시 인터럽트 신호를 출력하는 인터럽트 발생부(4)와, 상기 카운터(2)의 신호와 감시용 신호를 인가 받아 클록 장애시 클록 장애상태를 저장하며 장애된 클록의 종류를 디스플레이 하는 상태 표시부(3)와, 상기 인터럽트 발생부(3)의 신호를 인가 받아 인에이블 신호에 따라 클록 장애시 인터럽트 신호를 해당 제어부측에 인가하기 위한 논리합 회로(5)를 포함하여 이루어지는 클록 장애 검출장치.
  2. 제1항에 있어서, 상기 감시용 신호로 클록보다 높은 주파수를 갖는 신호를 사용함을 특징으로하는 클록 장애 검출 장치.
KR1019940010341A 1994-05-12 1994-05-12 클록 장애 검출 장치 KR970002944B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940010341A KR970002944B1 (ko) 1994-05-12 1994-05-12 클록 장애 검출 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940010341A KR970002944B1 (ko) 1994-05-12 1994-05-12 클록 장애 검출 장치

Publications (2)

Publication Number Publication Date
KR950035175A KR950035175A (ko) 1995-12-30
KR970002944B1 true KR970002944B1 (ko) 1997-03-13

Family

ID=19382906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940010341A KR970002944B1 (ko) 1994-05-12 1994-05-12 클록 장애 검출 장치

Country Status (1)

Country Link
KR (1) KR970002944B1 (ko)

Also Published As

Publication number Publication date
KR950035175A (ko) 1995-12-30

Similar Documents

Publication Publication Date Title
EP1675267B1 (en) Periodic electrical signal frequency monitoring systems and methods
US5157699A (en) Watchdog timer employing plural counters and discriminator for determining normal operating frequency range of input
JP4868980B2 (ja) シングルイベント機能割込み検出システム
US4342112A (en) Error checking circuit
US6469544B2 (en) Device for detecting abnormality of clock signal
KR970002944B1 (ko) 클록 장애 검출 장치
KR19980020774A (ko) 클럭의 페일 판별장치
JPH08316946A (ja) クロック断検出回路
KR930008680B1 (ko) 이상검출표시 회로가 내장된 반도체 소자
JPH04283840A (ja) 情報処理装置の診断方法
KR100208295B1 (ko) 클럭 감시장치
KR200379385Y1 (ko) 전자보드의 신호검출 및 에러 통보 장치
KR0142357B1 (ko) 그룹별 이벤트 플래그를 이용한 다중장애 경보처리 장치
KR200334102Y1 (ko) 쉬프트레지스터를이용한클럭감시회로
JP2526516B2 (ja) 障害監視方式
SU1312497A1 (ru) Устройство дл обнаружени ошибок в кодах
JPH05189271A (ja) 中央処理装置の異常検知装置
KR960012852B1 (ko) 시스템의 고장 검출 및 고장 부분 표시장치
SU1378050A1 (ru) Пересчетное устройство с контролем
JPH0263248A (ja) タスクプログラムの無限ループ障害検出方式
CN110350914A (zh) 一种片上系统
JPS56140441A (en) Display system
JPH098783A (ja) クロック断検出システム
JPH02242497A (ja) レベルアラーム検出装置
KR20020017017A (ko) 교환 시스템의 클럭 모니터링 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee