TW202249024A - 移位暫存器電路和用於控制移位暫存器電路的方法 - Google Patents

移位暫存器電路和用於控制移位暫存器電路的方法 Download PDF

Info

Publication number
TW202249024A
TW202249024A TW111102376A TW111102376A TW202249024A TW 202249024 A TW202249024 A TW 202249024A TW 111102376 A TW111102376 A TW 111102376A TW 111102376 A TW111102376 A TW 111102376A TW 202249024 A TW202249024 A TW 202249024A
Authority
TW
Taiwan
Prior art keywords
signal
transition
output
flip
circuit
Prior art date
Application number
TW111102376A
Other languages
English (en)
Other versions
TWI801100B (zh
Inventor
鄭淦元
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW202249024A publication Critical patent/TW202249024A/zh
Application granted granted Critical
Publication of TWI801100B publication Critical patent/TWI801100B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
    • H03K23/425—Out-of-phase gating or clocking signals applied to counter stages using bistables
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Shift Register Type Memory (AREA)
  • Communication Control (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一種移位暫存器電路，包含正反器鏈和控制電路。正反器鏈配置成接收輸入信號且輸出輸出信號。控制電路耦合到正反器鏈。控制電路配置成接收輸入信號和輸出信號，且根據輸入信號和輸出信號的信號緣變化來輸出控制信號以啟動正反器鏈。另外，還提供一種用於控制移位暫存器電路的方法。

Description

移位暫存器電路和用於控制移位暫存器電路的方法
本發明是有關於一種電子電路和一種用於控制電子電路的方法，且特別是有關於一種移位暫存器電路和一種用於控制移位暫存器電路的方法。
數位移位暫存器是一種常見的電路，其包含D型正反器鏈(chain of D-type flip-flops)且根據輸入時脈操作。輸入時脈輸入到每個D型正反器的時脈端。在輸入時脈的上升緣，每個正反器在輸出端Q上保持輸入端D中所呈現的資料值，直到輸入時脈的下一個上升緣。然而，即使當正反器的D端的輸入值不變時，正反器的輸入時脈也總是切換。這將消耗不必要的功率。
本發明提供一種移位暫存器電路，能夠在需要時被啟動，因此可減少移位暫存器電路的功率消耗。另外，還提供一種用於控制移位暫存器電路的方法。
本發明的實施例提供一種包含正反器鏈和控制電路的移位暫存器電路。正反器鏈配置成接收輸入信號且輸出輸出信號。控制電路耦合到正反器鏈。控制電路配置成接收輸入信號和輸出信號，且根據輸入信號和輸出信號的信號緣變化來輸出控制信號以啟動正反器鏈。
本發明的實施例提供一種用於控制移位暫存器電路的方法。移位暫存器電路包含正反器鏈。所述方法包含：從正反器鏈接收輸入信號和輸出信號；對輸入信號和輸出信號的信號緣變化進行計數，其中輸入信號和輸出信號的信號緣變化包括輸入信號的轉變事件的開始和輸出信號的轉變事件的結束；比較輸入信號的轉變事件的開始的第一計數數目與輸出信號的轉變事件的結束的第二計數數目；以及當第一計數數目與第二計數數目不同時，輸出控制信號以啟動正反器鏈。
參考圖1，本實施例的移位暫存器電路100包含正反器鏈(flip-flop chain)110和控制電路120。控制電路120耦合到正反器鏈110。正反器鏈110配置成接收輸入信號I1且輸出輸出信號I2。控制電路120配置成接收輸入信號I1和輸出信號I2，且根據輸入信號I1和輸出信號I2的信號緣變化(edge transitions)來輸出控制信號I7以啟動正反器鏈110。
具體來說，正反器鏈110包含串聯耦合的N個正反器112和多工器電路114，其中N是大於0的整數。在本實施例中，正反器112為例如D型正反器。每一個正反器112包含輸入端D、輸出端Q以及時脈端CK。每個正反器112的輸入端D連接到前一個正反器112的輸出端Q。輸入信號I1輸入到第一個正反器112的輸入端D，且輸出信號I2從最後一個正反器112的輸出端Q輸出。控制信號I7輸入到每個正反器112的時脈端CK。在控制信號I7的上升緣，啟動正反器鏈110，使得每個正反器112在輸出端Q上保持輸入端D中所呈現的資料值，直到控制信號I7的下一個上升緣。
對於輸入信號I1與輸出信號I2的不同之間時延，將任選的多工器電路114添加到正反器鏈110。如圖1中所示，在兩個正反器之間添加多工器電路114。取決於輸入信號I1與輸出信號I2之間的所需時延，可改變選擇信號S1以繞過特定數目的正反器112。用於不同多工器電路114的選擇信號S1可能不同，即，存在N-1個不同的選擇信號S1，且一個選擇信號S1用於一個多工器電路114。
在本實施例中，輸入信號I1和輸出信號I2的信號緣變化包含輸入信號I1的轉變事件(shift event)的開始和輸出信號I2的轉變事件的結束。控制電路120對可以是輸入信號I1的信號緣變化的轉變事件的開始的數目進行計數；以及對可以是輸出信號I2的信號緣變化的轉變事件的結束的數目進行計數。輸入信號I1的轉變事件的開始指示輸入信號I1的值的改變，且輸出信號I2的轉變事件的結束指示輸出信號I2的值的改變。當輸入信號I1的轉變事件的開始的第一計數數目與輸出信號I2的轉變事件的結束的第二計數數目不同時，控制電路120進一步接收輸入時脈I3且輸出控制信號I7以啟動正反器鏈110。控制電路120可進一步根據輸入時脈I3輸出控制信號I7。因此，當計數不同時，控制信號I7切換以啟動正反器鏈110。在一實施例中，控制信號I7可以是門控時脈。正反器鏈110並不總是工作，因此可減少移位暫存器電路100的功率消耗。
參考圖2，以正反器鏈110中的7個正反器為例，本實施例的控制電路120包含第一計數器電路121、第二計數器電路122以及比較器電路125。第一計數器電路121耦合到正反器鏈110。第一計數器電路121配置成接收輸入信號I1，對可以是輸入信號I1的信號緣變化的轉變事件的開始的數目進行計數，且輸出包含第一計數數目的資訊的計數信號I4。第二計數器電路122耦合到正反器鏈110。第二計數器電路122配置成接收輸出信號I2，對可以是輸出信號I2的信號緣變化的轉變事件的結束的數目進行計數，且輸出包含第二計數數目的資訊的計數信號I5。
對於其中輸入信號I1在輸入信號未啟動時保持在邏輯狀態0（或邏輯狀態1），且在啟動時切換到相反邏輯狀態，即邏輯狀態1（或邏輯狀態0），並在相反邏輯狀態下保持較小週期（cycle）數（例如2個週期）的移位暫存器應用，轉變事件的開始可定義為輸入信號I1的上升緣，且轉變事件的結束可定義為輸出信號I2的下降緣。可參考所屬技術領域的通常知識的計數器電路來實施第一計數器電路121和第二計數器電路122。
比較器電路125耦合到第一計數器電路121和第二計數器電路122。比較器電路125配置成接收計數信號I4和計數信號I5。比較器電路125進一步配置成比較第一計數數目與第二計數數目，且當第一計數數目與第二計數數目不同時，輸出控制信號I7以啟動正反器鏈110。具體來說，比較器電路125包含比較器251和及閘252。比較器251可通過使用本領域中已知的數位比較器電路來實施。比較器251接收計數信號I4和計數信號I5且比較第一計數數目與第二計數數目。比較器251將包含比較結果的資訊的比較信號I6輸出到及閘252。及閘252接收比較信號I6和輸入時脈I3。及閘252根據比較信號I6和輸入時脈I3的邏輯狀態輸出控制信號I7。也就是說，比較器電路125進一步根據輸入時脈I3輸出控制信號I7。
參考圖2和圖3，輸入信號I1的上升緣310的轉變指示輸入信號I1的值的改變，例如從未啟動邏輯狀態0（低電位）到邏輯狀態1（高電位）。第一計數器電路121在週期數為5之後輸出包含等於1的第一計數數目的計數信號I4。
另一方面，輸出信號I2的下降緣320的轉變指示輸出信號I2的值的改變，例如從邏輯狀態1到邏輯狀態0。第二計數器電路122在週期數為14之後輸出包含等於1的第二計數數目的計數信號I5。
在週期數5到13期間，第一計數數目等於1且第二計數數目等於0。第一計數數目與第二計數數目不同，因此比較器電路125輸出控制信號I7作為時脈信號以啟動正反器鏈110。控制信號I7在輸入計數器和輸出計數器的內容不同時切換。圖3中示出一個轉變事件。輸入信號I1的上升緣310的轉變經檢測為轉變事件的開始，且輸出信號I2的下降緣320的轉變經檢測為轉變事件的結束。
參考圖2和圖4，圖4中示出三個轉變事件。輸入信號I1的邏輯狀態1的長度固定為兩個週期，且輸入信號I1的邏輯狀態0的最小長度為兩個週期。
在本實施例中，第一計數器電路121在輸入信號I1中存在上升緣時增量，且第二計數器電路122在輸出信號I2中存在下降緣時增量。在週期數1到17期間，第一計數數目與第二計數數目不同，因此比較器電路125輸出控制信號I7作為時脈信號以啟動正反器鏈110。控制信號I7在輸入計數器和輸出計數器的內容不同時切換。
另外，可參考所屬技術領域的通常知識獲得第一計數器電路121和第二計數器電路122的硬體結構的足夠教示、建議以及實施說明。
在圖3和圖4的實施例中，輸入信號的上升緣的轉變經檢測為轉變事件的開始，且輸出信號的下降緣的轉變經檢測為轉變事件的結束，但本發明不限於此。在一實施例中，輸入信號的下降緣的轉變可經檢測為轉變事件的開始，且輸出信號的上升緣的轉變可經檢測為轉變事件的結束。也就是說，輸入信號的上升緣和下降緣的其中一者的轉變可經檢測為轉變事件的開始，且輸出信號的上升緣和下降緣的其中另一者的轉變可經檢測為轉變事件的結束。
參考圖2和圖5，圖5的移位暫存器電路400與圖2的移位暫存器電路100類似，主要差異在於控制電路420更包含第一檢測器電路123和第二檢測器電路124。
具體來說，第一檢測器電路123耦合到正反器鏈110和第一計數器電路121。第一檢測器電路123包含互斥或閘。第一檢測器電路123配置成檢測正反器鏈110的第一個正反器112的輸入信號I1和輸出信號I8。輸入信號I1和輸出信號I8的不同邏輯狀態指示輸入信號I1的轉變且為轉變事件的開始。第一檢測器電路123進一步配置成將待計數的第一檢測信號I9輸出到第一計數器電路121。第一檢測信號I9指示輸入信號I1的信號緣變化。
第二檢測器電路124耦合到正反器鏈110和第二計數器電路122。第二檢測器電路124包含互斥或閘和正反器。正反器可以是D型正反器。第二檢測器電路124配置成檢測輸出信號I2且將待計數的第二檢測信號I10輸出到第二計數器電路122。第二檢測信號I10指示輸出信號I2的信號緣變化作為轉變事件的結束。第二檢測器電路124由控制信號I7啟動。
參考圖5和圖6，當輸入信號I1從邏輯狀態0改變到邏輯狀態1時，互斥或閘的輸出將為1，且第一計數器電路121將增加1。也就是說，第一計數器電路121在互斥或閘的輸出較高時增量。類似地，第二計數器電路122在互斥或閘的輸出較高時增量。
在週期數3到9期間，第一計數數目等於1且第二計數數目等於0。第一計數數目與第二計數數目不同，因此比較器電路125輸出控制信號I7作為時脈信號以啟動正反器鏈110。在本實施例中，圖6中示出一個轉變事件。輸入信號I1的上升緣610的轉變經檢測為轉變事件的開始，且輸出信號I2的上升緣620的轉變經檢測為轉變事件的結束。
參考圖5和圖7，當輸入信號I1從邏輯狀態0改變到邏輯狀態1，或從邏輯狀態1改變到邏輯狀態0時，第一檢測器電路123的互斥或閘的輸出將為1，且第一計數器電路121將增加1。類似地，當輸出信號I2從邏輯狀態0改變到邏輯狀態1，或從邏輯狀態1改變到邏輯狀態0時，第二檢測器電路124的互斥或閘的輸出將為1，且第二計數器電路122將增加1。
在週期數1到14期間，第一計數數目與第二計數數目不同，因此比較器電路125輸出控制信號I7作為時脈信號以啟動正反器鏈110。控制信號I7在輸入計數器和輸出計數器的內容不同時切換。
圖7中示出八個轉變事件。輸入信號I1的上升緣610的轉變經檢測為轉變事件的開始，且輸出信號I2的上升緣620的轉變經檢測為轉變事件的結束。輸入信號I1的下降緣710的轉變經檢測為另一轉變事件的開始，且輸出信號I2的下降緣720的轉變經檢測為另一轉變事件的結束。
也就是說，在圖7的實施例中，輸入信號的上升緣和下降緣的其中一者的轉變可經檢測為轉變事件的開始，且輸出信號的上升緣和下降緣的其中另一者的轉變可經檢測為轉變事件的結束。
參考圖8，進一步公開了第一計數器電路821和第二計數器電路822的電路結構。輸入信號I1的上升緣用於觸發第一計數器電路821，且輸出信號I2的下降緣用於觸發第二計數器電路822。也就是說，輸入信號I1用作第一計數器電路821中的正緣觸發的正反器210的時脈，且輸出信號I2用作第二計數器電路822中的負緣觸發的正反器220的時脈。因此，不需要用於檢測輸入信號I1和輸出信號I2的額外檢測器電路。
參考圖1和圖9，用於控制本實施例的移位暫存器電路的方法至少適於圖1的移位暫存器電路100，但本發明不限於此。以移位暫存器電路100為例，在步驟S100中，控制電路120從正反器鏈110接收輸入信號I1和輸出信號I2。在步驟S110中，控制電路120對輸入信號I1和輸出信號I2的信號緣變化進行計數，其中輸入信號I1和輸出信號I2的信號緣變化包含輸入信號I1的轉變事件的開始和輸出信號I2的轉變事件的結束。在步驟S120中，控制電路120比較輸入信號I1的轉變事件的開始的第一計數數目與輸出信號I2的轉變事件的結束的第二計數數目。在步驟S130中，當第一計數數目與第二計數數目不同時，控制電路120輸出控制信號I7以啟動正反器鏈110。
另外，可從圖1到圖8的實施例中獲得關於本發明實施例的用於控制移位暫存器電路的方法的足夠教示、建議以及實施說明，且因此下文中不再重複其相關描述。
綜上所述，在本發明的實施例中，當輸入計數與輸出計數不同時，控制電路輸出控制信號以啟動正反器鏈。因此，正反器鏈並不總是工作，使得可減少移位暫存器電路的功率消耗。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、400:移位暫存器電路 110:正反器鏈 112:正反器 114:多工器電路 120、420:控制電路 121、821:第一計數器電路 122、822:第二計數器電路 123:第一檢測器電路 124:第二檢測器電路 125:比較器電路 251:比較器 252:及閘 310、610、620:上升緣 320、710、720:下降緣 CK:時脈端 D:輸入端 I1:輸入信號 I2、I8:輸出信號 I3:輸入時脈 I4、I5:計數信號 I6:比較信號 I7:控制信號 I9:第一檢測信號 I10:第二檢測信號 Q:輸出端 S1:選擇信號 S100、S110、S120、S130:步驟
圖1示出根據本發明的實施例的移位暫存器電路的示意圖。 圖2示出根據本發明的另一實施例的移位暫存器電路的示意圖。 圖3示出根據本發明的實施例的圖2中所描繪的移位暫存器電路的波形圖。 圖4示出根據本發明的另一實施例的圖2中所描繪的移位暫存器電路的波形圖。 圖5示出根據本發明的另一實施例的移位暫存器電路的示意圖。 圖6示出根據本發明的實施例的圖5中所描繪的移位暫存器電路的波形圖。 圖7示出根據本發明的另一實施例的圖5中所描繪的移位暫存器電路的波形圖。 圖8示出根據本發明的另一實施例的移位暫存器電路的示意圖。 圖9為示出根據本發明的實施例的用於控制移位暫存器電路的方法中的步驟的流程圖。
100:移位暫存器電路
110:正反器鏈
112:正反器
114:多工器電路
120:控制電路
CK:時脈端
D:輸入端
I1:輸入信號
I2:輸出信號
I3:輸入時脈
I7:控制信號
Q:輸出端
S1:選擇信號

Claims (16)

  1. 一種移位暫存器電路，包括： 正反器鏈，配置成接收輸入信號且輸出輸出信號；以及 控制電路，耦合到所述正反器鏈，且配置成接收所述輸入信號和所述輸出信號，並根據所述輸入信號和所述輸出信號的信號緣變化來輸出控制信號以啟動所述正反器鏈。
  2. 如請求項1所述的移位暫存器電路，其中所述輸入信號和所述輸出信號的所述信號緣變化包括所述輸入信號的轉變事件的開始和所述輸出信號的轉變事件的結束，以及 所述控制電路對所述輸入信號的所述轉變事件的開始和所述輸出信號的所述轉變事件的結束進行計數，且當所述輸入信號的所述轉變事件的開始的第一計數數目與所述輸出信號的所述轉變事件的結束的第二計數數目不同時，所述控制電路輸出所述控制信號以啟動所述正反器鏈。
  3. 如請求項2所述的移位暫存器電路，其中所述控制電路包括： 第一計數器電路，耦合到所述正反器鏈，且配置成接收所述輸入信號，對所述輸入信號的所述轉變事件的開始進行計數且輸出所述第一計數數目；以及 第二計數器電路，耦合到所述正反器鏈，且配置成接收所述輸出信號，對所述輸出信號的所述轉變事件的結束進行計數且輸出所述第二計數數目。
  4. 如請求項3所述的移位暫存器電路，其中所述控制電路更包括： 比較器電路，耦合到所述第一計數器電路和所述第二計數器電路，且配置成接收並比較所述第一計數數目和所述第二計數數目，且當所述第一計數數目與所述第二計數數目不同時，輸出所述控制信號以啟動所述正反器鏈。
  5. 如請求項4所述的移位暫存器電路，其中所述比較器電路進一步根據輸入時脈輸出所述控制信號。
  6. 如請求項1所述的移位暫存器電路，其中所述控制電路接收輸入時脈且進一步根據輸入時脈輸出所述控制信號。
  7. 如請求項3所述的移位暫存器電路，其中所述控制電路更包括： 第一檢測器電路，耦合到所述正反器鏈和所述第一計數器電路，且配置成檢測所述正反器鏈的正反器的所述輸入信號和輸出信號，並將第一檢測信號輸出到所述第一計數器電路，其中所述第一檢測信號指示所述輸入信號的所述轉變事件的開始；以及 第二檢測器電路，耦合到所述正反器鏈和所述第二計數器電路，且配置成檢測所述輸出信號並將第二檢測信號輸出到所述第二計數器電路，其中所述第二檢測信號指示所述輸出信號的所述信號緣變化。
  8. 如請求項2所述的移位暫存器電路，其中所述輸入信號的所述轉變事件的開始指示所述輸入信號的值的改變，且所述輸出信號的所述轉變事件的結束指示所述輸出信號的值的改變。
  9. 如請求項8所述的移位暫存器電路，其中所述輸入信號的上升緣和下降緣的轉變經檢測為所述轉變事件的開始，且所述輸出信號的上升緣和下降緣的轉變經檢測為所述轉變事件的結束。
  10. 如請求項8所述的移位暫存器電路，其中所述輸入信號的上升緣和下降緣中的其中一者的轉變經檢測為所述轉變事件的開始，且所述輸出信號的所述上升緣和所述下降緣中的其中另一者的轉變經檢測為所述轉變事件的結束。
  11. 一種用於控制移位暫存器電路的方法，其中所述移位暫存器電路包括正反器鏈，所述方法包括： 從所述正反器鏈接收輸入信號和輸出信號； 對所述輸入信號和所述輸出信號的信號緣變化進行計數，其中所述輸入信號和所述輸出信號的所述信號緣變化包括所述輸入信號的轉變事件的開始和所述輸出信號的轉變事件的結束； 比較所述輸入信號的所述轉變事件的開始的第一計數數目與所述輸出信號的所述轉變事件的結束的第二計數數目；以及 當所述第一計數數目與所述第二計數數目不同時，輸出控制信號以啟動所述正反器鏈。
  12. 如請求項11所述的用於控制所述移位暫存器電路的方法，更包括： 檢測所述正反器鏈的正反器的所述輸入信號和輸出信號且輸出第一檢測信號，其中所述第一檢測信號指示所述輸入信號的所述轉變事件的開始；以及 檢測所述輸出信號且輸出第二檢測信號，其中所述第二檢測信號指示所述輸出信號的所述信號緣變化。
  13. 如請求項12所述的用於控制所述移位暫存器電路的方法，其中所述輸入信號的所述轉變事件的開始指示所述輸入信號的值的改變，且所述輸出信號的所述轉變事件的結束指示所述輸出信號的值的改變。
  14. 如請求項13所述的用於控制所述移位暫存器電路的方法，其中所述輸入信號的上升緣和下降緣的轉變經檢測為所述轉變事件的開始，且所述輸出信號的上升緣和下降緣的轉變經檢測為所述轉變事件的結束。
  15. 如請求項13所述的用於控制所述移位暫存器電路的方法，其中所述輸入信號的上升緣和下降緣中的其中一者的轉變經檢測為所述轉變事件的開始，且所述輸出信號的所述上升緣和所述下降緣中的其中另一者的轉變經檢測為所述轉變事件的結束。
  16. 如請求項13所述的用於控制所述移位暫存器電路的方法，更包括： 接收輸入時脈且進一步根據輸入時脈輸出所述控制信號。
TW111102376A 2021-06-11 2022-01-20 移位暫存器電路和用於控制移位暫存器電路的方法 TWI801100B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/344,970 US11468958B1 (en) 2021-06-11 2021-06-11 Shift register circuit and a method for controlling a shift register circuit
US17/344,970 2021-06-11

Publications (2)

Publication Number Publication Date
TW202249024A true TW202249024A (zh) 2022-12-16
TWI801100B TWI801100B (zh) 2023-05-01

Family

ID=83547227

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111102376A TWI801100B (zh) 2021-06-11 2022-01-20 移位暫存器電路和用於控制移位暫存器電路的方法

Country Status (3)

Country Link
US (1) US11468958B1 (zh)
CN (1) CN115472204A (zh)
TW (1) TWI801100B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11972154B2 (en) * 2022-08-02 2024-04-30 Allegro Microsystems, Llc Configurable variable-length shift register circuits

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528789A (ja) 1991-07-25 1993-02-05 Sharp Corp 論理回路
EP0703663B1 (en) * 1994-09-21 1997-12-29 STMicroelectronics S.r.l. Programmable digital delay unit
FR2734966B1 (fr) * 1995-05-31 1997-08-14 Sgs Thomson Microelectronics Diviseur programmable rapide
US6009139A (en) * 1998-06-19 1999-12-28 International Business Machines Corporation Asynchronously programmable frequency divider circuit with a symmetrical output
TW419825B (en) * 1998-08-26 2001-01-21 Toshiba Corp Flip-flop circuit with clock signal control function and clock control signal
JP4095367B2 (ja) * 2002-07-23 2008-06-04 株式会社東芝 半導体集積回路装置
KR100487654B1 (ko) * 2002-10-22 2005-05-03 삼성전자주식회사 저전력 플립플롭 회로
US6989695B2 (en) * 2003-06-04 2006-01-24 Intel Corporation Apparatus and method for reducing power consumption by a data synchronizer
JP3726910B2 (ja) 2003-07-18 2005-12-14 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
DE102005060394B4 (de) * 2005-12-16 2012-10-11 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Betreiben einer Schaltungsanordnung
JP2009141569A (ja) 2007-12-05 2009-06-25 Sony Corp クロック信号生成回路、表示パネルモジュール、撮像デバイス及び電子機器
TWI376879B (en) 2008-09-23 2012-11-11 Univ Nat Chiao Tung All digital fast-lock self-calibrated multiphase delay-locked loop
US8023612B2 (en) * 2008-09-25 2011-09-20 Cisco Technology, Inc. Shift register with dynamic entry point particularly useful for aligning skewed data
EP2486569B1 (en) * 2009-10-09 2019-11-20 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device
DE102010023601A1 (de) * 2010-06-12 2011-12-15 Kostal Industrie Elektrik Gmbh Schaltungstopologie für einen Phasenanschluss eines Wechselrichters
KR101747885B1 (ko) * 2010-08-30 2017-06-27 에스케이하이닉스 주식회사 시프트 회로
US8654226B2 (en) 2011-03-16 2014-02-18 Analog Devices, Inc. Clock gated power saving shift register
CN103905035A (zh) * 2014-03-27 2014-07-02 四川和芯微电子股份有限公司 移位分频器电路

Also Published As

Publication number Publication date
US11468958B1 (en) 2022-10-11
CN115472204A (zh) 2022-12-13
TWI801100B (zh) 2023-05-01

Similar Documents

Publication Publication Date Title
JP5355401B2 (ja) クロックエッジ復元を有するパルスカウンタ
JP4388571B2 (ja) 高速クロック検知回路
US7889581B2 (en) Digital DLL circuit
US5526391A (en) N+1 frequency divider counter and method therefor
TW202249024A (zh) 移位暫存器電路和用於控制移位暫存器電路的方法
US6504876B1 (en) Pulse signal generating apparatus and pulse signal generating method
US6741670B2 (en) Counter circuit and reset therefor
TW202238365A (zh) 真實亂數產生器及真實亂數產生方法
JP4666462B2 (ja) カウンタ回路と、それを含む半導体装置
JP2003216267A (ja) クロック断検出回路
TWI820783B (zh) 時脈信號的頻率偵測裝置及其偵測方法
US11177799B2 (en) Debounce circuit with noise immunity and glitch event tracking
JP2606458Y2 (ja) 信号レベル監視回路
JP2002026704A (ja) クロック異常検出装置及びその方法
JP3201445B2 (ja) チャタリング防止回路
JP3984746B2 (ja) 警報検出回路
JP2686176B2 (ja) カウント値監視回路
JP3905022B2 (ja) クロック切替え装置
KR100429554B1 (ko) 프로그램 가능 카운터 회로
JP3789448B2 (ja) システムリソースプリスケーラを搭載したマイクロコントローラ
JP3348271B2 (ja) アラーム検出回路
CN112688670A (zh) 具有抗噪性和毛刺事件跟踪的去抖动电路
JPS62151921A (ja) デイジタルデ−タ推移検知回路
JPH02135823A (ja) Ｄ／ａ変換装置
JPH0537573A (ja) データ断検出回路