JPH06216729A - バッファ回路選択装置 - Google Patents

バッファ回路選択装置

Info

Publication number
JPH06216729A
JPH06216729A JP5022130A JP2213093A JPH06216729A JP H06216729 A JPH06216729 A JP H06216729A JP 5022130 A JP5022130 A JP 5022130A JP 2213093 A JP2213093 A JP 2213093A JP H06216729 A JPH06216729 A JP H06216729A
Authority
JP
Japan
Prior art keywords
clock
frequency
circuit
buffer
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5022130A
Other languages
English (en)
Inventor
Toshihiko Makino
俊彦 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP5022130A priority Critical patent/JPH06216729A/ja
Publication of JPH06216729A publication Critical patent/JPH06216729A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dram (AREA)
  • Pulse Circuits (AREA)

Abstract

(57)【要約】 【目的】 周波数が変化する信号を取扱う装置におい
て、周波数に応じて適切な特性をもったバッファを使用
できるようにして、波形歪発生の防止不要輻射の低減を
可能とするバッファ回路選択装置を提供する。 【構成】 周波数が変化する信号を処理する装置におい
て、ダイナミックレンジや最高周波数等の駆動能力の異
なる複数のバッファ回路を備え、その中から所望のバッ
ファ回路を選択するためのバッファ回路選択回路を備え
る。また、扱う信号が複数のクロック周波数信号である
場合に、クロック周波数検出回路と、その周波数に対応
して所望のクロック用バッファ回路を選択するためのク
ロック用バッファ選択回路3を備える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、各種ディジタル電子機
器の制御部等に使用されるバッファ回路に関し、特に、
クロック信号や処理する信号の周波数が可変な装置にお
いて、ダイナミックレンジや周波数通過帯域等、駆動能
力の異る複数のバッファ回路を備え、適宜、信号周波数
やクロック信号周波数に対応して最適のバッファ回路を
選択できる様に構成したバッファ回路選択装置に関す
る。
【0002】
【従来の技術】情報処理装置等、各種ディジタル電子機
器の制御部等には種々の目的の為にバッファ回路が多用
されている。また一方、使用される周波数が変化する情
報処理装置も出現する様になっている。その例として
は、例えば複数のクロック信号周波数を適宜切り替えて
用いるものがある。以下、周波数の変化する信号がクロ
ック信号の場合で説明する。いずれの場合であっても、
バッファ回路の駆動能力は次のような理由により、適切
な設定が必要である。なお、ここで駆動能力とは、バッ
ファ回路の入出力インピーダンス、増幅度、処理可能な
最高周波数、最高出力電圧等のダイナミックレンジ等の
ことである。
【0003】第1の理由は、信号の波形整形上の理由で
ある。つまり、駆動能力が不充分であると、本来方形波
であるべきクロック信号の波形が、バッファ回路出力と
しては三角波のようなくずれた波形となって現れ、回路
の誤動作の原因となる。第2にはEMI(不要輻射)上
の理由である。つまり、逆に駆動能力が大きすぎると、
過大な出力電圧の発生や、高調波雑音の発生を伴い、外
部に不要輻射を出すという問題を発生する。この不要輻
射は他の機器に悪影響を及ぼすため、国内ではVCC
I、北米ではFCC、欧州ではI950等のEMI規格
等によって、現在各国で厳しい規制が行われている。
【0004】上記のような理由により、従来からクロッ
ク信号用バッファ回路の駆動能力の設定に際しては、ク
ロック信号の周波数に応じ、上記2点を考慮して適切な
駆動能力のバッファを選択すべきものとされていた。周
波数に応じてバッファ回路特性を選定するのは例えば同
じ駆動能力の場合、周波数が高くなる程、クロック信号
の波形は方形波から三角波に近づく一方、過剰能力のバ
ッファ回路を用いると、不要雑音が増加する為であって
取り扱う信号周波数に応じて最適な特性を設定すべきで
ある。。
【0005】
【発明が解決しようとする課題】上述の様に従来の技術
では、使用されるクロック信号の周波数が一定という前
提でその周波数に最適な駆動能力のバッファを選定して
いた。従って、使用されるクロック信号の周波数が可変
である場合は、選定されたバッファの駆動能力はクロッ
ク信号の周波数がある特定の値を除いては、不適切なも
のになっていた。
【0006】しかしながら近年、周波数が可変であるク
ロック信号が使用されることが多く、単一の特性のバッ
ファ回路では、その全てに対して上記要求を満たすこと
が不可能な為、その対応に苦慮しているのが実情であ
る。クロック周波数を可変する例としては、例えば近
年、電池で動作する携帯型の情報処理装置が増加してい
るが、これらの情報処理装置においては、電池の使用時
間を長くするために、CPUの仕事量が少ない時はクロ
ック信号の周波数を下げ、仕事量が多い時はクロック信
号の周波数を上げて低消費電流化を図っている。即ち、
デジタル回路の消費電流は、状態値の変化時時に多く流
れる為、クロック周波数が高くなる程、電流消費が大き
くなる。また、液晶表示装置のインターフェイス信号の
1つである転送用クロック信号等も可変である場合が多
い。
【0007】このように、使用されるクロック信号の周
波数が可変である場合に、クロック用バッファ回路の駆
動能力を固定にすると、前記のように波形整形上の問題
や不要輻射上の問題が発生する。なお、ウェスタン・デ
ィジタル社の製品であるWD76C10LPではDRA
M用のRAS信号、CAS信号、アドレス信号のバッフ
ァの駆動能力をCPUによる命令で変更できるようにな
っているが、本発明が対象にしているように、周波数が
変化する信号用のバッファ回路ではこのような手段は実
現されていない。
【0008】
【発明の目的】本発明は、上記のような従来のバッファ
回路における問題を解決し、周波数が変化する信号を扱
う装置における波形整形上の問題や不要輻射上の不具合
が発生しないバッファ選択装置を提供することを目的と
している。
【0009】
【課題を解決するための手段】上記目的を達成する為、
本発明では周波数が変化する信号を取扱う装置におい
て、ダイナミックレンジや増幅度或は最高周波数等の駆
動能力の異なる複数のバッファ回路を備え、上記複数の
バッファ回路の中から周波数に対応して最適なバッファ
回路を選択するためのバッファ回路選択回路を備えたこ
と、クロック信号周波数を変更可能な装置において、ク
ロック周波数を検出するためのクロック周波数検出回路
と、上記クロック周波数検出回路により検出した周波数
に対応して所望のクロック用バッファ回路を選択するた
めのクロック用バッファ回路選択回路を備えたこと、C
PUからの命令によって所望のクロック用バッファ回路
を指定するための切替ポートと、クロック周波数検出回
路と、上記切替ポートからの信号とクロック周波数検出
回路からの信号に基づいて、クロック用バッファ選択信
号源を切替る選択切替回路を備えたこと、所望のクロッ
ク用バッファ回路を指定するための切替スイッチと、ク
ロック周波数検出回路と、上記切替スイッチからの信号
とクロック周波数検出回路からの信号に基づいて、クロ
ック用バッファ回路選択信号源を切替るための選択切替
回路を備えた構成にしたことを特徴としている。
【0010】
【作用】このように駆動能力の異なる複数のバッファ回
路と、上記複数のバッファ回路の中から所望のものを選
択するバッファ回路選択回路とを備えているので、信号
の周波数に応じて適切なバッファを選択的に使用でき
る。
【0011】また、周波数が可変である信号がクロック
信号である場合には、クロック周波数を検出するための
クロック周波数検出回路と、上記クロック周波数検出回
路により検出した周波数に対応して所望のクロック用バ
ッファを選択するバッファ回路選択回路とを備えている
ので、クロック信号の周波数に応じて自動的に適切なク
ロック用バッファ回路を選択することが可能となる。
【0012】
【実施例】以下、図示した実施例に基づいて本発明を詳
細に説明する。以下の実施例では、周波数の変化する信
号がクロック信号の場合について、図面により詳細に説
明する。図1は本発明によるクロック用バッファ回路選
択装置の一実施例を示す全体ブロック図である。同図に
おいて、符号1はクロック信号の周波数を検出すると共
に、その周波数に対応したバッファ回路を選択するため
の選択信号を発生するクロック周波数検出回路、2はク
ロック周波数検出回路1を動作させるための基準クロッ
クを発生する基準クロック発生器、3は駆動能力の異る
複数のバッファと、それらの中から上記選択信号に従っ
て1個のバッファを選択するための選択論理回路から構
成されるクロック用バッファ選択回路である。
【0013】この構成において、動作を説明する。ま
ず、クロック信号入力がクロック周波数検出回路1に入
力されると、クロック周波数検出回路1は上記入力され
たクロック信号入力と、基準クロック発生器2から入力
された基準クロックとに基づいてクロック周波数の高低
を検出する。上記周波数の高低(周波数の値)は複数の
グループにグルーピングされて、グループに対応した選
択信号を「信号有り」の状態にする。
【0014】図2は図1のクロック周波数検出回路1の
詳細例を示すブロック図である。図2において、11はク
ロック信号の周波数を検出するためのカウンタ、12はカ
ウンタ11の出力に基づいて選択信号を出力するためのフ
リップフロップ(レジスタ)である。図2の動作を図3
に示したタイミングチャートを参照しつつ説明する。図
2に示すように、カウンタ11のクロック入力には一定周
波数の基準クロックが、またクリア入力にはクロック信
号入力が供給される。上記基準クロックの周波数はクロ
ック信号の周波数より充分に高い周波数であり、そのた
め、基準クロックは図3に示すように、クロック信号の
半周期中に両クロック周波数の差に応じて基準クロック
信号値がHighの期間とLow の期間をくり返す。この例で
は、両クロック周期は約15倍の差を持っている。本ク
ロック周波数検出回路1は、カウンタ11のクリア入力に
クロック信号を入力することにより、クロック信号がLo
w の期間は計数値‘0’に戻しておき、クロック信号が
Highの期間中の基準クロックのクロック数を計数する。
つまり、図3に示すように、クロック信号がHighになる
とカウンタ11は基準クロックに従って計数を開始し、カ
ウンタ11の出力A、B、C、Dに計数出力が現われる。
図2の実施例では、カウンタ11の出力A、B、C、Dの
うち上位3ビットのB、C、Dをそれぞれ選択信号b、
c、dとして使用している。つまり、選択信号b、c、
dの信号値(状態値)をフリップフロップ12にラッチし
て選択信号e、f、gとしている。上記ラッチタイミン
グは図2に示すフリップフロップ12のクロック信号入力
がHighからLow になるクロック立ち下り時である。つま
り、クロック信号がHighの期間中に計数された最後の値
がフリップフロップ12にセットされる。図3の例では計
数値は7であり、図のように、選択信号eとfの信号値
は‘1’、選択信号gは‘0’としてクロック信号入力
がLow になった後も保持される。
【0015】以上の説明から明らかなように、クロック
信号の周波数が高くなって、クロック信号のHighの期間
(クロック信号の半周期)が短かくなり、例えば計数値
3でクロック信号がLowになると、選択信号eの信号値
は‘1’選択信号fとgの信号値は‘0’として保持さ
れ、逆にクロック信号の周波数が低くなって、クロック
信号のHighの期間が長くなり、例えば計数値15でクロッ
ク信号がLow になると、選択信号e、f、gの信号値は
全て‘1’として保持される。このように、クロック信
号の周波数が高くなるとカウンタ11の計数値が小さくな
り、クロック信号の周波数が低くなるとカウンタ11の計
数値が大きくなるので、計数値が001×(×=0or
1)になるクロック信号周波数グループ、計数値が01
××になるクロック信号周波数グループ、計数値が1×
××になるクロック信号周波数グループというようにク
ロック信号をその周波数によってグルーピングし、選択
信号e、f、gを上記周波数グループに対応付けること
ができる。
【0016】図4は図1のクロック用バッファ選択回路
3の詳細例を示す回路図である。この図において31、
32、33は駆動能力の異るバッファ回路であって、バ
ッファ31、32、33、は例えば、駆動電流で評価した場
合、それぞれ12mA、6mA、3mA、の駆動能力を持
つ。即ち、駆動電流値が多い程、高い周波数信号を処理
することが可能となる。
【0017】上記3種のバッファは選択信号e、f、g
によって選択される。つまり、本実施例ではクロック信
号の周波数グループを低い周波数、中間の周波数、高い
周波数の3グループに分け、クロック信号が低い周波数
グループに属する周波数の時は駆動能力3mAのバッフ
ァ33を選択してクロック信号を駆動し、クロック信号が
中間の周波数グループに属する周波数の時は駆動能力6
mAのバッファ32を選択してクロック信号を駆動し、ク
ロック信号が高い周波数グループに属する周波数の時は
駆動能力12mAのバッファ31を選択してクロック信号を
駆動している。また上記においては例えば低い周波数グ
ループに属する周波数をフリップフロップ12のセット値
が1×××である時の周波数と定義し、中間は01××
である時の周波数、高い周波数とは001×である時の
周波数と定義している。図4の34は上記定義に従って
バッファを選択する選択論理回路である。
【0018】図5は本発明の変形例を示すブロック図で
あり、クロック用バッファを指定する手段として、前記
のクロック周波数検出回路1の他に、CPU6からの命
令によってクロック用バッファを指定するための切替ポ
ート5を備え、クロック用バッファの選択を上記2つの
指定手段のうちどちらの指定によっても行えるようにし
たものである。同図において、4は切替ポート5からの
信号とクロック周波数検出回路1からの信号とに基づい
て、クロック用バッファ選択信号源を切替るための選択
切替回路である。切替ポート5は図2のフリップフロッ
プ12と同様に3ビットまたは4ビットのフリップフロッ
プ(レジスタ)で構成し、例えばバッファ31を選択する
ときは、CPUからの命令により001×(4ビット構
成の場合)というデータを切替ポート5にセットする。
また、選択切替回路4における選択信号源の切替えはC
PU6から選択切替回路4に信号を与える(図示してい
ない)ことによって行われる。
【0019】図6は更に本発明の変形例を示すブロック
構成図であって、この例ではクロック用バッファを指定
する手段として、クロック周波数検出回路1の他に、切
替スイッチ7を備え、図5に示す実施例と同様に制御す
ることにより、切替スイッチ7にセットしたデータによ
ってもクロック用バッファを選択できるようにしたもの
である。この例は切替スイッチ7を例えば3個(3ビッ
ト)のスイッチ列で構成し、この例はスイッチのオン、
オフによって‘1’または‘0’をセットする。 以
上、周波数が可変な信号として、クロック信号を例にし
て説明したが、本発明が適用されるのはこの例に限ら
ず、周波数が可変な信号としてはアナログ信号処理回路
やデジタルデータ自体のビットレートが変化する場合に
も適用可能である。
【0020】
【発明の効果】以上説明したように、本発明によれば、
信号の周波数に応じて適切なバッファを使用できるの
で、本来方形波が必要である装置において、三角波のよ
うな崩れた波形となる波形整形上の問題を解決でき、従
って回路の誤動作を引き起こすことがなくなる。更に過
剰な能力をもったバッファ回路の使用に起因する不要輻
射の外部放出という問題も解決できる。また、CPUか
らの命令や切り替えスイッチによっても駆動能力を選択
できるので、最適な駆動能力の選択をより確実に行うこ
とができる。
【図面の簡単な説明】
【図1】本発明によるクロック用バッファ選択装置の一
実施例を示す全体ブロック図である。
【図2】図1に示すクロック周波数検出回路の詳細例を
示すブロック図である。
【図3】図1に示す一実施例のタイミングチャートであ
る。
【図4】図1に示すクロック用バッファ選択回路の詳細
を示す回路図である。
【図5】本発明によるクロック用バッファ選択装置の変
形実施例を示す全体ブロック図である。
【図6】本発明によるクロック用バッファ選択装置の変
形実施例を示す全体ブロック図である。
【符号の説明】
1…クロック周波数検出回路、2…基準クロック発生
器、3…クロック用バッファ選択回路、4…選択切替回
路、5…切替ポート、6…CPU、7…切替スイッチ、
11…カウンタ、12…フリップフロップ、31、32、33…バ
ッファ、34…選択論理回路。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 周波数が変化する信号を取扱う装置にお
    いて、ダイナミックレンジや増幅度或は最高周波数等の
    駆動能力の異なる複数のバッファ回路を備え、上記複数
    のバッファ回路の中から周波数に対応して最適なバッフ
    ァ回路を選択するためのバッファ回路選択回路を備えた
    ことを特徴とするバッファ回路選択装置。
  2. 【請求項2】 クロック信号周波数を変更可能な装置に
    おいて、クロック周波数を検出するためのクロック周波
    数検出回路と、上記クロック周波数検出回路により検出
    した周波数に対応して所望のクロック用バッファ回路を
    選択するためのクロック用バッファ回路選択回路を備え
    たことを特徴するクロック用バッファ回路選択装置。
  3. 【請求項3】 請求項2記載のクロック用バッファ回路
    選択装置において、CPUからの命令によって所望のク
    ロック用バッファ回路を指定するための切替ポートと、
    クロック周波数検出回路と、上記切替ポートからの信号
    とクロック周波数検出回路からの信号に基づいて、クロ
    ック用バッファ選択信号源を切替る選択切替回路を備え
    たことを特徴とするクロック用バッファ回路選択装置。
  4. 【請求項4】 請求項2記載のクロック用バッファ回路
    選択装置において、所望のクロック用バッファ回路を指
    定するための切替スイッチと、クロック周波数検出回路
    と、上記切替スイッチからの信号とクロック周波数検出
    回路からの信号に基づいて、クロック用バッファ回路選
    択信号源を切替るための選択切替回路を備えた構成にし
    たことを特徴とするクロック用バッファ回路選択装置。
JP5022130A 1993-01-14 1993-01-14 バッファ回路選択装置 Pending JPH06216729A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5022130A JPH06216729A (ja) 1993-01-14 1993-01-14 バッファ回路選択装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5022130A JPH06216729A (ja) 1993-01-14 1993-01-14 バッファ回路選択装置

Publications (1)

Publication Number Publication Date
JPH06216729A true JPH06216729A (ja) 1994-08-05

Family

ID=12074311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5022130A Pending JPH06216729A (ja) 1993-01-14 1993-01-14 バッファ回路選択装置

Country Status (1)

Country Link
JP (1) JPH06216729A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042223A (ja) * 2005-08-04 2007-02-15 Sony Corp 半導体メモリ装置及び記憶回路
JP2008252864A (ja) * 2007-03-29 2008-10-16 Hynix Semiconductor Inc 半導体装置及びその駆動方法
JP2015023431A (ja) * 2013-07-19 2015-02-02 スパンション エルエルシー 半導体装置
JP2020173605A (ja) * 2019-04-10 2020-10-22 アンリツ株式会社 クロック分配回路及びクロック分配方法と誤り率測定装置及び誤り率測定方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042223A (ja) * 2005-08-04 2007-02-15 Sony Corp 半導体メモリ装置及び記憶回路
JP2008252864A (ja) * 2007-03-29 2008-10-16 Hynix Semiconductor Inc 半導体装置及びその駆動方法
JP2015023431A (ja) * 2013-07-19 2015-02-02 スパンション エルエルシー 半導体装置
JP2020173605A (ja) * 2019-04-10 2020-10-22 アンリツ株式会社 クロック分配回路及びクロック分配方法と誤り率測定装置及び誤り率測定方法

Similar Documents

Publication Publication Date Title
JPH06216729A (ja) バッファ回路選択装置
EP0432798B1 (en) Driver circuit
US20050285636A1 (en) Clock switching circuit
US6278307B1 (en) Method and apparatus for 50% duty-cycle programmable divided-down clock with even and odd divisor rates
JPH05211432A (ja) データ出力回路および半導体集積回路
KR100313945B1 (ko) 다단 인터럽트 제어 장치
US5822572A (en) Electronic equipment that changes active time of signals for a peripheral circuit from a microprocessor that switches its operating clock frequency
KR20010086221A (ko) 다중 카운트를 실행하기 위한 카운터 및 그에 따른 방법
US6466505B1 (en) Flexible input structure for an embedded memory
JPH0534409A (ja) テストモード制御信号生成回路
KR100316689B1 (ko) 멀티플렉서
JPH07225630A (ja) シーケンス機能付き任意波形発生器
JPS58218229A (ja) 遅延時間選定回路
JPH10232266A (ja) 半導体試験装置
KR100261868B1 (ko) 주파수 분주 장치
JPS6093559A (ja) スキヤン方式
JP4754715B2 (ja) クロック信号の選択出力方法および選択出力回路
JPH0318912A (ja) クロック信号発生回路
US6550043B1 (en) Semiconductor device with clock signal selection circuit
JPH04236614A (ja) クロック周波数の変更に対応可能な情報処理システム
JPH06342043A (ja) 半導体集積回路装置及びそのテスト方法
US20020184468A1 (en) High speed address sequencer
JPS63209321A (ja) 大規模集積回路の内部回路切換装置
JPS61121523A (ja) 論理集積回路装置
JPH0364119A (ja) クロック断検出回路