JPH04236614A - クロック周波数の変更に対応可能な情報処理システム - Google Patents
クロック周波数の変更に対応可能な情報処理システムInfo
- Publication number
- JPH04236614A JPH04236614A JP3004834A JP483491A JPH04236614A JP H04236614 A JPH04236614 A JP H04236614A JP 3004834 A JP3004834 A JP 3004834A JP 483491 A JP483491 A JP 483491A JP H04236614 A JPH04236614 A JP H04236614A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock frequency
- clock
- information processing
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 11
- 230000010485 coping Effects 0.000 title 1
- 230000002093 peripheral effect Effects 0.000 claims abstract description 19
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 230000002194 synthesizing effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はクロック周波数の変更に
対応可能な情報処理システムに関する。
対応可能な情報処理システムに関する。
【0002】
【従来の技術】例えば情報処理装置においてプリンタの
制御を行うため、中央処理装置(CPU) からプリン
タの駆動をする周辺チップ装置を動作させる時、クロッ
ク周波数の異なるCPUに切り替える必要の生ずる場合
がある。一般に周波数の低いCPUは低速機のプリンタ
で使用され、周波数の高いCPUは中速機以上のプリン
タで使用されるためこのようなことが生ずる。一般的に
は、同一アーキテクチャにおいて、周波数の異なるCP
Uを入れ換えて制御が行われる。しかしながら、周波数
の異なるCPUを使用すると、ある周辺チップ装置への
入力信号がある一定な信号波形でなければならない時、
クロック周波数が変るのでそれに合わせた回路を使用す
る必要がある。このため、クロック周波数の異なるCP
Uを使用する時、毎回、それに合わせた回路設計を行う
ことになる。
制御を行うため、中央処理装置(CPU) からプリン
タの駆動をする周辺チップ装置を動作させる時、クロッ
ク周波数の異なるCPUに切り替える必要の生ずる場合
がある。一般に周波数の低いCPUは低速機のプリンタ
で使用され、周波数の高いCPUは中速機以上のプリン
タで使用されるためこのようなことが生ずる。一般的に
は、同一アーキテクチャにおいて、周波数の異なるCP
Uを入れ換えて制御が行われる。しかしながら、周波数
の異なるCPUを使用すると、ある周辺チップ装置への
入力信号がある一定な信号波形でなければならない時、
クロック周波数が変るのでそれに合わせた回路を使用す
る必要がある。このため、クロック周波数の異なるCP
Uを使用する時、毎回、それに合わせた回路設計を行う
ことになる。
【0003】
【発明が解決しようとする課題】上述のように従来技術
においては、クロック周波数の異なるCPUを使用する
たびに、それに合わせた回路設計をした回路の設置が必
要であった。従って本発明の目的は、1つの変換回路を
設け、クロック選択信号を切り替えるだけで、クロック
周波数が変更になっても同じ信号波形の出力が得られる
ようにすることにある。
においては、クロック周波数の異なるCPUを使用する
たびに、それに合わせた回路設計をした回路の設置が必
要であった。従って本発明の目的は、1つの変換回路を
設け、クロック選択信号を切り替えるだけで、クロック
周波数が変更になっても同じ信号波形の出力が得られる
ようにすることにある。
【0004】
【課題を解決するための手段】本発明においては、図1
に例示されるように、クロック信号とCPU6からの制
御入力信号を受けて動作される周辺機器を駆動制御する
周辺チップ装置7を含む情報処理システムにおいて、該
CPU6がクロック周波数の異なるものと切り替えられ
、異なるクロック信号が与えられた時、該周辺チップ装
置7の前段に設けられた変換回路8により、クロック周
波数の切り替えにかかわらず該CPU6からの制御入力
信号として同一の波形の信号が該周辺チップ装置7へ供
給されるようにしたことを特徴とするクロック周波数の
変更に対応可能な情報処理システムが提供される。
に例示されるように、クロック信号とCPU6からの制
御入力信号を受けて動作される周辺機器を駆動制御する
周辺チップ装置7を含む情報処理システムにおいて、該
CPU6がクロック周波数の異なるものと切り替えられ
、異なるクロック信号が与えられた時、該周辺チップ装
置7の前段に設けられた変換回路8により、クロック周
波数の切り替えにかかわらず該CPU6からの制御入力
信号として同一の波形の信号が該周辺チップ装置7へ供
給されるようにしたことを特徴とするクロック周波数の
変更に対応可能な情報処理システムが提供される。
【0005】
【作用】本発明のシステムを用いれば、周辺チップ装置
7の前段に設けられた変換回路8が、変更されたクロッ
ク信号、制御入力信号、クロック切り替え信号を受けて
、常に同じ指令に関しては同じ波形の信号を出力できる
から、クロック信号の周波数が変更になる都度回路設計
をやりなおして周辺チップ装置7へ適切な信号を送ると
いうわずらわしさがなくなる。
7の前段に設けられた変換回路8が、変更されたクロッ
ク信号、制御入力信号、クロック切り替え信号を受けて
、常に同じ指令に関しては同じ波形の信号を出力できる
から、クロック信号の周波数が変更になる都度回路設計
をやりなおして周辺チップ装置7へ適切な信号を送ると
いうわずらわしさがなくなる。
【0006】
【実施例】本発明の一実施例としてのクロック周波数の
変更に対応可能な情報処理システムの変換回路の回路図
が図2に、該回路図における波形図の一例が図3に示さ
れる。この変換回路8はシフトレジスタ1,2,3,周
波数選択回路4、および合成回路5を具備する。周波数
選択回路4は6個のオア回路と3個のナンド回路を具備
する。合成回路5には2個のJKフリップフロップおよ
び2個のオアゲートが設けられる。このほか5個の反転
(インバータ) 回路が変換回路8に属している。
変更に対応可能な情報処理システムの変換回路の回路図
が図2に、該回路図における波形図の一例が図3に示さ
れる。この変換回路8はシフトレジスタ1,2,3,周
波数選択回路4、および合成回路5を具備する。周波数
選択回路4は6個のオア回路と3個のナンド回路を具備
する。合成回路5には2個のJKフリップフロップおよ
び2個のオアゲートが設けられる。このほか5個の反転
(インバータ) 回路が変換回路8に属している。
【0007】制御入力信号波形として図3の制御入力波
形のような信号が入力されると、クロック信号の立ち下
がりエッジにより、シフトレジスタ1の(a)出力に反
転した信号が出力される。以下クロック信号の立ち下が
りエッジにより図3の(a)の信号が(b)へ、(b)
の信号が(c)へとシフトされる。シフトレジスタ1の
(d)の出力信号は、シフトレジスタ2の入力側のイン
バータ回路を通して入力され、シフトレジスタ1と同様
に出力されていく。このようにして出力結果は、図3の
(a)から(l)の信号として出力される。クロック信
号は例えば、10MHz と 20MHzを使用すると
、シフトレジスタの出力信号は 100ナノ秒と50ナ
ノ秒のパルス幅となる。
形のような信号が入力されると、クロック信号の立ち下
がりエッジにより、シフトレジスタ1の(a)出力に反
転した信号が出力される。以下クロック信号の立ち下が
りエッジにより図3の(a)の信号が(b)へ、(b)
の信号が(c)へとシフトされる。シフトレジスタ1の
(d)の出力信号は、シフトレジスタ2の入力側のイン
バータ回路を通して入力され、シフトレジスタ1と同様
に出力されていく。このようにして出力結果は、図3の
(a)から(l)の信号として出力される。クロック信
号は例えば、10MHz と 20MHzを使用すると
、シフトレジスタの出力信号は 100ナノ秒と50ナ
ノ秒のパルス幅となる。
【0008】以上の信号のうち必要な信号だけ、周波数
選択回路へ供給し、クロック選択信号と論理和をとって
出力された信号をJKフリップフロップ9,10に供給
する。このJKフリップフロップの出力信号は、図3の
20MHzのクロックと 10MHzのクロックの場
合のそれぞれの信号波形になる。この時、2つの出力さ
れた信号波形は同一となる。出力信号@CS、@WD、
および@RDはそれぞれ周辺チップ装置7へ供給され周
辺機器が駆動される。@は低レベルの時有効であること
を示す記号である。上記の変換回路8を用いれば同一回
路でクロック選択信号を変えるだけで同じ信号波形を形
成することができる。
選択回路へ供給し、クロック選択信号と論理和をとって
出力された信号をJKフリップフロップ9,10に供給
する。このJKフリップフロップの出力信号は、図3の
20MHzのクロックと 10MHzのクロックの場
合のそれぞれの信号波形になる。この時、2つの出力さ
れた信号波形は同一となる。出力信号@CS、@WD、
および@RDはそれぞれ周辺チップ装置7へ供給され周
辺機器が駆動される。@は低レベルの時有効であること
を示す記号である。上記の変換回路8を用いれば同一回
路でクロック選択信号を変えるだけで同じ信号波形を形
成することができる。
【0009】
【発明の効果】本発明によれば、1つの変換回路を設け
、クロック選択信号を切り替えるだけで、クロック周波
数が変更になっても同じ信号波形の出力が得られるよう
にすることができる。
、クロック選択信号を切り替えるだけで、クロック周波
数が変更になっても同じ信号波形の出力が得られるよう
にすることができる。
【図1】本発明を説明するブロック図である。
【図2】本発明の一実施例としてのクロック周波数の変
更に対応可能な情報処理システムの変換回路の回路図で
ある。
更に対応可能な情報処理システムの変換回路の回路図で
ある。
【図3】図2の変換回路の波形図である。
1,2,3…シフトレジスタ
4…周波数選択回路
5…合成回路
6…CPU
7…周辺チップ装置
8…変換回路
9,10…JKフリップフロップ
Claims (2)
- 【請求項1】 クロック信号と中央処理装置(6)か
らの制御入力信号を受けて動作される周辺機器を駆動制
御する周辺チップ装置(7)を含む情報処理システムに
おいて、該中央処理装置(6)がクロック周波数の異な
るものと切り替えられ、異なるクロック信号が与えられ
た時、該周辺チップ装置(7)の前段に設けられた変換
回路(8)により、クロック周波数の切り替えにかかわ
らず該中央処理装置(6)からの制御入力信号として同
一の波形の信号が該周辺チップ装置(7)へ供給される
ようにしたことを特徴とするクロック周波数の変更に対
応可能な情報処理システム。 - 【請求項2】 該変換回路(8)は、該制御入力信号
とクロック信号を受けてシフトするシフトレジスタ(1
,2,3)と、該シフトレジスタ(1,2,3)の出力
を切り替えられたクロック周波数に応じて選択する周波
数選択回路(4)と、該周波数選択回路(4)の出力を
受けて合成する合成回路(5)とを具備する請求項1の
クロック周波数の変更に対応可能な情報処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3004834A JPH04236614A (ja) | 1991-01-21 | 1991-01-21 | クロック周波数の変更に対応可能な情報処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3004834A JPH04236614A (ja) | 1991-01-21 | 1991-01-21 | クロック周波数の変更に対応可能な情報処理システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04236614A true JPH04236614A (ja) | 1992-08-25 |
Family
ID=11594727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3004834A Pending JPH04236614A (ja) | 1991-01-21 | 1991-01-21 | クロック周波数の変更に対応可能な情報処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04236614A (ja) |
-
1991
- 1991-01-21 JP JP3004834A patent/JPH04236614A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4095267A (en) | Clock pulse control system for microcomputer systems | |
JPH0997177A (ja) | コンピュータシステムの割り込み制御方式 | |
US4870299A (en) | Dynamic switching circuit for multiple asynchronous clock sources | |
JPH04236614A (ja) | クロック周波数の変更に対応可能な情報処理システム | |
KR19990029006A (ko) | 확장 칩 선택 리셋 장치 및 방법 | |
JPH0362611A (ja) | クロック発生回路 | |
JP2002300021A (ja) | 集積回路装置 | |
JPH1153339A (ja) | パルス出力機能付マイクロコンピュータ | |
KR100284990B1 (ko) | 1/4 싸이클 증가의 스트레치 클럭을 발생하기 위한 회로 및 방법 | |
JPH11108995A (ja) | 関数クロック発生回路およびそれを用いたシフトレジスタ回路 | |
JPH0566872B2 (ja) | ||
JPH1185306A (ja) | クロック切換え回路 | |
JPH02207312A (ja) | クロック発生回路 | |
JPS62272617A (ja) | クロツク切替回路 | |
JPH04369064A (ja) | 割込処理制御方法及びその装置 | |
JPH04252314A (ja) | 情報処理装置の動作速度決定方式 | |
JP2557703B2 (ja) | モード設定回路 | |
JPH11214964A (ja) | ノイズ除去装置 | |
SU955071A1 (ru) | Устройство управлени прерывани ми | |
JPH0233646A (ja) | データ処理装置 | |
KR200238107Y1 (ko) | 마이크로프로세서의스위치신호스캔회로 | |
KR900001618Y1 (ko) | 중앙처리장치(cpu)의 속도 변환 선택회로 | |
JPH06118138A (ja) | テスト回路 | |
JPH06342043A (ja) | 半導体集積回路装置及びそのテスト方法 | |
JPH05265949A (ja) | 集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980922 |