KR200238107Y1 - 마이크로프로세서의스위치신호스캔회로 - Google Patents
마이크로프로세서의스위치신호스캔회로 Download PDFInfo
- Publication number
- KR200238107Y1 KR200238107Y1 KR2019960001272U KR19960001272U KR200238107Y1 KR 200238107 Y1 KR200238107 Y1 KR 200238107Y1 KR 2019960001272 U KR2019960001272 U KR 2019960001272U KR 19960001272 U KR19960001272 U KR 19960001272U KR 200238107 Y1 KR200238107 Y1 KR 200238107Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- phase
- waveform shaping
- microprocessor
- switch
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
본 고안은 마이크로 프로세서의 스위치신호 스캔회로에 관한 것으로, 다수의 스위치 버튼을 통하여 입력되는 신호는 각각 파형정형을 위하여 다이오드, 저항과 콘덴서의 적분회로를 경유하는 중에 정확한 하이레벨의 신호나 또는 로우레벨 신호가 되도록 파형정형하는 제 1 및 제 2 파형정형부와, 상기 제 1 및 제 2 파형정형부를 경유한 신호를 위상 반전시키는 제 1 및 제 2 위상반전부와, 상기 제 1 및 제 2 위상반전부로 부터의 출력을 논리합하면서 위상반전시키는 신호생성부와, 상기의 제 1 및 제 2 위상반전부와 싱호생성부의 출력에 대해 각각 하나씩의 펄스를 출력시키는 제 1 내지 제 3 원 쇼트회로들로 구성함으로써, 다수 개의 신호에서 입력되는 신호를 인터럽트 신호에 의해 안정되게 인식 할 수 있다.
Description
제 1도는 본 고안의 스위치 신호 스캔회로의 구성을 나타낸 회로도
* 도면의 주요부분에 대한 부호의 설명 *
1, 2 : 파형 정형부
3, 4 : 위상 반전부
5 : 신호 생성부
6, 7, 8 : 원 쇼트 회로
본 고안은 마이크로 프로세서의 스위치신호 스캔회로에 관한 것으로,특히 다수의 스위치 버튼으로 입력되는 신호를 마이크로 프로세서에서 효율적으로 스캔할 수 있는 마이크로 프로세서의 스위치신호 스캔회로에 관한 것이다.
일반적으로 마이크로 프로세서는 사용자의 선택사양을 입력받으면, 프로그램 메모리에 저장된 해당 프로그램을 수행하면서 전체적인 동작을 제어하도록 구성되어 있는 것은 이미 잘 알려진 사실이다.
그리고 마이크로 프로세서는 사용자의 선택 사양과 동작 조건은 물론, 센서나 리미트 스위치 등을 통한 동작 상태에 따른 신호들을 입력받으면서, 각각의 구동수단이나 출력 수단을 동작시키기 위한 신호를 출력하여야 한다.
그러므로 마이크로 프로세서에 입력되는 신호의 종류와 수가 많은 경우에는 이들 신호를 입력시키기 위한 스위치 버튼이나 신호선이 있어야하고, 마이크로 프로세서에서 다른 인터럽트에 의한 입력 및 출력을 제어하는 중에도 이들 신호들을 정확하게 인식할 수 있어야 한다.
그러나 상기와 같은 종래의 마이크로 프로세서의 스위치신호 스캔방식에서는 마이크로 프로세서의 신호에 해당하는 스위치 버튼이 온되는 정확한 순간에 신호를 인식하여야 하고, 그 순간에 입력 신호를 인식하지 못하면 그에 따른 제어를 수행할 수 없다는 단점이 있었다.
본 고안은 상기 단점을 해소하기 위하여 이루어진 것으로서, 본 고안의 목적은 다수의 스위치 버튼에 의해 입력되는 신호를 마이크로 프로세서에서 효율적으로 스캔할 수 있는 마이크로 프로세서의 스위치신호 스캔회로를 제공하는데 있다.
이와 같은 목적을 달성하기 위하여 본 고안은 다수의 스위치 버튼을 통하여 입력되는 신호는 각각 파형정형을 위한 다이오드를 거치고 저항과 콘덴서의 적분회로를 경유하는 중에 정확한 하이레벨(H레벨)의 신호나 또는 로우레벨(L레벨)의 신호가 되도록 파형정형하는 제 1 및 제 2 파형정형부와 , 상기 제 1및 제 2 파형정형부를 경유한 신호를 위상 반전시키는 제 1 및 제 2 위상반전부와 상기 제1및 제2위상반전부로부터의 출력을 논리합에서 제1및 제2위상반전시키는 신호생성부와 상기 제1및 제2위상반전부와 신호생성부의 출력에 대해 각각 하나 씩의 펄스를 출력시키기 위한 제 1 내지 제 3원쇼트회로들로 구성함으로써, 다수 개의 신호에서 입력되는 신호를 안정되게 인식할 수 있도록 구성한 것이다.
[실시예]
이하, 본 고안을 첨부 도면에 의거하여 상세히 설명한다.
제 1 도는 본 고안의 마이크로 프로세서의 스위치신호 스캔회로의 구성을 도시한 도면이다.
제 1도에 도시한 바와 같이 본 고안의 마이크로 프로세서의 스위치신호 스캔회로는 도면에 도시하지 않은 다수의 스위치 버튼으로부터 각각 입력되는 2개의 신호는 다이오드(D1,D2)(D3,D4)에서 파형정형이 이루어지도록하고 다시 저항(R1,R2)(R3,R4)관 콘덴서(C1)(C2)로 구성되는 적분회로를 경유하는 중에 정확한 하이레벨(H레벨)의 신호나 로우레벨(L레벨)의 신호가 되도록 파형정형하는 제 1 및 제 2 파형정형부(1),(2)와, 상기 제 1 및 제 2 파형정형부(1)(2)로부터 출력되는 신호를 위상 반전시키는 제 1 및 제 2 위상 반전부(3)(4)와, 상기 제 1 및 제 2 위상반전부(3)(4)의 출력신호를 오아 게이트(OR GATE)에서 논리합한 후, 다시 인버터(I3)를 통해 위상 반전시키는 신호생성부(5)와, 상기 제 1 및 제 2 위상반전부(3)(4)와 신호 생성부(5)의 출력을 콘덴서(C3),(C4),(C5)와 저항(R5),(R6),(R7) 및 다이오드(D5)(D6)(D7)를 경유하도록 하여 입력되는 신호에 대해 각각 하나씩의 펄쓰 를 발생하는 제 1 내지 제 2 원 쇼트회로(6)(7)(8)로 구성되어 있다.
이와 같이 구성된 본 고안의 마이크로 프로세서의 스위치신호 스캔회로는 도시하지 않은 다수개의 스위치 버튼 또는 다수개의 신호선을 통하여 입력되는 다수 개의 신호는 각각 제 1 및 제 2 파형정형부 (1)(2)의 다이오드(D1,D2((D3,D4)를 거치면서 파형정형이 이루어지며, 다시 저항((R1,R2)(R3,R4)과 콘덴서(C1),(C2)의 적분회로를 경유하는 중에 정확한 하이레벨의 신호나 로우레벨의 신호로 파형정형된다.
상기 제 1 및 제 2 파형정형부(1)(2)에서 파형이 정형된 하이레벨의 신호나 또는 로우레벨의 신호는 각각 제 1 및 제 2 위상반전부(3)(4)를 경유하는 중에 위상이 반전된다.
상기 제 1 및 제 2 위상반전부(3)(4)로 부터의 출력은 신호생성부(5)의 오아 게이트(OR GATE)에서 논리합되고, 다시 인버터(I3)에 의해 위상반전되어 두 입력신호 중 하나가 모두 하이레벨의 신호일 때 별도의 신호로 검출된다.
상기 제 1 및 제 2 위상반전부(3),(4)의 출력은 제 1 및 제 2 원 쇼트회로(6),(7)의 콘덴서(C3),(C4)와 저항(R5),(R6),및 다이오드(D5),(D6)를 경유하는 중에 입력되는 신호에 대해 각각 하나 씩의 펄스로 출력함으로써 이를 입력받는 도시하지 않은 마이크로 프로세서에서 신호를 인지한다.
상기 신호생성부(5)의 출력은 제 3원 쇼트회로(8)의 콘덴서(C5)와 저항(R7)및 다이오드(D7)를 경유하는 중에 스위치 버튼 또는 신호선 중 하나를 통해 신호가 입력되면 하나의 펄스를 인터럽트 신호로 출력함으로써 이를 입력받는 도시하지 않은 마이크로 프로세서에서 다수의 스위치 버튼 또는 신호선을 통해 신호가 입력되는지 여부를 인지한다.
[안의 효과]
따라서, 본 고안의 마이크로 프로세서의 스위치신호 스캔회로에 의하면, 다수의 스위치 버튼을 통하여 입력되는 신호는 각각 파형정형을 위한 다이오드를 거치고 저항과 콘덴서의 적분회로를 경유하는 중에 정확한 하이레벨의 신호나 또는 로우레벨의 신호로 파형이 정형되는 제 1 및 제 2 파형정형부와, 상기 제1및 제2 파형정형부를 경유한 신호를 위상 반전시키는 제 1 및 제 2 위상반전부로부터 출력되는 신호를 논리합하면서 위상반전시키는 신호생성부와, 상기 제 1 및 제 2 위상반전부와 신호생성부의 출력에 대해 각각 하나 씩의 펄스를 출력시키기 위한 제 1 내지 제 3 원 쇼트회로들로 구성함으로써, 다수 개의 신호에서 입력되는 신호를 인터럽트 신호의 인식으로 안정되게 인식할 수 있다는 뛰어난 효과가 있다.
Claims (1)
- 다수의 스위치 버튼을 통하여 입력되는 신호를 각각 파형정형을 위하여 다이오드(D1,D2),(D3,D4), 저항(R1,R2),(R3,R4)과 콘덴서(C1,C2)로 구성되는 적분회로를 경유하는 중에 정확한 하이레벨의 신호나 또는 로우레벨의 신호를 파형정형하는 제 1 및 제 2 파형정형부(1,2)와,상기 제 1 및 제 2 파형정형부(1,2)에서 파형이 정형된 신호를 위상반전시키는 제 1 및 제2 위상반전부(3,4)와.상기 제 1 및 제 2 위상반전부(3,4)로 부터의 출력은 논리합하여 위상반전시키는 신호생성부(5)와,상기 제 1 및 제 2 위상반전부(3,4)와 신호생성부(5)의 출력에 대해 각각 하나씩의 펄스를 출력시키는 제 1 내지 제 3 원 쇼트회로(6,7,8)로 구성된 것을 특징으로 하는 마이크로 프로세서의 스위치신호 스캔회로,
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960001272U KR200238107Y1 (ko) | 1996-01-30 | 1996-01-30 | 마이크로프로세서의스위치신호스캔회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960001272U KR200238107Y1 (ko) | 1996-01-30 | 1996-01-30 | 마이크로프로세서의스위치신호스캔회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970050428U KR970050428U (ko) | 1997-08-12 |
| KR200238107Y1 true KR200238107Y1 (ko) | 2001-12-05 |
Family
ID=60844025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960001272U KR200238107Y1 (ko) | 1996-01-30 | 1996-01-30 | 마이크로프로세서의스위치신호스캔회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200238107Y1 (ko) |
-
1996
- 1996-01-30 KR KR2019960001272U patent/KR200238107Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970050428U (ko) | 1997-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408135A (en) | Multi-level signal generating circuit | |
| JPS5922578Y2 (ja) | キ−ボ−ド装置 | |
| JP3820559B2 (ja) | 半導体装置のモードレジスターセット回路 | |
| KR900005694A (ko) | 트리거 신호에 따른 소정 펄스폭의 펄스 발생회로 | |
| KR200238107Y1 (ko) | 마이크로프로세서의스위치신호스캔회로 | |
| US5371498A (en) | Circuit for recognizing key inputs | |
| US4547684A (en) | Clock generator | |
| EP0773627A1 (en) | Flip-flop circuit | |
| JP2849222B2 (ja) | 半導体記憶装置 | |
| US4180797A (en) | Digital comparator constructed of IIL | |
| JP2828787B2 (ja) | キー入力回路及びキー入力回路を有する電話機用集積回路 | |
| SU1215173A1 (ru) | Сенсорна клавиатура | |
| JPH0348468B2 (ko) | ||
| SU1193799A1 (ru) | Логический элемент НЕ | |
| JP3302819B2 (ja) | 選択信号発生装置 | |
| JPH1091274A (ja) | 半導体集積回路 | |
| SU824411A1 (ru) | Триггерное устройство | |
| SU1150638A2 (ru) | Преобразователь угла поворота вала в код | |
| KR950008485Y1 (ko) | 미디신호 발생장치 | |
| SU758122A1 (ru) | Устройство для ввода информации | |
| KR0162063B1 (ko) | 메모리저장 및 읽음 주소발생 시스템 | |
| SU752202A1 (ru) | Устройство дл измерени вольт- амперных характеристик термоэмиссионных преобразователей | |
| JP2606455B2 (ja) | 観測及びトリガチャネル切替信号発生装置 | |
| SU1522192A2 (ru) | Схема сравнени кодов | |
| SU403049A1 (ru) | Преобразователь кода в напряжение |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |