TWI433166B - 半導體裝置及操作其之方法 - Google Patents

半導體裝置及操作其之方法 Download PDF

Info

Publication number
TWI433166B
TWI433166B TW098142786A TW98142786A TWI433166B TW I433166 B TWI433166 B TW I433166B TW 098142786 A TW098142786 A TW 098142786A TW 98142786 A TW98142786 A TW 98142786A TW I433166 B TWI433166 B TW I433166B
Authority
TW
Taiwan
Prior art keywords
phase
clock
signal
frequency division
training mode
Prior art date
Application number
TW098142786A
Other languages
English (en)
Other versions
TW201117227A (en
Inventor
Jung-Hoon Park
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201117227A publication Critical patent/TW201117227A/zh
Application granted granted Critical
Publication of TWI433166B publication Critical patent/TWI433166B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
    • H03K23/44—Out-of-phase gating or clocking signals applied to counter stages using field-effect transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Description

半導體裝置及操作其之方法
本發明之例示性實施例係關於半導體設計技術，且更特定言之，係關於一半導體裝置中所需的高速時脈對準訓練操作。
本申請案主張2009年9月1日申請之韓國專利申請案第10-2009-0082099號之優先權，該案之全文以引用的方式併入本文中。
在藉由複數個半導體裝置建構之系統中，半導體裝置將儲存資料。舉例而言，當諸如記憶體控制單元(MCU)之資料處理設備需要資料時，半導體裝置輸出對應於自需要資料之裝置所輸入之位址的資料或在對應於該等位址之位置處儲存自資料需要裝置所提供的資料。
為此目的，以高速操作之習知半導體裝置可經設計以在自外部提供之系統時脈之上升緣與下降緣之間輸入/輸出兩個資料(例如，兩個資料位元)，且在下降緣與下一上升緣之間輸入/輸出兩個資料。亦即，半導體裝置經設計以在系統時脈之一個週期期間輸入/輸出4個資料。
然而，由於系統時脈由兩種狀態(亦即，邏輯高位準及邏輯低位準)表示，因此需要頻率為系統時脈之頻率之兩倍的資料時脈以在一個週期期間輸入/輸出4個資料。亦即，需要用於資料輸入/輸出之專用時脈。
因此，以高速操作之半導體裝置在傳輸及接收位址及命 令時將系統時脈用作參考時脈，且在輸入/輸出資料時將資料時脈用作參考時脈，以使得資料時脈經控制以具有為系統時脈之頻率兩倍的頻率。
亦即，資料時脈之兩個週期對應於系統時脈之一個週期且資料輸入/輸出在資料時脈之上升緣及下降緣處發生，以使得可在系統時脈之一個週期期間輸入/輸出4個資料(例如，四個位元)。
不同於將一系統時脈用作參考時脈以執行讀取或寫入操作之習知雙資料速率(DDR)同步半導體裝置，以高速操作之半導體裝置使用具有互相不同頻率之兩個時脈來傳輸或接收資料，以執行讀取或寫入操作。
然而，若系統時脈及資料時脈之相位互相不對準，則用於操作命令及位址之傳輸之時序與用於相應資料之傳輸之時序不對準。因此，以高速操作之半導體裝置可不正常地操作。
因此，為了以高速操作之半導體裝置之正常操作，應在半導體裝置之初始操作期間執行半導體裝置與資料處理裝置之間的介面訓練。
在本文中，介面訓練為訓練半導體裝置以用於操作，其中在執行半導體裝置與資料處理裝置之間的正常操作之前最佳化用於傳送資料、命令及位址之介面。
將介面訓練分類為位址訓練、時脈對準訓練(亦即，WCK2CK訓練)、讀取訓練及寫入訓練。其中，用於對準資料時脈及系統時脈之操作在時脈對準訓練中執行。
圖1說明用於執行時脈對準訓練操作之習知電路之方塊圖。
首先，根據時脈對準訓練之基本原理，以高速操作之半導體裝置基於系統時脈BUF_HCK及BUF_HCKB自外部控制器接收位址信號及命令信號且基於資料時脈BUF_WCK及BUF_WCKB將儲存於其中之資料輸出至外部控制器，如上所描述。
因此，若系統時脈BUF_HCK及BUF_HCKB與資料時脈BUF_WCK及BUF_WCKB之間存在相位差，則儲存於半導體裝置中之資料可提前或延遲到達外部控制器，其中提前或延遲時間對應於相位差。
因此，在以高速操作之半導體裝置之操作開始時，執行時脈對準訓練以偵測自外部控制器所提供之系統時脈BUF_HCK及BUF_HCKB與資料時脈BUF_WCK及BUF_WCKB之間的相位差，且藉由將偵測結果傳輸至外部控制器來減小系統時脈BUF_HCK及BUF_HCKB與資料時脈BUF_WCK及BUF_WCKB之間的相位差。
亦即，用於執行圖1中所描述之時脈對準訓練之習知電路為用於進行以下操作之電路：在自外部控制器接收系統時脈BUF_HCK及BUF_HCKB與資料時脈BUF_WCK及BUF_WCKB之後偵測系統時脈BUF_HCK及BUF_HCKB與資料時脈BUF_WCK及BUF_WCKB之間的相位差，且將偵測結果傳輸至外部控制器。
參看圖1，該電路包括：一時脈輸入區塊100，其用以自 外部控制器接收正時脈HCK及負時脈HCKB並產生用於同步位址信號及命令信號之輸入點之系統時脈BUF_HCK及BUF_HCKB，且接收正時脈WCK及負時脈WCKB並產生用於同步資料信號之輸入點之資料時脈BUF_WCK及BUF_WCKB，其中資料時脈BUF_WCK及BUF_WCKB具有大於系統時脈BUF_HCK及BUF_HCKB之頻率的頻率；一時脈頻率除法區塊120，其用於在除法資料時脈BUF_WCK及BUF_WCKB之頻率之後產生複數個多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB，該等多相位資料頻率除法時脈中之每一者具有預定大小之相位差；一相位偵測區塊160，其用於基於複數個多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB中之選定時脈IWCK或IWCKB之相位偵測系統時脈BUF_HCK及BUF_HCKB之相位，且回應於偵測結果產生一訓練資訊信號WCK2CK_INFO；及一信號傳輸區塊170，其用於將訓練資訊信號WCK2CK_INFO傳送至外部。
在用於執行時脈對準訓練之習知電路之組件中的時脈頻率除法區塊120執行使用正資料時脈WCK及負資料時脈WCKB產生各自具有90度之相位差(亦即，正交相位分量)之複數個多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB的操作，正資料時脈WCK及負資料時脈WCKB在具有180度之相位差的狀態下輸入至該時脈頻率除法區塊120，其中正資料時脈WCK及負資料時脈WCKB係在微分狀態下輸入。
此時，難以預定與資料時脈BUF_WCK及BUF_WCKB相比在時脈頻率除法區塊120中所產生之複數個多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB之相位之產生次序。
亦即，若在時脈頻率除法區塊120開始操作時正資料時脈WCK具有邏輯高位準且負資料時脈WCKB具有邏輯低位準，則複數個多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB分別依序產生以與正資料時脈WCK之相位相比具有0度(IWCK)、90度(QWCK)、180度(IWCKB)及270度(QWCKB)之相位。
另一方面，若在時脈頻率除法區塊120開始操作時正資料時脈WCK具有邏輯低位準且負資料時脈WCKB具有邏輯高位準，則複數個多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB分別依序產生以與正資料時脈WCK之相位相比具有180度(IWCK)、270度(QWCK)、0度(IWCKB)及90度(QWCKB)之相位。
儘管存在時脈頻率除法區塊120之操作不可經由設計預定的狀態，但始終以預設次序執行以下操作：比較系統時脈BUF_HCK及BUF_HCKB之相位與在時脈頻率除法區塊120中所產生之複數個多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB中之選定時脈IWCK或IWCKB之相位。
因此，在複數個多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB依序產生以與正資料時脈WCK 之相位相比具有0度(IWCK)、90度(QWCK)、180度(IWCKB)及270度(QWCKB)之相位的狀況下，藉由使資料時脈BUF_WCK及BUF_WCKB之相位移動最大半週期(亦即，0.5×tck)，有可能同步系統時脈BUF_HCK及BUF_HCKB之相位與資料時脈BUF_WCK及BUF_WCKB之相位，以使得可在比較短之時間內完成時脈對準訓練操作。
同時，在複數個多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB依序產生以與正資料時脈WCK之相位相比具有180度(IWCK)、270度(QWCK)、0度(IWCKB)及90度(QWCKB)之相位的狀況下，由於同步系統時脈BUF_HCK及BUF_HCKB之相位與資料時脈BUF_WCK及BUF_WCKB之相位的操作應藉由使資料時脈BUF_WCK及BUF_WCKB之相位移動最大一個週期(亦即，1×tck)來執行，因此直至時脈對準訓練操作完成可花費相對較長之時間。
本發明之一實施例係針對提供一種用於執行時脈對準訓練操作之電路，其能夠產生與資料時脈BUF_WCK及BUF_WCKB之相位相比具有以預定次序判定之相位的複數個多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB。
根據本發明之一實施例，一種半導體裝置包括：一時脈輸入區塊，其用以接收一系統時脈及一資料時脈；一時脈頻率除法區塊，其用以藉由對該資料時脈之一頻率進行除 法運算來產生複數個多相位資料頻率除法時脈且判定該複數個多相位資料頻率除法時脈之相位是否回應於一頻率除法控制信號而反轉，該該複數個多相位資料頻率除法時脈中之每一者具有一預定大小之相位差；及一第一相位偵測區塊，其用以基於該複數個多相位資料頻率除法時脈中所預定之一第一選定時脈之一相位來偵測該系統時脈之一相位，且回應於該偵測結果而判定該頻率除法控制信號之一邏輯位準。該半導體裝置進一步包括：一第二相位偵測區塊，其用以基於該複數個多相位資料頻率除法時脈中所選定之一第二選定時脈之一相位來偵測該系統時脈之該相位，且回應於該偵測結果而產生一訓練資訊信號；及一信號傳輸區塊，其用以將該訓練資訊信號傳送至外部。
根據本發明之另一實施例，揭示一種用於操作一半導體裝置之方法，該方法包括：接收一系統時脈及一資料時脈；藉由對該資料時脈之一頻率進行除法運算來產生複數個多相位資料頻率除法時脈且判定該複數個多相位資料頻率除法時脈之相位是否回應於一頻率除法控制信號而反轉，該複數個多相位資料頻率除法時脈中之每一者具有一預定大小之相位差；感測正常訓練模式進入或自行訓練模式進入；及根據該感測結果，在進入該自行訓練模式之狀況下基於一第一選定時脈之一相位來偵測該系統時脈之一相位，且回應於該偵測結果而判定該頻率除法控制信號之一邏輯位準，該第一選定時脈係在該複數個多相位資料頻率除法時脈中所預定的。該方法進一步包括：根據該感測 結果，在進入該正常訓練模式之狀況下基於一第二選定時脈之一相位來偵測該系統時脈之該相位，且回應於該偵測結果判定一訓練資訊信號之一邏輯位準，該第二選定時脈係在複數個多相位資料頻率除法時脈中所選定的；及將該訓練資訊信號傳輸至外部。
本發明之例示性實施例將參看隨附圖式在下文更詳細地描述。然而，本發明可以不同形式體現且不應被解釋為限於本文中所陳述之實施例。實情為，提供此等實施例以使得本發明將為澈底且完整的，且將本發明之範疇全面傳達至熟習此項技術者。貫穿本發明，相同參考數字在本發明之各圖及實施例中始終指代相同零件。
圖2說明根據本發明之實施例的用於執行時脈對準訓練操作之電路的方塊圖。
參看圖2，用於執行時脈對準訓練操作之電路包括：一時脈輸入區塊200，其用於分別基於時脈HCK及HCKB以及時脈WCK及WCKB來輸出系統時脈BUF_HCK及BUF_HCKB以及資料時脈BUF_WCK及BUF_WCKB；一時脈頻率除法區塊220，其用於藉由對資料時脈BUF_WCK及BUF_WCKB之頻率進行除法運算來產生複數個多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB且判定該複數個多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB之相位是否回應於一頻率除法控制信號PHASE_REVERSE而反轉，該複數個多相位資料頻率除法 時脈IWCK、QWCK、IWCKB及QWCKB中之每一者具有一預定大小之相位差；及一第一相位偵測區塊240，其用於基於該複數個多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB中之一第一選定時脈QWCK或QWCKB之相位來偵測系統時脈BUF_HCK及BUF_HCKB之相位，且回應於偵測結果判定該頻率除法控制信號PHASE_REVERSE之一邏輯位準。用於執行時脈對準訓練操作之電路進一步包括：一第二相位偵測區塊260，其用於基於複數個多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB中之一第二選定時脈IWCK或IWCKB之一相位來偵測系統時脈BUF_HCK及BUF_HCKB之相位，且回應於偵測結果產生一訓練資訊信號WCK2CK_INFO；及一信號傳輸區塊270，其用於將該訓練資訊信號WCK2CK_INFO傳送至外部。
在本文中，時脈輸入區塊200包括：一系統時脈產生區段204，其用於接收用於同步位址信號及命令信號之輸入點之時脈HCK及HCKB，且輸出所接收之時脈HCK及HCKB作為系統時脈BUF_HCK及BUF_HCKB；及一資料時脈產生區段202，其用於自外部接收用於同步資料信號之輸入點之時脈WCK及WCKB，且輸出所接收之時脈WCK及WCKB作為資料時脈BUF_WCK及BUF_WCKB。
時脈頻率除法區塊220包括：一頻率除法區段222，其用於藉由對資料時脈BUF_WCK及BUF_WCKB之頻率進行除法運算來產生資料頻率除法時脈DIV_WCK及DIV_WCKB； 及一相位除法區段224，其用於回應於資料頻率除法時脈DIV_WCK及DIV_WCKB而產生複數個多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB，且判定複數個多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB之相位是否回應於頻率除法控制信號PHASE_REVERSE而反轉。
在本文中，時脈頻率除法區塊220之相位除法區段224在頻率除法控制信號PHASE_REVERSE經啟用至邏輯高位準時產生相位經反轉之複數個多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB，且在頻率除法控制信號PHASE_REVERSE經停用至邏輯低位準時產生複數個多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB而不反轉該複數個多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB之相位。
第一相位偵測區塊240包括：一相位比較區段242，其用於比較第一選定時脈QWCK或QWCKB之相位與系統時脈BUF_HCK及BUF_HCKB之相位；及一邏輯位準改變區段244，其用於依預定次數重複地接收相位比較區段242之輸出信號PHASE_DET1，且回應於比較結果改變自行訓練模式停用信號SPD_STOPPER及頻率除法控制信號PHASE_REVERSE之邏輯位準。
第一相位偵測區塊240進一步包括一訓練操作模式控制區段248，該訓練操作模式控制區段248用於回應於自行訓練模式停用信號SPD_STOPPER及根據時脈對準訓練操作 之開始而啟用之時脈對準訓練進入控制信號WCK2CKENTRY來判定重設信號RESTB、正常訓練模式啟用信號PD_ENABLE及自行訓練模式啟用信號SPD_ENABLE之邏輯位準。
僅供參考，在模式暫存器設定(MRS)中定義/儲存：時脈對準訓練進入控制信號WCK2CK ENTRY維持其邏輯高位準之啟用狀態之週期的長度；及時脈對準訓練進入控制信號WCK2CK ENTRY自邏輯低位準啟用至邏輯高位準之時刻。
此外，第一相位偵測區塊240進一步包括：一頻率除法控制信號初始化區段246，其用於回應於自邏輯位準改變區段244所輸出之初步頻率除法控制信號PRE_PHASE_REVERSE且回應於重設信號RESETB而初始化頻率除法控制信號PHASE_REVERSE；及一自行訓練模式停用信號初始化區段247，其用於回應於重設信號RESETB而初始化自邏輯位準改變區段244所輸出之自行訓練模式停用信號SPD_STOPPER。
第一相位偵測區塊240之相位比較區段242藉由判定系統時脈BUF_HCK及BUF_HCKB在第一選定時脈QWCK或QWCKB之邊緣是啟用至邏輯高位準還是停用至邏輯低位準而判定所輸出之信號PHASE_DET1是否經啟用，其中第一選定時脈QWCK或QWCKB之邊緣大體意謂上升緣，但其亦可根據設計者之選擇而為下降緣。
第一相位偵測區塊240之邏輯位準改變區段244在一週期 中回應於相位比較區段242之依預定次數重複地輸入至其之輸出信號PHASE_DET1而改變自行訓練模式停用信號SPD_STOPPER及初步頻率除法控制信號PRE_PHASE_REVERSE以及因此之頻率除法控制信號PHASE_REVERSE之邏輯位準，在該週期中，回應於時脈對準訓練操作之開始而經啟用至邏輯高位準之該自行訓練模式啟用信號SPD_ENABLE維持其啟用狀態。
第一相位偵測區塊240之頻率除法控制信號初始化區段246在自行訓練操作開始時回應於重設信號RESETB之雙態觸發而將頻率除法控制信號PHASE_REVERSE停用至邏輯低位準，且因此在頻率除法控制信號PHASE_REVERSE明確地維持具有邏輯低位準之停用狀態的狀態下使自行訓練操作開始。
第一相位偵測區塊240之自行訓練模式停用信號初始化區段247在自行訓練操作開始時回應於重設信號RESETB之雙態觸發而將自行訓練模式停用信號SPD_STOPPER停用至邏輯低位準，且因此在自行訓練模式停用信號SPD_STOPPER明確地維持具有邏輯低位準之停用狀態的狀態下使自行訓練操作開始。
第一相位偵測區塊240僅在自行訓練模式啟用信號SPD_ENABLE維持具有邏輯高位準之啟用狀態的自行訓練操作模式下操作，且並不在正常訓練模式啟用信號PD_ENABLE維持具有邏輯高位準之啟用狀態的正常訓練模式下操作。
同樣地，第二相位偵測區塊260及信號傳輸區塊270僅在正常訓練模式啟用信號PD_ENABLE維持具有邏輯高位準之啟用狀態的正常訓練模式下操作，且並不在自行訓練模式啟用信號SPD_ENABLE維持具有邏輯高位準之啟用狀態的自行訓練操作模式中下操作。
因而，正常訓練模式啟用信號PD_ENABLE及自行訓練模式啟用信號SPD_ENABLE具有互相相反之相位。
第一選定時脈QWCK或QWCKB之相位非相等於且非相反於資料頻率除法時脈DIV_WCK及DIV_WCKB之相位。
舉例而言，若複數個多相位資料頻率除法時脈分別具有90度之相位差(亦即，如圖式(例如，圖10及圖12)中所展示之IWCK、QWCK、IWCKB及QWCKB)，則第一選定時脈變為相對於資料頻率除法時脈DIV_WCK及DIV_WCKB具有90度(QWCK)或270度(QWCKB)之相位差之時脈。
若複數個多相位資料頻率除法時脈分別具有45度之相位差(亦即，IWCK、IWCK45、QWCK、QWCK135、IWCKB、IWCKB225、QWCKB及QWCK315)，則第一選定時脈變為相對於資料頻率除法時脈DIV_WCK及DIV_WCKB具有45度(IWCK45)、90度(QWCK)、135度(QWCK135)、225度(IWCK225)、270度(QWCKB)或315度(QWCK315)之相位差之時脈。
第二選定時脈IWCK或IWCKB為相位相等於或相反於資料頻率除法時脈DIV_WCK及DIV_WCKB之相位的時脈。
舉例而言，若複數個多相位資料頻率除法時脈分別具有 90度之相位差(亦即，如圖式(例如，圖10及圖12)中所展示之IWCK、QWCK、IWCKB及QWCKB)，則第二選定時脈變為相對於資料頻率除法時脈DIV_WCK及DIV_WCKB具有0度(IWCK)或180度(IWCKB)之相位差之時脈。
即使假定複數個多相位資料除法時脈分別具有45度之相位差(亦即，IWCK、IWCK45、QWCK、QWCK135、IWCKB、IWCKB225、QWCKB及QWCK315)，第二選定時脈仍變為相對於資料頻率除法時脈DIV_WCK及DIV_WCKB具有0度(IWCK)或180度(IWCKB)之相位差之時脈。
圖3說明訓練操作模式控制區段248之詳細電路圖，訓練操作模式控制區段248包括在圖2中所描述之根據本發明之實施例的用於執行時脈對準訓練操作之電路的組件中之第一相位偵測區塊240中。
參看圖3，包括於第一相位偵測區塊240中之訓練操作模式控制區段248包括：一重設信號產生單元2482，其用於回應於時脈對準訓練進入控制信號WCK2CK ENTRY而產生重設信號RESETB；一訓練模式啟用信號產生單元2484，其用於回應於時脈對準訓練進入控制信號WCK2CK ENTRY及自行訓練模式停用信號SPD_STOPPER而產生正常訓練模式啟用信號PD_ENABLE及自行訓練模式啟用信號SPD_ENABLE。
在本文中，重設信號產生單元2482包括：一延遲單元DELAY，其用於使時脈對準訓練進入控制信號WCK2CK ENTRY延遲一預定時間且輸出延遲信號；一反相器INV1，其用於使自延遲單元DELAY所輸出之延遲信號之相位反相；及一「反及」閘NAND1，其用於對反相器INV1之輸出信號及時脈對準訓練進入控制信號WCK2CK ENTRY執行負邏輯積運算且輸出邏輯上組合之信號作為重設信號RESETB。
亦即，重設信號產生單元2482在時脈對準訓練進入控制信號WCK2CK ENTRY自邏輯低位準轉變至邏輯高位準時產生經啟用至邏輯低位準持續一預定時間之重設信號RESETB。
訓練模式啟用信號產生單元2484包括：一第一「反及」閘NAND2，其用於對時脈對準訓練進入控制信號WCK2CK ENTRY及自行訓練模式停用信號SPD_STOPPER執行「反及」運算；一第一反相器INV2，其用於使自第一「反及」閘NAND2所輸出之信號之相位反相且輸出反相信號作為正常訓練模式啟用信號PD_ENABLE；一第二反相器INV3，其用於使自行訓練模式停用信號SPD_STOPPER之相位反相；一第二「反及」閘NAND3，其用於對時脈對準訓練進入控制信號WCK2CK ENTRY及第二反相器INV3之輸出信號執行「反及」運算；及一第三反相器INV4，其用於使自第二「反及」閘NAND3所輸出之信號之相位反相且輸出反相信號作為自行訓練模式啟用信號SPD_ENABLE。
亦即，在時脈對準訓練進入控制信號WCK2CK ENTRY經啟用至邏輯高位準之狀態下，當自行訓練模式停用信號 SPD_STOPPER經啟用至邏輯高位準時，訓練模式啟用信號產生單元2484將正常訓練模式啟用信號PD_ENABLE啟用至邏輯高位準且將自行訓練模式啟用信號SPD_ENABLE停用至邏輯低位準。
另一方面，在時脈對準訓練進入控制信號WCK2CK ENTRY經啟用至邏輯高位準之狀態下，當自行訓練模式停用信號SPD_STOPPER經停用至邏輯低位準時，訓練模式啟用信號產生單元2484將正常訓練模式啟用信號PD_ENABLE停用至邏輯低位準且將自行訓練模式啟用信號SPD_ENABLE啟用至邏輯高位準。
在時脈對準訓練進入控制信號WCK2CK ENTRY經停用至邏輯低位準之狀態下，訓練模式啟用信號產生單元2484將正常訓練模式啟用信號PD_ENABLE及自行訓練模式啟用信號SPD_ENABLE兩者皆停用至邏輯低位準，而不管自行訓練模式停用信號SPD_STOPPER之邏輯位準。
圖4說明在圖2中所描述之根據本發明之實施例的用於執行時脈對準訓練操作的電路之組件中之第二相位偵測區塊260之詳細電路圖。
參看圖4，第二相位偵測區塊260包括：一偵測操作控制時脈產生區段262，其用於回應於正常訓練模式啟用信號PD_ENABLE及系統時脈BUF_HCK而產生偵測操作控制時脈BUF_HCKD；一邏輯位準偵測區段264，其用於回應於偵測操作控制時脈BUF_HCKD而偵測第二選定時脈IWCK或IWCKB之邏輯位準。
在本文中，偵測操作控制時脈產生區段262包括：一「反及」閘NAND，其用於對輸入至其之正常訓練模式啟用信號PD_ENABLE及系統時脈BUF_HCK執行「反及」運算；及一第一反相器INV1，其用於使自「反及」閘NAND所輸出之時脈之相位反相且輸出反相時脈作為偵測操作控制時脈BUF_HCKD。
亦即，偵測操作控制時脈產生區段262僅在正常訓練模式啟用信號PD_ENALBE啟用至邏輯高位準時輸出系統時脈BUF_HCK作為偵測操作控制時脈BUF_HCKD。
此時，圖4展示僅使用系統時脈BUF_HCK及BUF_HCKB之正系統時脈BUF_HCK的狀況。然而，此僅為例示性實施例且設計者可改變電路以便以其他方式(例如，僅使用負系統時脈BUF_HCKD)執行。
邏輯位準偵測區段264經由第一信號輸入節點接收選定時脈IWCK及IWCKB之正時脈IWCK，經由第二信號輸入節點接收選定時脈IWCK及IWCKB之負時脈IWCKB並經由時脈輸入節點接收偵測操作控制時脈BUF_HCKD，且藉由在偵測操作控制時脈BUF_HCKD經啟用之週期中感測及放大正時脈IWCK之電壓位準與負時脈IWCKB之電壓位準之差值而判定所輸出之信號PHASE_DET2的邏輯位準。
舉例而言，若在偵測操作控制時脈BUF_HCKD經啟用至邏輯高位準之週期中正時脈IWCK之電壓位準高於負時脈IWCKB之電壓位準，則信號PHASE_DET2經輸出以具有邏輯高位準。此時，即使在偵測操作控制時脈BUF_HCKD經 停用至邏輯低位準之週期中，信號PHASE_DET2也維持邏輯高位準。
另一方面，若在偵測操作控制時脈BUF_HCKD經啟用至邏輯高位準之週期中正時脈IWCK之電壓位準低於負時脈IWCKB之電壓位準，則信號PHASE_DET2經輸出以具有邏輯低位準。此時，即使在偵測操作控制時脈BUF_HCKD經停用至邏輯低位準之週期中，信號PHASE_DET2也維持邏輯低位準。
圖5說明相位比較區段242之詳細電路圖，相位比較區段242包括在圖2中所描述之根據本發明之實施例的用於執行時脈對準訓練操作之電路的組件中之第一相位偵測區塊240中。
參看圖5，包括於第一相位偵測區塊240中之相位比較區段242包括：一比較操作控制時脈產生單元2422，其用於回應於自行訓練模式啟用信號SPD_ENABLE及第一選定時脈QWCK而產生比較操作控制時脈QWCKD；及一邏輯位準偵測單元2424，其用於回應於比較操作控制時脈QWCKD而偵測系統時脈BUF_HCK及BUF_HCKB之邏輯位準。
在本文中，比較操作控制時脈產生單元2422包括：一「反及」閘NAND，其用於對自行訓練模式啟用信號SPD_ENABLE及第一選定時脈QWCK執行「反及」運算；及一第一反相器INV1，其用於使自「反及」閘NAND所輸出之時脈之相位反相且輸出反相時脈作為比較操作控制時 脈QWCKD。
亦即，比較操作控制時脈產生單元2422僅在自行訓練模式啟用信號SPD_ENALBE經啟用至邏輯高位準時輸出第一選定時脈QWCK作為比較操作控制時脈QWCKD。
此時，圖5說明僅使用第一選定時脈QWCK及QWCKB之正時脈QWCK的狀況。然而，此僅為例示性實施例且設計者可改變電路以僅使用負時脈QWCKB。
邏輯位準偵測單元2424經由第一信號輸入節點接收系統時脈BUF_HCK及BUF_HCKB之正系統時脈BUF_HCK，經由第二信號輸入節點接收系統時脈BUF_HCK及BUF_HCKB之負系統時脈BUF_HCKB並經由時脈輸入節點接收比較操作控制時脈QWCKD，且藉由在比較操作控制時脈QWCKD經啟用之週期中感測及放大正系統時脈BUF_HCK之電壓位準與負系統時脈HCKB之電壓位準之差值而判定所輸出之信號PHASE_DET1的邏輯位準。
舉例而言，若在比較操作控制時脈QWCKD經啟用至邏輯高位準之週期中正系統時脈BUF_HCK之電壓位準高於負系統時脈BUF_HCKB之電壓位準，則信號PHASE_DET1經輸出以具有邏輯高位準。此時，即使在比較操作控制時脈QWCKD經停用至邏輯低位準之週期中，信號PHASE_DET1也維持邏輯高狀態。
另一方面，若在比較操作控制時脈QWCKD經啟用至邏輯高位準之週期中正系統時脈BUF_HCK之電壓位準低於負系統時脈BUF_HCKB之電壓位準，則信號PHASE_DET1 經輸出以具有邏輯低位準。此時，即使在比較操作控制時脈QWCKD經停用至邏輯低位準之週期中，信號PHASE_DET1也維持邏輯低位準。
圖6說明邏輯位準改變區段244之詳細電路圖，邏輯位準改變區段244包括在圖2中所描述之根據本發明之實施例的用於執行時脈對準訓練操作之電路的組件中之第一相位偵測區塊240中。
參看圖6，包括於第一相位偵測區塊240中之邏輯位準改變區段244包括：一計數時脈產生單元2442，其用於在自行訓練模式啟用信號SPD_ENABLE經啟用之週期中產生與第一選定時脈QWCK或QWCKB同步之計數時脈SCLK及SCLKB；一比較資訊信號產生單元2444，其用於產生複數個比較資訊信號PHASE_DET1_S0、PHASE_DET1_SA、PHASE_DET1_SB及PHASE_DET1_SC，該複數個比較資訊信號之邏輯位準係回應於相位比較區段242之基於計數時脈SCLK及SCLKB所輸入之輸出信號PHASE_DET1而依序判定；及一邏輯位準判定單元2446，其用於回應於複數個比較資訊信號PHASE_DET1_S0、PHASE_DET1_SA、PHASE_DET1_SB及PHASE_DET1_SC而判定自行訓練模式停用信號SPD_STOPPER及頻率除法控制信號PHASE_REVERSE之邏輯位準。
在本文中，計數時脈產生單元2442包括：一第一「反及」閘NAND1，其用於對自行訓練模式啟用信號SPD_ENABLE及第一選定時脈QWCK及QWCKB之正時脈 QWCK執行負邏輯積運算；一第一反相器INV1，其用於藉由使自第一「反及」閘NAND1所輸出之時脈之相位反相而輸出計數時脈SCLK及SCLKB之正計數時脈SCLK；一第二「反及」閘NAND2，其用於對自行訓練模式啟用信號SPD_ENABLE及第一選定時脈QWCK及QWCKB之負時脈QWCKB執行負邏輯積運算；及一第二反相器INV2，其用於藉由使自第二「反及」閘NAND2所輸出之時脈之相位反相而輸出計數時脈SCLK及SCLKB之負計數時脈SCLKB。
亦即，計數時脈產生單元2442在自行訓練模式啟用信號SPD_ENABLE經啟用之週期中藉由與第一選定時脈QWCK或QWCKB同步而雙態觸發計數時脈SCLK及SCLKB，且在自行訓練模式啟用信號SPD_ENABLE經停用之週期中並不雙態觸發計數時脈SCLK及SCLKB，而不管第一選定時脈QWCK或QWCKB。
比較資訊信號產生單元2444包括以串鏈結構連接之複數個正反器2444-0至2444-C。由於相位比較區段242之輸出信號PHASE_DET1在對應於計數時脈SCLK及SCLKB之每一週期輸入至第一正反器2444-0，因此回應於計數時脈SCLK及SCLKB之雙態觸發而在正反器2444-0至2444-C處依序產生比較資訊信號PHASE_DET1_S0、PHASE_DET1_SA、PHASE_DET1_SB及PHASE_DET1_SC。
亦即，在比較資訊信號產生單元2444中，無論何時計數時脈SCLK及SCLKB之負計數時脈SCLKB經雙態觸發，第一正反器2444-0接收相位比較區段242之輸出信號 PHASE_DET1，並輸出所接收之信號作為第0個比較資訊信號PHASE_DET1_S0，且無論何時計數時脈SCLK及SCLKB之正計數時脈SCLK經雙態觸發，剩餘正反器2444-A至2444-C分別依序接收自其先前正反器2444-0至2444-B所傳輸之第0比較資訊信號PHASE_DET1_S0至第二比較資訊信號PHASE_DET1_SB，並輸出所接收之信號作為第一比較資訊信號PHASE_DET1_SA至第三比較資訊信號PHASE_DET1_SC。
因此，比較資訊信號PHASE_DET1_S0、PHASE_DET1_SA、PHASE_DET1_SB及PHASE_DET1_SC係藉由在依預定次數雙態觸發計數時脈SCLK及SCLKB時收集相位比較區段242之輸入至比較資訊信號產生單元2444之輸出信號PHASE_DET1而獲得。
邏輯位準判定單元2446包括：一第一「互斥或」閘XOR1，其用於藉由對具有供電電壓(VDD)位準之信號及第一比較資訊信號PHASE_DET1_SA執行互斥邏輯和運算而輸出第一比較信號COMPA；一第二「互斥或」閘XOR2，其用於藉由對具有VDD位準之信號及第二比較資訊信號PHASE_DET1_SB執行互斥邏輯和運算而輸出第二比較信號COMPB；一第三「互斥或」閘XOR3，其用於藉由對具有VDD位準之信號及第三比較資訊信號PHASE_DET1_SC執行互斥邏輯和運算而輸出第三比較信號COMPC；一「反及」閘NAND3，其用於對輸入至其之第一至第三比較信號COMPA、COMPB及COMPC執行「反 及」運算；一反相器INV3，其用於藉由使自「反及」閘NAND3所輸出之信號之相位反相而輸出頻率除法控制信號PHASE_REVERSE；及一「或非」閘NOR1，其用於藉由對輸入至其之第一至第三比較信號COMPA、COMPB及COMPC執行「或非」運算而輸出自行訓練模式停用信號SPD_STOPPER。
亦即，當所有比較資訊信號PHASE_DET1_S0、PHASE_DET1_SA、PHASE_DET1_SB及PHASE_DET1_SC經啟用至邏輯高位準(亦即，計數時脈SCLK及SCLKB經充分地雙態觸發)時，邏輯位準判定單元2446將初步頻率除法控制信號及自行訓練模式停用信號SPD_STOPPER兩者停用至邏輯低位準。
此外，當比較資訊信號PHASE_DET1_S0、PHASE_DET1_SA、PHASE_DET1_SB及PHASE_DET1_SC中之一或多者經啟用至邏輯高位準時，邏輯位準判定單元2446將自行訓練模式停用信號SPD_STOPPER停用至邏輯低位準，且將初步頻率除法控制信號PRE_PHASE_REVERSE啟用至邏輯高位準。
此外，當所有比較資訊信號PHASE_DET1_S0、PHASE_DET1_SA、PHASE_DET1_SB及PHASE_DET1_SC經停用至邏輯低位準時，邏輯位準判定單元2446將信號PRE_PHASE_REVERSE(及因此之頻率除法控制信號PHASE_REVERSE)及自行訓練模式停用信號SPD_STOPPER兩者啟用至邏輯高位準。
同時，邏輯位準判定單元2446回應於重設信號RESETB將頻率除法控制信號PHASE_REVERSE及自行訓練模式停用信號SPD_STOPPER兩者初始化至邏輯低位準。
圖7說明圖6中所描述之邏輯位準改變區段244的組件之複數個正反器2444-0至2444-C的詳細電路圖。
在本文中，圖7僅說明複數個正反器2444-0至2444-C中之正反器2444-A之詳細電路圖，此係由於剩餘正反器2444-0、2444-B及2444-C實際上具有與正反器2444-A之構造相同的構造，除輸入至其之信號及自其輸出之信號的名稱不同於正反器2444-A之彼等名稱之外。
參看圖7，圖6中之正反器2444-A包括：一第一傳輸閘TG1，其用於回應於經由負輸入節點所輸入之負計數時脈SCLKB及經由其正輸入節點所輸入之正計數時脈SCLK而控制經由信號輸入節點所輸入之信號PHASE_DET1_S0之傳輸；第一反相器INV2及INV3，其以鎖存結構連接以維持經由第一傳輸閘TG1所傳送之信號之邏輯位準；一第二傳輸閘TG2，其用於回應於經由正輸入節點所輸入之負計數時脈SCLKB及經由其負輸入節點所輸入之正計數時脈SCLK而控制自第一反相器INV2及INV3所輸出之信號之傳輸；及第二反相器INV4及INV5，其以鎖存結構連接以藉由維持經由第二傳輸閘TG2所傳送之信號之邏輯位準來經由信號輸出節點輸出信號PHASE_DET1_SA。
亦即，圖6中所描述之正反器2444-A在計數時脈SCLK及SCLKB經啟用(亦即，正計數時脈SCLK具有邏輯高位準且 負計數時脈SCLKB具有邏輯低位準)之預定週期中自其先前正反器(例如，正反器2444-0)接收比較資訊信號PHASE_DET1_S0，且在計數時脈SCLK及SCLKB經停用(亦即，正計數時脈SCLK具有邏輯低位準且負計數時脈SCLKB具有邏輯高位準)之預定週期中輸出相應之比較資訊信號PHASE_DET1_SA。
因此，分別輸入至圖6中所描述之複數個正反器2444-0至2444-C之信號PHASE_DET1及比較資訊信號PHASE_DET1_S0、PHASE_DET1_SA及PHASE_DET1_SB在計數時脈SCLK及SCLKB之一個週期1tck期間執行維持其邏輯位準之操作。
圖8說明頻率除法控制信號初始化區段246之詳細電路圖，頻率除法控制信號初始化區段246包括在圖2中所描述之根據本發明之實施例的用於執行時脈對準訓練操作之電路的組件中之第一相位偵測區塊240中。
參看圖8，包括於第一相位偵測區塊240中之頻率除法控制信號初始化區段246包括一PMOS電晶體P1及一NMOS電晶體N1，其串聯連接於電源供應(VDD)端子與接地電壓(VSS)端子之間。PMOS電晶體P1回應於經由其閘極所輸入之重設信號RESETB而執行將連接至其源極之VDD端子與PMOS電晶體P1及NMOS電晶體N1之連接節點相連接的操作。NMOS電晶體N1回應於經由其閘極所輸入之初步頻率除法控制信號PRE_PHASE_REVERSE而執行將PMOS電晶體P1與NMOS電晶體N1之連接節點與連接至其源極之VSS 端子相連接的操作。因此，經由PMOS電晶體P1與NMOS電晶體N1之連接節點所輸出之頻率除法控制信號PHASE_REVERSE可回應於重設信號RESETB而在特定條件下經初始化，其中該特定條件為重設信號RESETB經啟用至邏輯低位準之狀態。此時，以鎖存結構連接之反相器INV1及INV2進一步連接至PMOS電晶體P1與NMOS電晶體N1之連接節點，以防止頻率除法控制信號PHASE_REVERSE處於浮動狀態中。
亦即，包括於第一相位偵測區塊240中之頻率除法控制信號初始化區段246在重設信號RESETB經啟用至邏輯低位準時將頻率除法控制信號PHASE_REVERSE停用至邏輯低位準，而不管初步頻率除法控制信號PRE_PHASE_REVERSE之當前邏輯位準。
圖9說明自行訓練模式停用信號初始化區段247之詳細電路圖，自行訓練模式停用信號初始化區段247包括在圖2中所描述之根據本發明之實施例的用於執行時脈對準訓練操作之電路的組件中之第一相位偵測區塊240中。
參看圖9，第一相位偵測區塊240之自行訓練模式停用信號初始化區段247包括一PMOS電晶體P1及一NMOS電晶體N1，其串聯連接於VDD端子與VSS端子之間。PMOS電晶體P1回應於經由其閘極所輸入之重設信號RESETB而執行將連接至其源極之VDD端子與PMOS電晶體P1與NMOS電晶體N1之連接節點相連接的操作。NMOS電晶體N1回應於經由其閘極所輸入之自行訓練模式停用信號SPD_STOPPER 而執行將PMOS電晶體P1與NMOS電晶體N1之連接節點與連接至其源極之VSS端子相連接的操作。因此，經由PMOS電晶體P1與NMOS電晶體N1之連接節點所輸出之自行訓練模式停用信號SPD_STOPPER可回應於重設信號RESETB而在特定條件下經初始化，其中該特定條件為重設信號RESETB經啟用至邏輯低位準之狀態。此時，以鎖存結構連接之反相器INV1及INV2進一步連接至PMOS電晶體P1與NMOS電晶體N1之連接節點，以防止自行訓練模式停用信號SPD_STOPPER處於浮動狀態中。
亦即，包括於第一相位偵測區塊240中之自行訓練模式停用信號初始化區段247在重設信號RESETB經啟用至邏輯低位準時將自行訓練模式停用信號SPD_STOPPER停用至邏輯低位準，而不管自行訓練模式停用信號SPD_STOPPER之當前邏輯位準。
圖10及圖11說明用於解釋圖2中所描述之根據本發明之實施例的用於執行時脈對準訓練操作之電路的操作之時序圖，其中無需反轉自相位除法區段224所輸出之多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB之相位。
僅供參考，圖10及圖11中所描述之時序圖表示無需反轉自相位除法區段224所輸出之多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB之相位的狀況，此係由於多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB與正資料時脈WCK之相位相比依序具有0度 (IWCK)、90度(QWCK)、180度(IWCKB)及270度(QWCKB)之相位。
參看圖10及圖11，時脈對準訓練操作在時脈對準訓練進入控制信號WCK2CK ENTRY經啟用時開始。亦即，重設信號RESETB在時脈對準訓練進入控制信號WCK2CK ENTRY自具有邏輯低位準之停用狀態轉變至具有邏輯高位準之啟用狀態時經雙態觸發，且因此時脈對準訓練操作在頻率除法控制信號PHASE_REVERSE、自行訓練模式啟用信號SPD_ENABLE、自行訓練模式停用信號SPD_STOPPER及正常訓練模式啟用信號PD_ENABLE轉變至初始邏輯位準時開始。
就此而言，應注意，自行訓練操作亦在時脈對準訓練操作開始時開始。此係因為，當重設信號RESETB經雙態觸發時，自行訓練模式啟用信號SPD_ENABLE經啟用至邏輯高位準；自行訓練模式停用信號SPD_STOPPER經停用至邏輯低位準；且正常訓練模式啟用信號PD_ENABLE經停用至邏輯低位準。
如此，若自行訓練操作開始，則基於多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB中之第一選定時脈QWCK而偵測系統時脈BUF_HCK之邏輯位準(參看圖10中之參考符號A、B及C)。此後，依序判定比較資訊信號PHASE_DET1_S0、PHASE_DET1_SA、PHASE_DET1_SB及PHASE_DET1_SC之邏輯位準。
亦即，在圖11中，第一比較資訊信號PHASE_DET1_SA 之邏輯位準在與第一選定時脈QWCK或QWCKB同步之計數時脈SCLK及SCLKB之每一週期內變為邏輯高位準，且接著第二比較資訊信號PHASE_DET1_SB之邏輯位準變為邏輯高位準。隨後，比較資訊信號PHASE_DET1_SC之邏輯位準變為邏輯高位準。
應注意，由於所有比較資訊信號PHASE_DET1_S0、PHASE_DET1_SA、PHASE_DET1_SB及PHASE_DET1_SC具有邏輯高位準，因此頻率除法控制信號PHASE_REVERSE之邏輯位準維持為初始之邏輯低位準，且同時自行訓練模式停用信號SPD_STOPPER自邏輯低位準轉變至邏輯高位準。
如此，在判定初步頻率除法控制信號PRE_PHASE_REVERSE之邏輯位準之後，初步自行訓練模式停用信號PRE_SPD_STOPPER經啟用至邏輯高位準；自行訓練模式啟用信號SPD_ENABLE經停用至邏輯低位準；且正常訓練模式啟用信號PD_ENABLE經啟用至邏輯高位準。結果，自行訓練操作終止且正常訓練操作開始。
此後，在正常訓練操作中，在先前技術中同樣基於系統時脈BUF_HCK及BUF_HCKB而偵測多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB中之第二選定時脈IWCK或IWCKB之邏輯位準(參看圖10中之參考符號D、E及F)，且根據偵測結果判定訓練資訊信號WCK2CK_INFO之邏輯位準。
圖12及圖13說明用於解釋圖2中所描述之根據本發明之 實施例的用於執行時脈對準訓練操作之電路的操作之時序圖，其中應反轉自相位除法區段224所輸出之多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB之相位。
僅供參考，圖12及圖13中所描述之時序圖表示應反轉自相位除法區段224所輸出之多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB之相位的狀況，此係因為多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB與正資料時脈WCK之相位相比依序具有180度(IWCK)、270度(QWCK)、0度(IWCKB)及90度(QWCKB)之相位。
參看圖12及圖13，應注意，時脈對準訓練操作在時脈對準訓練進入控制信號WCK2CK ENTRY經啟用時開始。亦即，重設信號RESETB在時脈對準訓練進入控制信號WCK2CK ENTRY自具有邏輯低位準之停用狀態轉變至具有邏輯高位準之啟用狀態時經雙態觸發，且因此時脈對準訓練操作在頻率除法控制信號PHASE_REVERSE、自行訓練模式啟用信號SPD_ENABLE、自行訓練模式停用信號SPD_STOPPER及正常訓練模式啟用信號PD_ENABLE轉變至初始邏輯位準時開始。
就此而言，應注意，自行訓練操作亦在時脈對準訓練操作開始時開始。此係因為，當重設信號RESETB經雙態觸發時，自行訓練模式啟用信號SPD_ENABLE經啟用至邏輯高位準；自行訓練模式停用信號SPD_STOPPER經停用至邏輯低位準；且正常訓練模式啟用信號PD_ENABLE亦經 停用至邏輯低位準。
如此，若自行訓練操作開始，則基於多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB中之第一選定時脈QWCK而偵測系統時脈BUF_HCK之邏輯位準(參看圖12中之參考符號H、I及J)。此後，依序判定比較資訊信號PHASE_DET1_S0、PHASE_DET1_SA、PHASE_DET1_SB及PHASE_DET1_SC之邏輯位準。
亦即，在圖13中，第一比較資訊信號PHASE_DET1_SA之邏輯位準在與第一選定時脈QWCK或QWCKB同步之計數時脈SCLK及SCLKB之每一週期內變為邏輯低位準，且接著第二比較資訊信號PHASE_DET1_SB之邏輯位準變為邏輯低位準。隨後，比較資訊信號PHASE_DET1_SC之邏輯位準變為邏輯低位準。
應注意，由於所有比較資訊信號PHASE_DET1_S0、PHASE_DET1_SA、PHASE_DET1_SB及PHASE_DET1_SC在所有比較資訊信號PHASE_DET1_S0、PHASE_DET1_SA、PHASE_DET1_SB及PHASE_DET1_SC之邏輯位準經判定時具有邏輯低位準，因此頻率除法控制信號PHASE_REVERSE之邏輯位準自邏輯低位準轉變至邏輯高位準，且同時自行訓練模式停用信號SPD_STOPPER維持邏輯低位準。
如此，由於頻率除法控制信號PHASE_REVERSE之邏輯位準自邏輯低位準轉變至邏輯高位準，因此自相位除法區段224所輸出之多相位資料頻率除法時脈IWCK、QWCK、 IWCKB及QWCKB之相位經反轉，且因此多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB按序變為與正資料時脈WCK之相位相比具有0度(IWCK)、90度(QWCK)、180度(IWCKB)及270度(QWCKB)之相位。
此外，在頻率除法控制信號PHASE_REVERSE之邏輯位準變為邏輯高位準且自行訓練模式停用信SPD_STOPPER維持具有邏輯低位準之停用狀態時，自行訓練模式啟用信號SPD_ENABLE繼續維持具有邏輯高位準之啟用狀態，且因此繼續執行自行訓練模式操作而不終止。
因此，基於多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB中之第一選定時脈QWCK而偵測系統時脈BUF_HCK之邏輯位準(參看圖12中之參考符號K、L及M)，且依序決定比較資訊信號PHASE_DET1_S0、PHASE_DET1_SA、PHASE_DET1_SB及PHASE_DET1_SC之邏輯位準。
亦即，在圖12中，第一比較資訊信號PHASE_DET1_SA之邏輯位準在與第一選定時脈QWCK或QWCKB同步之計數時脈SCLK及SCLKB之每一週期內變為邏輯高位準，且接著第二比較資訊信號PHASE_DET1_SB之邏輯位準變為邏輯高位準。隨後，比較資訊信號PHASE_DET1_SC之邏輯位準變為邏輯高位準。
當所有比較資訊信號PHASE_DET1_S0、PHASE_DET1_SA、PHASE_DET1_SB及PHASE_DET1_SC具有邏輯高位準且頻率除法控制信號PHASE_REVERSE維持先前所判定之邏 輯高位準時，自行訓練模式停用信號SPD_STOPPER經啟用至邏輯高位準。此後，自行訓練模式啟用信號SPD_ENABLE經停用至邏輯低位準且正常訓練模式啟用信號PD_ENABLE經啟用至邏輯高位準。結果，自行訓練操作被終止且正常訓練操作開始。
此後，在正常訓練操作中，在先前技術中同樣基於系統時脈BUF_HCK及BUF_HCKB而偵測多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB中之第二選定時脈IWCK或IWCKB之邏輯位準(參看圖12中之參考符號K、L及M)，且根據偵測結果判定訓練資訊信號WCK2CK_INFO之邏輯位準。
如在本發明之以上實施例中所描述，由於自行訓練操作包括於時脈對準訓練操作中，因此有可能在藉由對資料時脈BUF_WCK及BUF_WCKB之頻率進行除法運算來產生具有預定相位差之多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB的過程中判定多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB之相位是否回應於頻率除法控制信號PHASE_REVERSE而反轉，且因此有可能產生與資料時脈BUF_WCK及BUF_WCKB之相位相比具有根據預定次序所判定之相位的多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB。
因此，有可能將執行時脈對準訓練操作所需的時間維持在最小值。
雖然已關於特定實施例描述了本發明，但熟習此項技術 者將顯而易見，在不脫離如以下申請專利範圍中定義之本發明之精神及範疇的情況下，可進行各種改變及修改。
舉例而言，在以上實施例中，邏輯位準改變區段244執行以下操作：回應於自相位比較區段242所輸出之信號PHASE_DET1在3個週期內連續地具有相同邏輯位準之狀態而改變頻率除法控制信號PHASE_REVERSE之邏輯位準。然而，根據本發明之另一實施例，頻率除法控制信號PHASE_REVERSE之邏輯位準可回應於以下狀態而改變：自相位比較區段242所輸出之信號PHASE_DET1在3個以下或3個以上週期內連續地具有相同邏輯位準。
此外，例如，在以上實施例中，所說明之邏輯閘及電晶體可經實施以根據輸入至彼處之信號之極性而具有不同位置及類型。
100‧‧‧時脈輸入區塊
120‧‧‧時脈頻率除法區塊
160‧‧‧相位偵測區塊
170‧‧‧信號傳輸區塊
200‧‧‧時脈輸入區塊
202‧‧‧資料時脈產生區段
204‧‧‧系統時脈產生區段
220‧‧‧時脈頻率除法區塊
222‧‧‧頻率除法區段
224‧‧‧相位除法區段
240‧‧‧第一相位偵測區塊
242‧‧‧相位比較區段
244‧‧‧邏輯位準改變區段
246‧‧‧頻率除法控制信號初始化區段
247‧‧‧自行訓練模式停用信號初始化區段
248‧‧‧訓練操作模式控制區段
260‧‧‧第二相位偵測區塊
262‧‧‧偵測操作控制時脈產生區段
264‧‧‧邏輯位準偵測區段
270‧‧‧信號傳輸區塊
2422‧‧‧比較操作控制時脈產生單元
2424‧‧‧邏輯位準偵測單元
2442‧‧‧計數時脈產生單元
2444‧‧‧比較資訊信號產生單元
2444-0‧‧‧正反器
2444-A‧‧‧正反器
2444-B‧‧‧正反器
2444-C‧‧‧正反器
2446‧‧‧邏輯位準判定單元
2482‧‧‧重設信號產生單元
2484‧‧‧訓練模式啟用信號產生單元
DELAY‧‧‧延遲單元
INV1‧‧‧反相器/第一反相器
INV2‧‧‧第一反相器/第二反相器
INV3‧‧‧第一反相器/第二反相器
INV4‧‧‧第二反相器/第三反相器
INV5‧‧‧第二反相器
N1‧‧‧NMOS電晶體
NAND‧‧‧「反及」閘
NAND1‧‧‧「反及」閘
NAND2‧‧‧第一「反及」閘
NAND3‧‧‧「反及」閘
NAND3‧‧‧第二「反及」閘
NOR1‧‧‧「或非」閘
P1‧‧‧PMOS電晶體
TG1‧‧‧第一傳輸閘
TG2‧‧‧第二傳輸閘
XOR1‧‧‧第一「互斥或」閘
XOR2‧‧‧第二「互斥或」閘
XOR3‧‧‧第三「互斥或」閘
圖1說明用於執行時脈對準訓練操作之習知電路之方塊圖。
圖2說明根據本發明之實施例的用於執行時脈對準訓練操作之電路的方塊圖。
圖3說明一訓練操作模式控制區段之詳細電路圖，該訓練操作模式控制區段包括在圖2中所描述之根據本發明之實施例的用於執行時脈對準訓練操作之電路的組件中之第一相位偵測區塊中。
圖4說明在圖2中所描述之根據本發明之實施例的用於執行時脈對準訓練操作之電路的組件中之第二相位偵測區塊 的詳細電路圖。
圖5說明一相位比較區段之詳細電路圖，該相位比較區段包括在圖2中所描述之根據本發明之實施例的用於執行時脈對準訓練操作之電路的組件中之第一相位偵測區塊中。
圖6說明一邏輯位準改變區段之詳細電路圖，該邏輯位準改變區段包括在圖2中所描述之根據本發明之實施例的用於執行時脈對準訓練操作之電路的組件中之第一相位偵測區塊中。
圖7說明圖6中所描述之邏輯位準改變區段之組件中的複數個正反器之詳細電路圖。
圖8說明一頻率除法控制信號初始化區段之詳細電路圖，該頻率除法控制信號初始化區段包括在圖2中所描述之根據本發明之實施例的用於執行時脈對準訓練操作之電路的組件中之第一相位偵測區塊中。
圖9說明一自行訓練模式停用信號初始化區段之詳細電路圖，該自行訓練模式停用信號初始化區段包括在圖2中所描述之根據本發明之實施例的用於執行時脈對準訓練操作之電路的組件中之第一相位偵測區塊中。
圖10及圖11說明用於解釋圖2中所描述之根據本發明之實施例的用於執行時脈對準訓練操作之電路的操作之時序圖，其中無需反轉自相位除法區段224所輸出之多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB之相位。
圖12及圖13說明用於解釋圖2中所描述之根據本發明之實施例的用於執行時脈對準訓練操作之電路的操作之時序圖，其中應反轉自相位除法區段224所輸出之多相位資料頻率除法時脈IWCK、QWCK、IWCKB及QWCKB之相位。
200‧‧‧時脈輸入區塊
202‧‧‧資料時脈產生區段
204‧‧‧系統時脈產生區段
220‧‧‧時脈頻率除法區塊
222‧‧‧頻率除法區段
224‧‧‧相位除法區段
240‧‧‧第一相位偵測區塊
242‧‧‧相位比較區段
244‧‧‧邏輯位準改變區段
246‧‧‧頻率除法控制信號初始化區段
247‧‧‧自行訓練模式停用信號初始化區段
248‧‧‧訓練操作模式控制區段
260‧‧‧第二相位偵測區塊
270‧‧‧信號傳輸區塊

Claims (30)

  1. 一種半導體裝置，其包含：一時脈輸入區塊，其用以接收一系統時脈及一資料時脈；一時脈頻率除法區塊，其用以藉由對該資料時脈之一頻率進行除法運算來產生複數個多相位資料頻率除法時脈，且判定該複數個多相位資料頻率除法時脈之相位是否回應於一頻率除法控制信號而反轉，該複數個多相位資料頻率除法時脈中之每一者具有一預定大小之相位差；及一第一相位偵測區塊，其用以基於該複數個多相位資料頻率除法時脈中所預定之一第一選定時脈之一相位來偵測該系統時脈之一相位，且回應於該偵測結果而判定該頻率除法控制信號之一邏輯位準。
  2. 如請求項1之半導體裝置，其進一步包含：一第二相位偵測區塊，其用以基於該複數個多相位資料頻率除法時脈中所選定之一第二選定時脈之一相位來偵測該系統時脈之該相位，且回應於該偵測結果而產生一訓練資訊信號；及一信號傳輸區塊，其用以將該訓練資訊信號傳送至外部。
  3. 如請求項2之半導體裝置，其中該時脈輸入區塊包含：一系統時脈產生區段，其用以接收用於同步自該外部所接收之一位址信號及一命令信號之輸入點的一時脈， 且輸出該所接收之時脈作為該系統時脈；及一資料時脈產生區段，其用以接收用於同步資料信號之輸入點之一時脈，且輸出該所接收之時脈作為該資料時脈。
  4. 如請求項2之半導體裝置，其中該時脈頻率除法區塊包含：一頻率除法區段，其用以藉由對該資料時脈之該頻率進行除法運算來產生一資料頻率除法時脈；及一相位除法區段，其用以回應於該資料頻率除法時脈而產生該複數個多相位資料頻率除法時脈，且判定該複數個多相位資料頻率除法時脈是否回應於該頻率除法控制信號而反轉。
  5. 如請求項4之半導體裝置，其中該相位除法區段在該頻率除法控制信號經啟用時反轉該複數個多相位資料頻率除法時脈之該等相位，且在該頻率除法控制信號經停用時不反轉該複數個多相位資料頻率除法時脈之該等相位。
  6. 如請求項5之半導體裝置，其中該第一選定時脈為該複數個多相位資料頻率除法時脈中之一多相位資料頻率除法時脈，其相位非相等於且相反於該資料頻率除法時脈之一相位。
  7. 如請求項6之半導體裝置，其中該第二選定時脈為該複數個多相位資料頻率除法時脈中之一多相位資料頻率除法時脈，其相位相等於或相反於該資料頻率除法時脈之 該相位。
  8. 如請求項2之半導體裝置，其中該第一相位偵測區塊包含：一相位比較區段，其用以比較該第一選定時脈之該相位與該系統時脈之該相位；及一邏輯位準改變區段，其用以依預定次數重複地接收該相位比較區段之一輸出信號且基於該等所接收之信號來改變一自行訓練模式停用信號之邏輯位準及該頻率除法控制信號之邏輯位準。
  9. 如請求項8之半導體裝置，其中該邏輯位準改變區段在一週期中回應於該相位比較區段之依該預定次數重複地輸入至其之該輸出信號而改變該自行訓練模式停用信號之該邏輯位準及該頻率除法控制信號之該邏輯位準，在該週期中，回應於一時脈對準訓練操作之開始而啟用之一自行訓練模式啟用信號維持其啟用狀態。
  10. 如請求項9之半導體裝置，其中該邏輯位準改變區段包含：一計數時脈產生單元，其用以在該自行訓練模式啟用信號維持其啟用狀態之該週期中產生與該第一選定時脈同步之一計數時脈；一比較資訊信號產生單元，其用以產生複數個比較資訊信號，該複數個比較資訊信號之邏輯位準係回應於在對應於該計數時脈之每一週期所輸入的該相位比較區段之該輸出信號而依序判定；及 一邏輯位準判定單元，其用以回應於該複數個比較資訊信號而判定該頻率除法控制信號之該邏輯位準及該自行訓練模式停用信號之該邏輯位準。
  11. 如請求項10之半導體裝置，其中該比較資訊信號產生單元包含多個正反器，其中該相位比較區段之該輸出信號係在對應於該計數時脈之每一週期經輸入至該多個正反器中之第一者，且回應於該計數時脈之雙態觸發而自該多個正反器依序產生該複數個比較資訊信號。
  12. 如請求項10之半導體裝置，其中當該複數個比較資訊信號之所有該等邏輯位準經判定時，該邏輯位準判定單元在所有該複數個比較資訊信號經啟用時停用該頻率除法控制信號及該自行訓練模式停用信號，在該複數個比較資訊信號中之一或多者經啟用但並非所有該複數個比較資訊信號經啟用時啟用該頻率除法控制信號並停用該自行訓練模式停用信號，且在所有該複數個比較資訊信號經停用時啟用該頻率除法控制信號及該自行訓練模式停用信號。
  13. 如請求項12之半導體裝置，其中該邏輯位準判定單元回應於一重設信號而將該頻率除法控制信號及該自行訓練模式停用信號初始化至一停用狀態。
  14. 如請求項13之半導體裝置，其中該第一相位偵測區塊進一步包含一訓練操作模式控制區段，該訓練操作模式控制區段用以回應於該自行訓練模式停用信號及一時脈對準訓練進入控制信號而判定該自行訓練模式啟用信號之 邏輯位準、一正常訓練模式啟用信號之邏輯位準及該重設信號之邏輯位準，該時脈對準訓練進入控制信號係回應於該時脈對準訓練操作之該開始而啟用。
  15. 如請求項14之半導體裝置，其中該第一相位偵測區塊在該自行訓練模式啟用信號經啟用時操作，且該第二相位偵測區塊及該信號傳輸區塊在該正常訓練模式啟用信號經啟用時操作。
  16. 如請求項15之半導體裝置，其中在一模式暫存器設定(MRS)中定義該時脈對準訓練進入控制信號經啟用之一週期及一時序。
  17. 一種用於操作一半導體裝置之方法，該方法包含：接收一系統時脈及一資料時脈；藉由對該資料時脈之一頻率進行除法運算來產生複數個多相位資料頻率除法時脈，且判定該複數個多相位資料頻率除法時脈之相位是否回應於一頻率除法控制信號而反轉，該複數個多相位資料頻率除法時脈中之每一者具有一預定大小之相位差；感測正常訓練模式進入或自行訓練模式進入；及根據該感測結果，在進入自行訓練模式之狀況下基於該複數個多相位資料頻率除法時脈中所預定之一第一選定時脈之一相位來偵測該系統時脈之一相位，且回應於該偵測結果而判定該頻率除法控制信號之一邏輯位準。
  18. 如請求項17之方法，其進一步包含：根據該感測結果，在進入正常訓練模式之狀況下基於 該複數個多相位資料頻率除法時脈中所選定之一第二選定時脈之一相位來偵測該系統時脈之該相位，且回應於該偵測結果而判定一訓練資訊信號之一邏輯位準；及將該訓練資訊信號傳輸至外部。
  19. 如請求項18之方法，其中產生該複數個多相位資料頻率除法時脈包含：藉由對該資料時脈之該頻率進行除法運算來產生一資料頻率除法時脈；產生相位回應於該頻率除法控制信號之啟用而反轉的該複數個多相位資料頻率除法時脈；及產生相位回應於該頻率除法控制信號之停用而不反轉的該複數個多相位資料頻率除法時脈。
  20. 如請求項19之方法，其中該第一選定時脈為該複數個多相位資料頻率除法時脈中之一多相位資料頻率除法時脈，其相位非相等於且非相反於該資料頻率除法時脈之一相位。
  21. 如請求項20之方法，其中該第二選定時脈為該複數個多相位資料頻率除法時脈中之一多相位資料頻率除法時脈，其相位相等於或相反於該資料頻率除法時脈之該相位。
  22. 如請求項17之方法，其中判定該頻率除法控制信號之該邏輯位準包含：在進入該自行訓練模式之狀況下比較該第一選定時脈之一相位與該系統時脈之該相位；及 在進入該自行訓練模式之狀況下依預定次數重複地接收自該相位比較操作所輸出之一信號，且回應於自該相位比較操作所輸出之該信號之該接收的結果而改變該頻率除法控制信號之邏輯位準及一自行訓練模式停用信號之邏輯位準。
  23. 如請求項22之方法，其中該頻率除法控制信號之該邏輯位準之該改變在一週期中回應於比較重複輸入之該信號之該等相位的一操作之一輸出信號而改變該頻率除法控制信號之該邏輯位準及該自行訓練模式停用信號之該邏輯位準，在該週期中，一自行訓練模式啟用信號在進入該自行訓練模式之一狀態下維持其啟用狀態。
  24. 如請求項23之方法，其中改變該頻率除法控制信號之該邏輯位準包含：在於進入該自行訓練模式之後啟用該自行訓練模式啟用信號之一週期中產生與該第一選定時脈同步之一計數時脈；在對應於該計數時脈之每一點重複地接收自該相位比較操作所輸出之該信號且產生複數個比較資訊信號，該複數個比較資訊信號之邏輯位準係回應於該等所接收之信號而依序判定；及回應於該複數個比較資訊信號而決定該自行訓練模式停用信號之該邏輯位準及該頻率除法控制信號之該邏輯位準。
  25. 如請求項24之方法，其中產生該複數個比較資訊信號包 含：在該計數時脈之每一觸發時重複地接收自該相位比較操作所輸出之該信號；及回應於經由該重複接收操作依序輸入之自該相位比較操作所輸出之該等信號而依序決定該複數個比較資訊信號之該等邏輯位準。
  26. 如請求項25之方法，其中決定該自行訓練模式停用信號之該邏輯位準及該頻率除法控制信號之該邏輯位準包含：當該複數個比較資訊信號之所有該等邏輯位準經判定時，在所有該複數個比較資訊信號經啟用的狀況下停用該頻率除法控制信號及該自行訓練模式停用信號兩者；當該複數個比較資訊信號之所有該等邏輯位準經判定時，在該複數個比較資訊信號中之一或多者經啟用的狀況下啟用該頻率除法控制信號並停用該自行訓練模式停用信號；及當該複數個比較資訊信號之所有該等邏輯位準經判定時，在所有該複數個比較資訊信號經停用的狀況下啟用該頻率除法控制信號及該自行訓練模式停用信號兩者。
  27. 如請求項26之方法，其中決定該自行訓練模式停用信號之該邏輯位準及該頻率除法控制信號之該邏輯位準進一步包含：回應於一重設信號而將該頻率除法控制信號及該自行訓練模式停用信號初始化至一停用狀態。
  28. 如請求項27之方法，其中改變該頻率除法控制信號之該 邏輯位準包含：當在進入該自行訓練模式之後啟用該自行訓練模式停用信號時停用該自行訓練模式啟用信號；及當在進入該自行訓練模式之後停用該自行訓練模式停用信號時啟用該自行訓練模式啟用信號。
  29. 如請求項28之方法，其中該正常訓練模式進入或該自行訓練模式進入之該感測包含：回應於一時脈訓練模式啟用信號自一停用狀態至一啟用狀態之轉變而感測該自行訓練模式之該進入；在該時脈訓練模式啟用信號經啟用之一週期中回應於該自行訓練模式停用信號自一停用狀態至一啟用狀態之轉變而感測在自該自行訓練模式逸出之後的該正常訓練模式之該進入；及回應於該時脈訓練模式啟用信號自該啟用狀態至該停用狀態之轉變而感測自該正常訓練模式之逸出。
  30. 如請求項29之方法，其中改變該頻率除法控制信號之該邏輯位準進一步包含：回應於該時脈訓練模式啟用信號自該停用狀態至該啟用狀態之該轉變而雙態觸發該重設信號。
TW098142786A 2009-09-01 2009-12-14 半導體裝置及操作其之方法 TWI433166B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090082099A KR101045074B1 (ko) 2009-09-01 2009-09-01 반도체 장치

Publications (2)

Publication Number Publication Date
TW201117227A TW201117227A (en) 2011-05-16
TWI433166B true TWI433166B (zh) 2014-04-01

Family

ID=43623922

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098142786A TWI433166B (zh) 2009-09-01 2009-12-14 半導體裝置及操作其之方法

Country Status (4)

Country Link
US (1) US8125251B2 (zh)
JP (1) JP2011055462A (zh)
KR (1) KR101045074B1 (zh)
TW (1) TWI433166B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907322B2 (en) * 2010-06-18 2014-12-09 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
KR20120117280A (ko) * 2011-04-15 2012-10-24 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
JP6136701B2 (ja) * 2013-07-24 2017-05-31 日亜化学工業株式会社 発光装置
KR20150142852A (ko) * 2014-06-12 2015-12-23 에스케이하이닉스 주식회사 다중 위상 클럭을 생성하는 반도체 시스템 및 이의 트레이닝 방법
US9754650B2 (en) 2015-10-20 2017-09-05 Samsung Electronics Co., Ltd. Memory device and system supporting command bus training, and operating method thereof
US9959918B2 (en) 2015-10-20 2018-05-01 Samsung Electronics Co., Ltd. Memory device and system supporting command bus training, and operating method thereof
KR102407439B1 (ko) * 2017-12-05 2022-06-10 삼성전자주식회사 메모리 장치의 구동 강도, odt 트레이닝 방법, 이를 수행하는 컴퓨팅 시스템 및 시스템 온 칩
KR20190102930A (ko) * 2018-02-27 2019-09-04 에스케이하이닉스 주식회사 반도체장치
KR20220126833A (ko) 2021-03-09 2022-09-19 삼성전자주식회사 데이터 클럭의 동기화를 연장하는 메모리 장치의 동작 방법, 및 메모리 장치를 포함하는 전자 장치의 동작 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100942978B1 (ko) * 2008-07-10 2010-02-17 주식회사 하이닉스반도체 반도체 메모리 소자
KR100948067B1 (ko) * 2008-07-10 2010-03-16 주식회사 하이닉스반도체 반도체 소자
KR100929828B1 (ko) * 2008-09-02 2009-12-07 주식회사 하이닉스반도체 반도체 메모리 장치
KR100942950B1 (ko) * 2008-09-02 2010-02-22 주식회사 하이닉스반도체 반도체 메모리 장치

Also Published As

Publication number Publication date
US8125251B2 (en) 2012-02-28
TW201117227A (en) 2011-05-16
KR20110024201A (ko) 2011-03-09
US20110050294A1 (en) 2011-03-03
JP2011055462A (ja) 2011-03-17
KR101045074B1 (ko) 2011-06-29

Similar Documents

Publication Publication Date Title
TWI433166B (zh) 半導體裝置及操作其之方法
US7889595B2 (en) Semiconductor memory device
US6724684B2 (en) Apparatus for pipe latch control circuit in synchronous memory device
US7889594B2 (en) Semiconductor memory device
KR101009335B1 (ko) 반도체 메모리 장치 및 그 구동방법
KR100322530B1 (ko) 반도체 메모리 장치의 데이터 입력 회로 및 데이터 입력 방법
KR101045070B1 (ko) 반도체 메모리 장치와 반도체 메모리 장치를 포함하는 반도체 시스템 및 그 동작방법
US6327217B1 (en) Variable latency buffer circuits, latency determination circuits and methods of operation thereof
JP2011054150A (ja) 半導体装置及びその動作方法
US7834664B2 (en) Semiconductor device for detecting a phase of a clock
KR100638748B1 (ko) 반도체메모리소자
KR100761359B1 (ko) 온-다이 터미네이션 제어회로 및 방법
JP2000040398A (ja) ダブルデ―タレ―ト同期式ｄｒａｍ集積回路装置
CN109687854B (zh) 半导体器件及使用其的半导体系统
KR100875671B1 (ko) 프리차지신호 생성장치를 구비하는 반도체메모리소자 및그의 구동방법
TW200414226A (en) Semiconductor memory device and associated data read method
US6353574B1 (en) Semiconductor memory device having pipe register operating at high speed
KR20160026526A (ko) 입력 장치 및 입력 시스템
KR100948069B1 (ko) 데이터 출력 회로
JP4767462B2 (ja) カラムアドレスバッファ装置
KR20100041200A (ko) 클럭 버퍼 및 이를 이용하는 반도체 메모리 장치
US10684797B2 (en) Command-in-pipeline counter for a memory device
KR20100050881A (ko) 반도체 메모리 장치
KR101003142B1 (ko) 클럭 생성 회로 및 이를 포함하는 반도체 메모리 장치
KR100631172B1 (ko) 클럭 사이클 시간 검출 회로

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees