CN105405461A - 刷新控制电路以及使用该刷新控制电路的半导体器件 - Google Patents

刷新控制电路以及使用该刷新控制电路的半导体器件 Download PDF

Info

Publication number
CN105405461A
CN105405461A CN201510463499.4A CN201510463499A CN105405461A CN 105405461 A CN105405461 A CN 105405461A CN 201510463499 A CN201510463499 A CN 201510463499A CN 105405461 A CN105405461 A CN 105405461A
Authority
CN
China
Prior art keywords
signal
refresh
lamella
control circuit
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510463499.4A
Other languages
English (en)
Inventor
金昌铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Priority to CN202010710352.1A priority Critical patent/CN112037830B/zh
Publication of CN105405461A publication Critical patent/CN105405461A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种半导体器件，可以包括通过穿通电极电耦合的多个片层。多个片层中的任意一个可以被配置为响应于刷新命令来产生刷新周期信号，并且通过穿通电极将刷新周期信号传输到其它片层。其它片层可以被配置为与刷新周期信号同步地执行刷新操作。

Description

刷新控制电路以及使用该刷新控制电路的半导体器件
相关申请交叉引用
本申请要求于2014年9月5日在韩国知识产权局提交的第10-2014-0118849号韩国申请的优先权，该韩国申请通过引用全部合并于此。
技术领域
各种实施例大体涉及一种半导体电路，更具体地，涉及一种刷新控制电路以及使用该刷新控制电路的半导体器件。
背景技术
半导体器件可以具有三维结构。三维结构可以利用层叠的多个存储片层(slice)(在下文称为“片层”)来实现。实施片层是用于提高半导体器件内的集成度的一种方法。
影响具有三维结构的半导体器件的操作性能的重要因素包括减小刷新操作中的峰值电流。
在常规半导体器件中，在多个片层的每个中需要操作用于产生刷新周期的振荡器。
理想的是，多个片层的振荡器被设计为具有相同的刷新周期。然而，由于PVT(工艺、电压和温度)的变化，多个片层的振荡器具有相同的刷新周期几乎是不可能的。
因此，常规半导体器件会遇到在刷新操作中峰值电流很可能增大的问题。
发明内容
在实施例中，一种刷新控制电路可以被配置为响应于刷新周期信号的脉冲中的与脉冲的顺序(turn)对应的脉冲来产生刷新起始信号。可以内部地产生刷新周期信号，或者可以从刷新控制电路的外部接收刷新周期信号。
在实施例中，一种刷新控制电路可以包括振荡器，振荡器被配置为响应于片层类型区别信号来产生振荡信号。刷新控制电路可以包括多路复用块，多路复用块被配置为响应于层叠模式区别信号来产生刷新模式区别信号。刷新控制电路可以包括控制块，控制块耦合到振荡器和多路复用块，并且被配置为响应于刷新命令和振荡信号来输出刷新周期信号，以及响应于片层标识码(ID)和刷新周期信号来产生刷新起始信号。
在实施例中，一种半导体器件可以包括通过穿通电极电耦合的多个片层。多个片层中的任意一个片层可以被配置为响应于刷新命令来产生刷新周期信号，并且通过穿通电极将刷新周期信号传输到其它片层。其它片层可以被配置为与刷新周期信号同步地执行刷新操作。
附图说明
图1是示出根据实施例的半导体器件的配置的示例表示的示图。
图2是示出图1中示出的刷新控制电路的内部配置的示例表示的示图。
图3是示出图2中示出的控制块的内部配置的示例表示的示图。
图4是示出根据实施例的半导体器件的刷新控制操作时序的示例表示的示图。
图5示出采用根据上面关于图1-图4讨论的实施例的半导体器件和/或刷新控制电路的系统的示例表示的框图。
具体实施方式
在下文，将在下面通过实施例的各种示例参考附图描述刷新控制电路和使用该刷新控制电路的半导体器件。
各种实施例可以涉及一种刷新控制电路及使用该刷新控制电路的半导体器件。刷新控制电路能够减小刷新操作中的峰值电流。
参考图1，根据实施例的半导体器件100可以包括多个存储片层(在下文称为“片层”)SLICE0至SLICE3。
多个片层SLICE0至SLICE3可以被配置为能够通过穿通电极(例如，穿通硅通孔TSV(through-siliconvias))传输和接收信号。
多个片层SLICE0至SLICE3可以被配置为共享通过穿通硅通孔TSV传输和接收的信号。
根据实施例的半导体器件100可以以下面方式配置，即，多个片层SLICE0至SLICE3中的任意一个(例如，片层SLICE0)可以产生刷新周期信号且通过穿通硅通孔TSV将产生的刷新周期信号提供给其它片层SLICE1至SLICE3，并且其它片层SLICE1至SLICE3可以与刷新周期信号同步地执行刷新操作。
其它片层SLICE1至SLICE3可以被配置为顺序地执行刷新操作。其它片层SLICE1至SLICE3可以被配置为响应于刷新周期信号的脉冲中的与片层SLICE1至SLICE3相对应的脉冲来顺序地执行刷新操作。
多个片层SLICE0至SLICE3中的任意一个(例如，最下面的片层SLICE0)可以是主片层，剩余片层SLICE1至SLICE3可以是从片层。
多个片层SLICE0至SLICE3中的每个可以包括刷新控制电路101。
主片层SLICE0可以通过使用振荡信号来产生刷新周期信号。可以通过振荡器来产生振荡信号。
参考图2，刷新控制电路101可以包括命令解码器200、延迟器(DLY)201和第一锁存器300。刷新控制电路101可以包括第二锁存器400、振荡器500和控制块600。刷新控制电路101可以包括比较块700、多路复用块800和传输/接收块900。
命令解码器200可以被配置为响应于命令CMD而产生刷新脉冲AFACT。命令CMD利用刷新命令来限定。
延迟器201可以被配置为将刷新脉冲AFACT延迟预定时间，并产生延迟的刷新脉冲AFACTD。
第一锁存器300可以被配置为根据刷新脉冲AFACT锁存从半导体器件100的外部提供的外部片层选择信号C<0:1>，并产生第一片层地址C_TSV<0:1>。
外部片层选择信号C<0:1>是用于选择多个片层SLICE0至SLICE3(参见图1)中的任意一个的信号。
虽然将在后面描述的第一片层地址C_TSV<0:1>和第二片层地址TSV_C<0:1>是相同的信号，但是它们被彼此不同地设计以区分传输侧和接收侧。
第一片层地址C_TSV<0:1>是通过主片层SLICE0经由穿通硅通孔TSV传输到从片层SLICE1至SLICE3的地址。
第二片层地址TSV_C<0:1>是从片层SLICE1至SLICE3通过穿通硅通孔TSV接收由主片层SLICE0传输的地址而导致的地址。
第二锁存器400可以被配置为根据时钟使能信号CKE锁存刷新脉冲AFACT，并产生第一自刷新脉冲SELF_TSV。
虽然将在后面描述的第一自刷新脉冲SELF_TSV和第二自刷新脉冲TSV_SELF是相同的信号，但是它们被彼此不同地设计以区分传输侧和接收侧。
第一自刷新脉冲SELF_TSV是由主片层SLICE0产生的信号，并且通过穿通硅通孔TSV传输至从片层SLICE1至SLICE3。
第二自刷新脉冲TSV_SELF是从片层SLICE1至SLICE3通过穿通硅通孔TSV接收由主片层SLICE0传输的信号而导致的信号。
当半导体器件100的外部(例如，存储控制器(未示出))产生逻辑低的时钟使能信号CKE并且通过命令CMD产生刷新脉冲AFACT时，半导体器件100可以被设计为执行自刷新操作。
振荡器500可以被配置为产生第一振荡信号PSRF和第二振荡信号FINE_PSRF。可以响应于片层类型区别信号MASTER和SLAVE中的片层类型区别信号MASTER以及刷新模式区别信号SELE_TOT来产生第一振荡信号PSRF和第二振荡信号FINE_PSRF。
在由4个片层SLICE0至SLICE3配置的半导体器件100的示例中，当与第一振荡信号PSRF相比时，第二振荡信号FINE_PSRF可以具有较短周期，例如，1/4或更短。
第一振荡信号PSRF是用于限定刷新周期的信号，第二振荡信号FINE_PSRF是用于限定层叠片层中的未首先执行刷新的片层的额外刷新周期的信号。
将作为实施例中的示例描述：在多个片层SLICE0至SLICE3中，片层SLICE0是主片层，剩余片层SLICE1至SLICE3是从片层。
片层类型区别信号MASTER和SLAVE是用于限定片层是否是主片层的信号。
片层类型区别信号MASTER和SLAVE可以储存在主片层SLICE0中，分别作为逻辑高和逻辑低(即，限定主片层的等级)。
片层类型区别信号MASTER和SLAVE可以储存在从片层SLICE1至SLICE3中，分别作为逻辑低和逻辑高(即，限定从片层的等级)。
刷新模式区别信号SELF_TOT是用于区别自刷新和自动刷新的信号。
在实施例中，振荡器500可以仅在一个片层(例如，多个片层SLICE0至SLICE3中的主片层SLICE0)中操作。
振荡器500可以产生第一振荡信号PSRF和第二振荡信号FINE_PSRF。在片层类型区别信号MASTER和SLAVE中的片层类型区别信号MASTER是逻辑高的示例中，可以响应于刷新模式区别信号SELF_TOT，产生第一振荡信号PSRF和第二振荡信号FINE_PSRF。
在片层类型区别信号MASTER和SLAVE中的片层类型区别信号MASTER是逻辑低的示例中，中断用于产生第一振荡信号PSRF和第二振荡信号FINE_PSRF的振荡器500的操作。
传输/接收块900可以包括第一传输/接收单元910至第三传输/接收单元930。
第一传输/接收单元910至第三传输/接收单元930中的每个可以被配置为响应于片层类型区别信号MASTER和SLAVE来执行信号传输。
在主片层SLICE0中，由于片层类型区别信号MASTER和SLAVE分别为逻辑高和逻辑低，因此可以使能传输/接收块900的信号传输功能。
在从片层SLICE1至SLICE3的每个中，由于片层类型区别信号MASTER和SLAVE分别为逻辑低和逻辑高，因此可以禁用传输/接收块900的信号传输功能。
第一传输/接收单元910至第三传输/接收单元930可以被配置为将第一片层地址C_TSV<0:1>、第一自刷新脉冲SELF_TSV和第一刷新周期信号AFACT_TSV传输到穿通硅通孔TSV。
第一传输/接收单元910至第三传输/接收单元930可以被配置为从穿通硅通孔TSV接收第二片层地址TSV_C<0:1>、第二自刷新脉冲TSV_SELF和第二刷新周期信号TSV_AFACT。
虽然第一刷新周期信号AFACT_TSV和第二刷新周期信号TSV_AFACT是相同的信号，但是它们被彼此不同地设计以区分传输侧和接收侧。
第一刷新周期信号AFACT_TSV是由主片层SLICE0产生的信号，并且通过穿通硅通孔TSV传输到从片层SLICE1至SLICE3。
第二刷新周期信号TSV_AFACT是从片层SLICE1至SLICE3通过穿通硅通孔TSV接收由主片层SLICE0传输的信号而导致的信号。
比较块700可以被配置为当第二片层地址TSV_C<0:1>和片层标识码(ID)SLICE_ID<0:1>彼此对应时，使能片层匹配信号MATCH_EN。
片层IDSLICE_ID<0:1>以下面的方式产生，即，多个相应片层SLICE0至SLICE3的层叠顺序被编码为匹配外部片层选择信号C<0:1>，并且其值被储存在多个相应片层SLICE0至SLICE3中。
片层IDSLICE_ID<0:1>可以以下面的方式储存，例如，最下面的主片层SLICE0对应于‘00’，上面的从片层SLICE1至SLICE3分别对应于‘01’、‘10’和‘11’。
多路复用块800可以被配置为根据层叠模式区别信号EN3DS来选择第二自刷新脉冲TSV_SELF或第一自刷新脉冲SELF_TSV，并且输出刷新模式区别信号SELF_TOT。
层叠模式区别信号EN3DS是用于限定相应片层是否是多个层叠片层中的一个的信号。
如果层叠模式区别信号EN3DS是限定相应片层的层叠状态的逻辑高，则从另一个片层传输的第二自刷新脉冲TSV_SELF可以被选择并输出为刷新模式区别信号SELF_TOT。
如果层叠模式区别信号EN3DS是限定相应片层的非层叠状态的逻辑低，则由相应片层自身产生的第一自刷新脉冲SELF_TSV可以被选择并输出为刷新模式区别信号SELF_TOT。
在主片层SLICE0的示例中，第一自刷新脉冲SELF_TSV可以被传输到穿通硅通孔TSV，并且还可以通过穿通硅通孔TSV被接收。
控制块600可以被配置为响应于刷新命令和振荡信号而输出第一刷新周期信号AFACT_TSV，并且响应于片层IDSLICE_ID<0:1>和第二刷新周期信号TSV_AFACT而产生刷新起始信号。
控制块600可以使用延迟的刷新脉冲AFACTD作为刷新命令。
控制块600可以使用通过延迟刷新脉冲AFACT而产生的延迟刷新脉冲AFACTD，来确保用于内部信号处理的时序裕度(timingmargin)。
振荡信号可以包括第一振荡信号PSRF和第二振荡信号FINE_PSRF。
刷新起始信号可以包括自动刷新起始信号AFACT_AUTO和自刷新起始信号PSRF_TOTAL。
控制块600可以被配置为产生第一刷新周期信号AFACT_TSV、自动刷新起始信号AFACT_AUTO和自刷新起始信号PSRF_TOTAL。可以响应于延迟刷新脉冲AFACTD、片层IDSLICE_ID<0:1>和层叠模式区别信号EN3DS，来产生第一刷新周期信号AFACT_TSV、自动刷新起始信号AFACT_AUTO和自刷新起始信号PSRF_TOTAL。此外，可以响应于片层匹配信号MATCH_EN、刷新模式区别信号SELF_TOT和第二刷新周期信号TSV_AFACT，来产生第一刷新周期信号AFACT_TSV、自动刷新起始信号AFACT_AUTO和自刷新起始信号PSRF_TOTAL。此外，可以响应于第一振荡信号PSRF和第二振荡信号FINE_PSRF，来产生第一刷新周期信号AFACT_TSV、自动刷新起始信号AFACT_AUTO和自刷新起始信号PSRF_TOTAL。
在图2的上述刷新控制电路101包括在主片层SLICE0中的示例中，刷新控制电路101可以将第一片层地址C_TSV<0:1>、第一自刷新脉冲SELF_TSV和第一刷新周期信号AFACT_TSV传输到从片层SLICE1至SLICE3，并且可以激活振荡器500。
在刷新控制电路101包括在从片层SLICE1至SLICE3的每个中的示例中，刷新控制电路101被提供来自主片层SLICE0的第二片层地址TSV_C<0:1>、第二自刷新脉冲TSV_SELF和第二刷新周期信号TSV_AFACT，并且去激活振荡器500。
参考图3，控制块600可以包括第一信号组合单元610、第二信号组合单元620和振荡使能信号发生单元630。控制块600可以包括刷新周期信号发生单元640、反相器650、自动刷新起始信号发生单元660和自刷新起始信号发生单元670。
第一信号组合单元610可以被配置为对延迟刷新脉冲AFACTD和第一振荡信号PSRF进行或非(NOR)或对延迟刷新脉冲AFACTD和第一振荡信号PSRF执行NOR逻辑功能，并且输出结果信号。
第二信号组合单元620可以被配置为对第二振荡信号FINE_PSRF和振荡使能信号EN_FINE_PSRF进行与非(NAND)或对第二振荡信号FINE_PSRF和振荡使能信号EN_FINE_PSRF执行NAND逻辑功能，并且产生输出信号FINE_PSRF_CLK。
振荡使能信号发生单元630可以被配置为产生振荡使能信号EN_FINE_PSRF。可以响应于第一信号组合单元610的输出、第二信号组合单元620的输出和刷新模式区别信号SELF_TOT，来产生振荡使能信号EN_FINE_PSRF。
振荡使能信号发生单元630可以包括计数器631、解码器632和锁存器633。
计数器631可以被配置为储存由计数第二信号组合单元620的输出信号FINE_PSRF_CLK而产生的值。计数器631可以输出储存的值作为振荡脉冲计数信号FINE_PSRF_CNT<0:1>。
解码器632可以被配置为产生振荡禁用信号DISABLE_FINE_PSRF。当振荡脉冲计数信号FINE_PSRF_CNT<0:1>达到预设值时，可以产生振荡禁用信号DISABLE_FINE_PSRF。
锁存器633可以使能振荡使能信号EN_FINE_PSRF。可以响应于刷新模式区别信号SELF_TOT和第一信号组合单元610的输出，使能振荡使能信号EN_FINE_PSRF。
锁存器633可以被配置为禁用振荡使能信号EN_FINE_PSRF。可以响应于振荡禁用信号DISABLE_FINE_PSRF，禁用振荡使能信号EN_FINE_PSRF。
在刷新模式区别信号SELF_TOT为逻辑高(即，限定自刷新模式)的示例中，锁存器633可以被配置为响应于第一信号组合单元610的输出来使能振荡使能信号EN_FINE_PSRF。
在使能振荡禁用信号DISABLE_FINE_PSRF的示例中，锁存器633可以禁用振荡使能信号EN_FINE_PSRF，而不管刷新模式区别信号SELF_TOT如何。
刷新周期信号发生单元640可以被配置为响应于第一信号组合单元610的输出和第二信号组合单元620的输出来产生第一刷新周期信号AFACT_TSV，并且响应于层叠模式区别信号EN3DS输出第一刷新周期信号AFACT_TSV和第二刷新周期信号TSV_AFACT中的一个来作为内部刷新周期信号AFACT_TOT。
刷新周期信号发生单元640可以包括逻辑电路，例如，NAND门641。刷新周期信号发生单元640可以包括脉冲发生部642和多路复用器643。
NAND门641对第一信号组合单元610的输出和第二信号组合单元620的输出进行NAND或对第一信号组合单元610的输出和第二信号组合单元620的输出执行NAND逻辑功能，并且输出结果信号。
脉冲发生部642可以被配置为产生第一刷新周期信号AFACT_TSV。可以响应于NAND门641的输出，产生第一刷新周期信号AFACT_TSV。
多路复用器643可以被配置为响应于层叠模式区别信号EN3DS，输出第一刷新周期信号AFACT_TSV和第二刷新周期信号TSV_AFACT中的一个来作为内部刷新周期信号AFACT_TOT。
多路复用器643可以在层叠模式区别信号EN3DS是限定相应片层的层叠状态的逻辑高时，选择从另一个片层传输的第二刷新周期信号TSV_AFACT，并且输出内部刷新周期信号AFACT_TOT。
反相器650可以被配置为将刷新模式区别信号SELF_TOT反相。反相器650可以被配置为输出反相的刷新模式区别信号SELF_TOTB。
刷新模式区别信号SELF_TOT是用于区别自刷新和自动刷新的信号。
在刷新模式区别信号SELF_TOT为逻辑高的示例中，可以限定自刷新模式。
在刷新模式区别信号SELF_TOT为逻辑低的示例中，即，在反相的刷新模式区别信号SELF_TOTB为逻辑高的示例中，可以限定自动刷新模式。
自动刷新起始信号发生单元660可以被配置为产生自动刷新起始信号AFACT_AUTO。可以响应于内部刷新周期信号AFACT_TOT、反相的刷新模式区别信号SELF_TOTB、层叠模式区别信号EN3DS和片层匹配信号MATCH_EN，产生自动刷新起始信号AFACT_AUTO。
自动刷新起始信号发生单元660可以包括第一逻辑门661至第三逻辑门663。
第一逻辑门661可以被配置为当反相的刷新模式区别信号SELF_TOTB为逻辑高时(当其处于自动刷新模式时)，输出内部刷新周期信号AFACT_TOT来作为预信号AFACT_AUTO_PRE。
第二逻辑门662可以被配置为对层叠模式区别信号EN3DS的反相信号和片层匹配信号MATCH_EN进行或(OR)，或对层叠模式区别信号EN3DS的反相信号和片层匹配信号MATCH_EN执行OR逻辑功能，并且输出结果信号。
第三逻辑门633可以被配置为对预信号AFACT_AUTO_PRE和第二逻辑门662的输出进行与(AND)，或对预信号AFACT_AUTO_PRE和第二逻辑门662的输出执行AND逻辑功能，并且产生自动刷新起始信号AFACT_AUTO。
当层叠模式区别信号EN3DS在自动刷新模式下为逻辑低时(在单一模式中使用相应片层的示例中)，自动刷新起始信号发生单元660可以输出预信号AFACT_AUTO_PRE来作为自动刷新起始信号AFACT_AUTO。
当层叠模式区别信号EN3DS在自动刷新模式下处于逻辑高且片层匹配信号MATCH_EN为逻辑高时(在相应片层处于层叠状态并且使用外部片层选择信号C<0:1>来被选择的示例中)，自动刷新起始信号发生单元660可以输出预信号AFACT_AUTO_PRE来作为自动刷新起始信号AFACT_AUTO。
自刷新起始信号发生单元670可以被配置为产生自刷新起始信号PSRF_TOTAL。可以响应于内部刷新周期信号AFACT_TOT、刷新模式区别信号SELF_TOT和片层IDSLICE_ID<0:1>，产生自刷新起始信号PSRF_TOTAL。
自刷新起始信号发生单元670可以包括第一逻辑门671、第二逻辑门672、计数器673和比较器674。
第一逻辑门671可以被配置为当刷新模式区别信号SELF_TOT处于逻辑高时(当其处于自刷新模式时)，输出内部刷新周期信号AFACT_TOT来作为预信号AFACT_SREF。
计数器673可以被配置为储存由计数预信号AFACT_SREF而产生的值，并且输出储存的值来作为计数信号SEL<0:1>。
计数信号SEL<0:1>实际具有由计数内部刷新周期信号AFACT_TOT而产生的值。
比较器674可以被配置为当计数信号SEL<0:1>和片层IDSLICE_ID<0:1>彼此对应时，使能自刷新使能信号EN_AFACT_SREF，即，输出作为逻辑高的自刷新使能信号EN_AFACT_SREF。
使能自刷新使能信号EN_AFACT_SREF的事实意味着内部刷新周期信号AFACT_TOT的脉冲中的当前时序的脉冲对应于自刷新起始信号发生单元670。
第二逻辑门672可以被配置为当自刷新使能信号EN_AFACT_SREF处于逻辑高时，输出预信号AFACT_SREF来作为自刷新起始信号PSRF_TOTAL。
在自刷新模式下，自刷新起始信号发生单元670可以输出与内部刷新周期信号AFACT_TOT的脉冲中的脉冲相对应的脉冲，来作为自刷新起始信号PSRF_TOTAL。
在实施例中，通过两个计数器可以彼此独立地储存已经对哪个片层执行自刷新以及在当前自刷新操作中将要对哪个片层执行刷新。
首先，图3的振荡使能信号发生单元630的计数器631可以储存输出信号FINE_PSRF_CLK来作为与振荡使能信号EN_FINE_PSRF的使能时段对应的第二振荡信号FINE_PSRF的脉冲，即，储存振荡脉冲计数信号FINE_PSRF_CNT<0:1>来作为由计数与从片层SLICE1至SLICE3对应的第二振荡信号FINE_PSRF而产生的值。
在对于所有片层来讲未完成自刷新的状态下，可以产生自刷新退出命令。
因此，在执行下一个自刷新的示例中，可以从与储存在计数器631中的振荡脉冲计数信号FINE_PSRF_CNT<0:1>对应的片层执行自刷新。
接着，图3的自刷新起始信号发生单元670的计数器373可以通过计数信号SEL<0:1>来确定在当前自刷新操作中将要对哪个片层执行刷新。
下面将参考图4描述根据实施例的半导体器件100的刷新控制操作。
刷新脉冲AFACT或第一振荡信号PSRF是限定将要首先执行刷新的片层(即，主片层)的刷新周期的信号，第二振荡信号FINE_PSRF是包括多个脉冲的信号，其中，多个脉冲用于限定层叠片层中的未首先执行刷新的片层的额外刷新周期。
在主片层SLICE0中，根据刷新命令CMD来产生刷新脉冲AFACT。
如果时钟使能信号CKE在产生刷新脉冲AFACT的同时变成逻辑低(意味着自刷新模式)，则主片层SLICE0产生第一自刷新脉冲SELF_TSV，并通过穿通硅通孔TSV将第一自刷新脉冲SELF_TSV传输到从片层SLECE1至SLECE3。
当从片层SLECE1至SLECE3接收第二自刷新脉冲TSV_SELF时，所有片层ALLSLICE的刷新模式区别信号SELF_TOT变成逻辑高。
主片层SLICE0的振荡器500响应于刷新模式区别信号SELF_TOT产生第二振荡信号FINE_PSRF。
主片层SLICE0根据刷新脉冲AFACT以及与振荡使能信号EN_FINE_PSRF的使能时段对应的第二振荡信号FINE_PSRF来产生第一刷新周期信号AFACT_TSV，并且通过穿通硅通孔TSV将第一刷新周期信号AFACT_TSV传输到从片层SLICE1至SLICE3。
当从片层SLICE1至SLICE3接收第二刷新周期信号TSV_AFACT时，在所有片层ALLSLICE中产生内部刷新周期信号AFACT_TOT。
在所有片层ALLSLICE中，根据内部刷新周期信号AFACT_TOT产生预信号AFACT_SREF。
在所有片层ALLSLICE中，计数预信号AFACT_SREF，并产生计数信号SEL<0:1>。
计数信号SEL<0:1>例如像下面‘00’、‘01’、‘10’和‘11’(基于十进制的‘0’、‘1’、‘2’和‘3’)一样增加。
如上面所述，片层IDSLICE_ID<0:1>可以以下面的方式储存，例如，最下面的主片层SLICE0对应于‘00’，上面的从片层SLICE1至SLICE3分别对应于‘01’、‘10’和‘11’。
主片层SLICE0根据与‘00’(作为其片层IDSLICE_ID<0:1>的值)对应的预信号AFACT_SREF的第一脉冲，产生自刷新起始信号PSRF_TOTAL。
从片层SLICE1根据与‘01’(作为其片层IDSLICE_ID<0:1>的值)对应的预信号AFACT_SREF的第二脉冲，产生自刷新起始信号PSRF_TOTAL。
从片层SLICE2根据与‘10’(作为其片层IDSLICE_ID<0:1>的值)对应的预信号AFACT_SREF的第三脉冲，产生自刷新起始信号PSRF_TOTAL。
从片层SLICE3根据与‘11’(作为其片层IDSLICE_ID<0:1>的值)对应的预信号AFACT_SREF的第四脉冲，产生自刷新起始信号PSRF_TOTAL。
主片层SLICE0计数图3的第二信号组合单元620的输出信号FINE_PSRF_CLK的第三脉冲(即，实际上，预信号AFACT_SREF的第四脉冲)，并且产生振荡禁用信号DISABLE_FINE_PSRF。
主片层SLICE0根据振荡禁用信号DISABLE_FINE_PSRF来禁用振荡使能信号EN_FINE_PSRF为逻辑低。
当振荡使能信号EN_FINE_PSRF被禁用为逻辑低，中断主片层SLICE0中的第一刷新周期信号AFACT_TSV的产生。
通过上述过程，可以与由主片层SLICE0产生的第一刷新周期信号AFACT_TSV的相应脉冲同步地完成所有片层的刷新操作。
上面讨论(参见图1-4)的半导体器件和/或刷新控制电路在存储器件、处理器和计算机系统的设计中特别有用。例如，参考图5，采用根据实施例的半导体器件和/或刷新控制电路的系统的框图被示出，并且总体由附图标记1000指示。系统1000可以包括一个或更多个处理器或中央处理单元(“CPU”)1100。CPU1100可以被单独使用或与其它CPU结合使用。虽然CPU1100将主要指示为单数形式，但本领域技术人员应当理解，可以实施具有任何数量的物理或逻辑CPU的系统。
芯片组1150可以操作地耦合到CPU1100。芯片组1150是CPU1100和系统1000的其它组件之间的信号的通信路径，其它组件可以包括存储控制器1200、输入/输出(“I/O”)总线1250以及磁盘驱动控制器1300。根据系统的配置，若干不同信号中的任意一个可以通过芯片组1150传输，并且本领域技术人员将认识到，整个系统1000中的信号的路由可以被容易地调节，而不改变系统的基本特性。
如上面所述，存储控制器1200可以操作地耦合到芯片组1150。存储控制器1200可以包括如上面参考图1-图4所讨论的至少一个半导体器件和/或刷新控制电路。因此，存储控制器1200可以通过芯片组1150接收从CPU1100提供的请求。在替代实施例中，存储控制器1200可以被集成到芯片组1150中。存储控制器1200可以操作地耦合到一个或更多个存储器件1350。在实施例中，存储器件1350可以包括如上面关于图1-图4所讨论的至少一个半导体器件和/或刷新控制电路，存储器件1350可以包括用于限定多个存储单元的多个字线和多个位线。存储器件1350可以是若干工业标准存储器类型(包括但不限于，单列直插存储模块(“SIMM”)和双列直插存储模块(“DIMM”))中的任意一种。此外，存储器件1350可以通过储存指令和数据两者而便于外部数据储存设备的安全移除。
芯片组1150还可以耦合到I/O总线1250。I/O总线1250可以用作信号从芯片组1150到I/O设备1410、1420和1430的通信路径。I/O设备1410、1420和1430可以包括鼠标1410、视频显示器1420或键盘1430。I/O总线1250可以采用若干通信协议中的任意一种来与I/O设备1410、1420和1430通信。此外，I/O总线1250可以被集成在芯片组1150中。
磁盘驱动控制器1450(即，内部磁盘驱动器)还可以操作地耦合到芯片组1150。磁盘驱动控制器1450可以用作芯片组1150和一个或更多个内部磁盘驱动器1450之间的通信路径。内部磁盘驱动器1450可以通过储存指令和数据两者而便于外部数据储存设备的断开。磁盘驱动控制器1300和内部磁盘驱动器1450可以使用几乎任何类型的通信协议(包括上面关于I/O总线1250所提及的所有协议)彼此通信或与芯片组1150通信。
注意，上面参考图5描述的系统1000仅是采用如上面参考图1-图4所讨论的半导体器件和/或刷新控制电路的系统的一个示例，这一点很重要。在替代实施例(诸如蜂窝电话或数字相机)中，组件可以不同于图5中示出的实施例。
虽然上面已经描述各种实施例，但是本领域技术人员将理解的是，所描述的实施例仅是示例的方式。因此，不应基于所描述的实施例限制这里所描述的刷新控制电路和使用该刷新控制电路的半导体器件。
通过以上实施例可见，本申请提供了以下技术方案。
技术方案1.一种刷新控制电路，被配置为响应于刷新周期信号的脉冲中的与脉冲的顺序对应的脉冲来产生刷新起始信号。
技术方案2.根据技术方案1所述的刷新控制电路，其中，在刷新控制电路内内部地产生刷新周期信号，或从刷新控制电路的外部接收刷新周期信号。
技术方案3.根据技术方案2所述的刷新控制电路，其中，所述顺序由片层标识码确定，片层标识码限定多个层叠片层中的包括刷新控制电路的片层的层叠顺序。
技术方案4.根据技术方案2所述的刷新控制电路，其中，刷新控制电路被配置为响应于刷新模式区别信号和刷新周期信号，来产生自动刷新起始信号和自刷新起始信号。
技术方案5.根据技术方案2所述的刷新控制电路，其中，在刷新控制电路中，响应于片层类型区别信号来确定刷新周期信号是否内部地产生，
其中，片层类型区别信号限定所述多个层叠片层中的包括刷新控制电路的片层是否是主片层。
技术方案6.一种刷新控制信号，包括：
振荡器，被配置为响应于片层类型区别信号来产生振荡信号；
多路复用块，被配置为响应于层叠模式区别信号来产生刷新模式区别信号；以及
控制块，耦合到振荡器和多路复用块，并且被配置为响应于刷新命令和振荡信号来输出刷新周期信号，以及响应于片层标识码和刷新周期信号来产生刷新起始信号。
技术方案7.根据技术方案6所述的刷新控制电路，其中，控制块包括：
第一信号组合单元，被配置为将刷新脉冲和第一振荡信号进行组合；
第二信号组合单元，被配置为将第二振荡信号和振荡使能信号进行组合；
振荡使能信号发生单元，被配置为响应于第一信号组合单元的输出、第二信号组合单元的输出以及刷新模式区别信号，来产生振荡使能信号；
刷新周期信号发生单元，被配置为产生响应于第一信号组合单元的输出、第二信号组合单元的输出以及层叠模式区别信号而产生的第一预刷新周期信号或从刷新控制电路的外部接收的第二预刷新周期信号，来作为刷新周期信号；以及
自刷新起始信号发生单元，被配置为将由响应于刷新模式区别信号来对刷新周期信号计数而得到的计数信号与片层标记码相比较，并且产生自刷新起始信号。
技术方案8.根据技术方案7所述的刷新控制电路，其中，第二振荡信号的周期短于第一振荡信号的周期。
技术方案9.根据技术方案7所述的刷新控制电路，其中，控制块进一步包括：
自动刷新起始信号发生单元，被配置为响应于刷新模式区别信号、刷新周期信号和片层匹配信号，来产生自动刷新起始信号。
技术方案10.根据技术方案6所述的刷新控制电路，其中，控制块被配置为响应于片层匹配信号来产生自动刷新起始信号。
技术方案11.根据技术方案10所述的刷新控制电路，进一步包括：
比较块，被配置为确定从刷新控制电路的外部提供的片层地址和片层标识码是否彼此对应，并产生片层匹配信号。
技术方案12.一种半导体器件，包括通过穿通电极电耦合的多个片层，
其中，所述多个片层中的任意一个片层被配置为响应于刷新命令来产生刷新周期信号，并通过穿通电极将刷新周期信号传输到其它片层，以及
其中，所述其它片层被配置为与刷新周期信号同步地执行刷新操作。
技术方案13.根据技术方案12所述的半导体器件，其中，所述其它片层被配置为响应于刷新周期信号的脉冲中的与所述其它片层中的每个对应的脉冲，来执行刷新操作。
技术方案14.根据技术方案12所述的半导体器件，其中，所述任意一个片层是主片层。
技术方案15.根据技术方案12所述的半导体器件，其中，所述多个片层中的每个包括刷新控制电路。
技术方案16.根据技术方案15所述的半导体器件，其中，刷新控制电路包括：
振荡器，被配置为响应于片层类型区别信号来产生振荡信号；
多路复用块，被配置为响应于层叠模式区别信号来产生刷新模式区别信号；以及
控制块，耦合到振荡器和多路复用块，并且被配置为响应于刷新命令和振荡信号来输出刷新周期信号，以及响应于片层标识码和刷新周期信号来产生刷新起始信号。
技术方案17.根据技术方案16所述的半导体器件，其中，控制块包括：
第一信号组合单元，被配置为将刷新脉冲和第一振荡信号进行组合；
第二信号组合单元，被配置为将第二振荡信号和振荡使能信号进行组合；
振荡使能信号发生单元，被配置为响应于第一信号组合单元的输出、第二信号组合单元的输出以及刷新模式区别信号，来产生振荡使能信号；
刷新周期信号发生单元，被配置为产生响应于第一信号组合单元的输出、第二信号组合单元的输出以及层叠模式区别信号而产生的第一预刷新周期信号或从半导体器件的外部接收的第二预刷新周期信号，来作为刷新周期信号；以及
自刷新起始信号发生单元，被配置为将由响应于刷新模式区别信号对刷新周期信号计数而得到的计数信号与片层标识码相比较，并且产生自刷新起始信号。
技术方案18.根据技术方案17所述的半导体器件，其中，第二振荡信号的周期短于第一振荡信号的周期。
技术方案19.根据技术方案16所述的半导体器件，其中，控制块进一步包括：
自动刷新起始信号发生单元，被配置为响应于刷新模式区别信号、刷新周期信号以及片层匹配信号，来产生自动刷新起始信号。
技术方案20.根据技术方案16所述的半导体器件，其中，控制块被配置为响应于片层匹配信号来产生自动刷新起始信号。
技术方案21.根据技术方案20所述的半导体器件，进一步包括：
比较块，被配置为确定从外部提供的片层地址和片层标识码是否彼此对应，并且产生片层匹配信号。

Claims (10)

1.一种刷新控制电路，被配置为响应于刷新周期信号的脉冲中的与脉冲的顺序对应的脉冲来产生刷新起始信号。
2.根据权利要求1所述的刷新控制电路，其中，在刷新控制电路内内部地产生刷新周期信号，或从刷新控制电路的外部接收刷新周期信号。
3.根据权利要求2所述的刷新控制电路，其中，所述顺序由片层标识码确定，片层标识码限定多个层叠片层中的包括刷新控制电路的片层的层叠顺序。
4.根据权利要求2所述的刷新控制电路，其中，刷新控制电路被配置为响应于刷新模式区别信号和刷新周期信号，来产生自动刷新起始信号和自刷新起始信号。
5.根据权利要求2所述的刷新控制电路，其中，在刷新控制电路中，响应于片层类型区别信号来确定刷新周期信号是否内部地产生，
其中，片层类型区别信号限定所述多个层叠片层中的包括刷新控制电路的片层是否是主片层。
6.一种刷新控制信号，包括：
振荡器，被配置为响应于片层类型区别信号来产生振荡信号；
多路复用块，被配置为响应于层叠模式区别信号来产生刷新模式区别信号；以及
控制块，耦合到振荡器和多路复用块，并且被配置为响应于刷新命令和振荡信号来输出刷新周期信号，以及响应于片层标识码和刷新周期信号来产生刷新起始信号。
7.根据权利要求6所述的刷新控制电路，其中，控制块包括：
第一信号组合单元，被配置为将刷新脉冲和第一振荡信号进行组合；
第二信号组合单元，被配置为将第二振荡信号和振荡使能信号进行组合；
振荡使能信号发生单元，被配置为响应于第一信号组合单元的输出、第二信号组合单元的输出以及刷新模式区别信号，来产生振荡使能信号；
刷新周期信号发生单元，被配置为产生响应于第一信号组合单元的输出、第二信号组合单元的输出以及层叠模式区别信号而产生的第一预刷新周期信号或从刷新控制电路的外部接收的第二预刷新周期信号，来作为刷新周期信号；以及
自刷新起始信号发生单元，被配置为将由响应于刷新模式区别信号来对刷新周期信号计数而得到的计数信号与片层标记码相比较，并且产生自刷新起始信号。
8.根据权利要求7所述的刷新控制电路，其中，第二振荡信号的周期短于第一振荡信号的周期。
9.根据权利要求7所述的刷新控制电路，其中，控制块进一步包括：
自动刷新起始信号发生单元，被配置为响应于刷新模式区别信号、刷新周期信号和片层匹配信号，来产生自动刷新起始信号。
10.一种半导体器件，包括通过穿通电极电耦合的多个片层，
其中，所述多个片层中的任意一个片层被配置为响应于刷新命令来产生刷新周期信号，并通过穿通电极将刷新周期信号传输到其它片层，以及
其中，所述其它片层被配置为与刷新周期信号同步地执行刷新操作。
CN201510463499.4A 2014-09-05 2015-07-31 刷新控制电路以及使用该刷新控制电路的半导体器件 Pending CN105405461A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010710352.1A CN112037830B (zh) 2014-09-05 2015-07-31 刷新控制电路以及使用该刷新控制电路的半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0118849 2014-09-05
KR1020140118849A KR102205695B1 (ko) 2014-09-05 2014-09-05 리프레쉬 제어 회로 및 이를 이용한 반도체 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010710352.1A Division CN112037830B (zh) 2014-09-05 2015-07-31 刷新控制电路以及使用该刷新控制电路的半导体器件

Publications (1)

Publication Number Publication Date
CN105405461A true CN105405461A (zh) 2016-03-16

Family

ID=55438095

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010710352.1A Active CN112037830B (zh) 2014-09-05 2015-07-31 刷新控制电路以及使用该刷新控制电路的半导体器件
CN201510463499.4A Pending CN105405461A (zh) 2014-09-05 2015-07-31 刷新控制电路以及使用该刷新控制电路的半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010710352.1A Active CN112037830B (zh) 2014-09-05 2015-07-31 刷新控制电路以及使用该刷新控制电路的半导体器件

Country Status (3)

Country Link
US (1) US9620192B2 (zh)
KR (1) KR102205695B1 (zh)
CN (2) CN112037830B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110619902A (zh) * 2017-06-21 2019-12-27 联发科技股份有限公司 用于存储器系统的刷新控制方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3067000B1 (fr) * 2017-06-02 2019-06-28 Airbus Helicopters Aeronef muni d'un systeme de flottabilite et procede de flottabilite

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1779853A (zh) * 2004-11-05 2006-05-31 三星电子株式会社 自动刷新的易失存储器设备及相关存储器系统和操作方法
US20090268539A1 (en) * 2008-04-23 2009-10-29 Hermann Ruckerbauer Chip, Multi-Chip System in a Method for Performing a Refresh of a Memory Array

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7164615B2 (en) * 2004-07-21 2007-01-16 Samsung Electronics Co., Ltd. Semiconductor memory device performing auto refresh in the self refresh mode
KR101033491B1 (ko) * 2010-03-31 2011-05-09 주식회사 하이닉스반도체 반도체 장치
CN102473198B (zh) * 2010-05-31 2015-09-09 松下电器产业株式会社 集成电路制造方法及半导体集成电路
JP2012003795A (ja) * 2010-06-15 2012-01-05 Elpida Memory Inc 半導体記憶装置及びメモリコントローラ、並びにこれらを含むデータ処理システム
KR101175248B1 (ko) 2010-07-08 2012-08-21 에스케이하이닉스 주식회사 다수의 적층된 칩의 리프레쉬 동작을 제어하는 시스템, 반도체 장치 및 방법
KR101190680B1 (ko) * 2010-08-30 2012-10-16 에스케이하이닉스 주식회사 리프레시 제어회로 및 그를 이용한 반도체 메모리 장치
KR101728067B1 (ko) * 2010-09-03 2017-04-18 삼성전자 주식회사 반도체 메모리 장치
JP5932236B2 (ja) * 2011-04-13 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びシステム
US8599595B1 (en) * 2011-12-13 2013-12-03 Michael C. Stephens, Jr. Memory devices with serially connected signals for stacked arrangements
KR101975029B1 (ko) * 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
KR102097027B1 (ko) * 2013-05-28 2020-05-27 에스케이하이닉스 주식회사 반도체 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1779853A (zh) * 2004-11-05 2006-05-31 三星电子株式会社 自动刷新的易失存储器设备及相关存储器系统和操作方法
US20090268539A1 (en) * 2008-04-23 2009-10-29 Hermann Ruckerbauer Chip, Multi-Chip System in a Method for Performing a Refresh of a Memory Array

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110619902A (zh) * 2017-06-21 2019-12-27 联发科技股份有限公司 用于存储器系统的刷新控制方法
CN110619902B (zh) * 2017-06-21 2021-09-07 联发科技股份有限公司 用于存储器系统的刷新控制方法

Also Published As

Publication number Publication date
KR102205695B1 (ko) 2021-01-21
KR20160029387A (ko) 2016-03-15
CN112037830A (zh) 2020-12-04
US20160071570A1 (en) 2016-03-10
CN112037830B (zh) 2024-01-02
US9620192B2 (en) 2017-04-11

Similar Documents

Publication Publication Date Title
US8724417B2 (en) Semiconductor system and device, and method for controlling refresh operation of stacked chips
CN103198859B (zh) 半导体器件和系统、命令地址建立/保持时间控制方法
KR102158266B1 (ko) 반도체 메모리 장치
CN100590733C (zh) 延迟锁定回路电路
US9405313B2 (en) Semiconductor devices and semiconductor systems including the same
CN104753504A (zh) 用于校正偏斜的接收器电路、包括其的半导体设备及系统
EP3714457A1 (en) Methods for on-die memory termination and memory devices and systems employing the same
US9343117B1 (en) Semiconductor integrated circuit and method of driving the same
CN105405461A (zh) 刷新控制电路以及使用该刷新控制电路的半导体器件
US9569389B2 (en) Semiconductor system for tuning skew of semiconductor chip
US8913447B2 (en) Method and apparatus for memory command input and control
CN102446542B (zh) 三维层叠半导体集成电路
US9542983B1 (en) Semiconductor devices and semiconductor systems including the same
CN103426462A (zh) 刷新方法和使用刷新方法的半导体存储器件
US10122553B2 (en) Transmitting device for high speed communication, interface circuit and system including the same
KR100849853B1 (ko) 고전압 발생회로 및 이를 포함하는 반도체 메모리 장치
US20120176849A1 (en) Semiconductor apparatus and memory system including the same
US10573401B2 (en) Memory devices and memory packages
US10910022B1 (en) Semiconductor devices
US20150009765A1 (en) Latency control device and semiconductor device including the same
CN104733038B (zh) 半导体存储装置
CN114155895A (zh) 控制电源的电子器件
CN113948133A (zh) 被配置为执行突发操作的电子器件
US9543827B2 (en) Internal voltage generation circuits
US9015392B2 (en) Multi-chip package and operating method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160316

WD01 Invention patent application deemed withdrawn after publication