CN110619902A - 用于存储器系统的刷新控制方法 - Google Patents

用于存储器系统的刷新控制方法 Download PDF

Info

Publication number
CN110619902A
CN110619902A CN201811141156.6A CN201811141156A CN110619902A CN 110619902 A CN110619902 A CN 110619902A CN 201811141156 A CN201811141156 A CN 201811141156A CN 110619902 A CN110619902 A CN 110619902A
Authority
CN
China
Prior art keywords
memory
refresh
command
bank
count
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811141156.6A
Other languages
English (en)
Other versions
CN110619902B (zh
Inventor
刘得平
谢博伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN110619902A publication Critical patent/CN110619902A/zh
Application granted granted Critical
Publication of CN110619902B publication Critical patent/CN110619902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/60—Information retrieval; Database structures therefor; File system structures therefor of audio data
    • G06F16/63—Querying
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
    • B60W50/08—Interaction between the driver and the control system
    • B60W50/14—Means for informing the driver, warning the driver or prompting a driver intervention
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H1/00—Details of electrophonic musical instruments
    • G10H1/0033—Recording/reproducing or transmission of music for electrophonic musical instruments
    • G10H1/0041—Recording/reproducing or transmission of music for electrophonic musical instruments in coded form
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H1/00—Details of electrophonic musical instruments
    • G10H1/0033—Recording/reproducing or transmission of music for electrophonic musical instruments
    • G10H1/0083—Recording/reproducing or transmission of music for electrophonic musical instruments using wireless transmission, e.g. radio, light, infrared
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/04—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using predictive techniques
    • G10L19/16—Vocoder architecture
    • G10L19/167—Audio streaming, i.e. formatting and decoding of an encoded audio signal representation into a data stream for transmission or storage purposes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
    • B60W50/08—Interaction between the driver and the control system
    • B60W50/14—Means for informing the driver, warning the driver or prompting a driver intervention
    • B60W2050/143—Alarm means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Probability & Statistics with Applications (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • Mechanical Engineering (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Transportation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Computational Linguistics (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Dram (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明提供了一种用于存储器系统的存储器控制器的刷新控制方法。所述存储器控制器与存储器设备相连接。所述存储器设备包括多个存储条，所述刷新控制方法包括：首先，读取所述存储器设备的刷新状态，因此获得刷新窗口。然后，根据所述刷新状态发送刷新命令到所述存储器设备。所述刷新命令包括存储条序号字段以及存储条计数字段，所述存储条计数字段指示第一计数。根据所述存储条序号字段以及所述第一计数从所述多个存储器设备中选择第一计数个存储条。此外，在所述第一计数个存储条上执行刷新动作。

Description

用于存储器系统的刷新控制方法
技术领域
本发明涉及存储器，以及更具体地，本发明涉及用于存储器系统的刷新控制方法。
背景技术
通常，存储器系统包括存储器控制器以及动态随机存取存储器(dynamic randomaccess memory，DRAM)。存储器控制器与DRAM相连接，存储器控制器可以将数据写入DRAM或者从DRAM中读取数据。例如，双数据速率DRAM(double data rate DRAM，简写为DDR DRAM)是一种常见的DRAM。
图1示出了传统存储器系统的架构。如图1所示，存储器系统100包括存储器控制器120以及DRAM 110。此外，存储器控制器120的多个引脚与DRAM 110的多个对应的引脚相连接来传输多个控制信号。
如图1所述，控制信号包括时钟信号CLK、命令或地址信号CA6～CA0以及芯片选择信号CS。命令或地址信号CA6～CA0以及芯片选择信号CS也叫命令信号CMD。
众所周知，DRAM 110包括多个存储条(memory bank)，每个存储条包括多个存储单元(memory cell)，每个存储单元包括存储电容(storage capacitor)。DRAM 110进一步包括刷新电路，刷新电路用于刷新存储条的存储单元来避免存储电容的数据丢失。
为了避免存储电容的数据丢失，刷新电路需要在刷新窗口期间刷新存储单元阵列(memory cell array)的所有存储单元。因为DRAM 110的数据丢失率与周围环境的温度有关，DRAM 110可以根据周围环境温度自动地改变刷新窗口tREFi。通常，随着DRAM 110的操作温度升高，刷新窗口tREFi变得更短以及DRAM 100的刷新速率变得更快。反之，随着DRAM 110的操作温度降低，刷新窗口tREFi变得更长以及DRAM 100的刷新速率变得更慢。
图2示出了DRAM的刷新状态与刷新窗口之间的关系。通常，当DRAM 110的刷新状态是1倍状态(x1)的时，在正常温度下运行DRAM 110。同时，刷新窗口tREFi是3.9μs。因此，需要在3.9μs的时间周期内在DRAM 110的所有存储条上执行刷新动作。
随着DRAM 110的操作温度持续地升高，DRAM 110的刷新状态逐渐地从1倍状态(x1)变成0.125倍状态(x0.125)，例如，如果DRAM 110的刷新状态是0.25倍状态(x0.25)，刷新窗口tREFi是0.975μs。因此，需要在0.975μs的时间周期内在DRAM 110的所有存储条上执行刷新动作。
随着DRAM 110的操作温度持续地降低，DRAM 110的刷新状态逐渐地从1倍状态(x1)变成8倍状态(x8)，例如，如果DRAM 110的刷新状态是4倍状态(x4)，刷新窗口tREFi是15.6μs。因此，需要在15.6μs的时间周期内在DRAM 110的所有存储条上执行刷新动作。
在存储器控制器120读取DRAM 110的刷新状态以及获取到刷新窗口tREFi后，存储器控制器120在刷新窗口tREFi内向DRAM 110发出多个刷新命令。根据这些刷新命令，DRAM110的刷新电路在DRAM 110的一个存储条上执行刷新动作。
例如，在存储器控制器120向DRAM 110发出存储条全刷新命令(per-bank refreshcommand)的情况下，根据这一存储条全刷新命令，DRAM 110的刷新电路在指定的存储条上执行刷新动作。
例如，DRAM 110包括N个存储条，存储器控制器120需要在刷新窗口tREFi内向DRAM110发出N个存储条全刷新命令，因此，DRAM 110的刷新电路在刷新窗口tREFi内在N个存取条上执行刷新动作。
根据DRAM规格，根据存储器系统决定两个存储条全刷新命令之间的时间间隔(time interval)。例如，在具有16个内存条以及3GB容量的存储器系统100中，由存储器控制器120发出的两个连续的存储条全刷新命令之间的时间间隔至少是90ns。因此，其需要1440ns(也就是90ns×16＝1440ns)来发送16个存储条全刷新命令。
如图2所示，处在0.25倍状态的(x0.25)DRAM 110的刷新窗口tREFi是0.975μs(也就是975ns)，以及处在0.125倍状态的(x0.125)DRAM 110的刷新窗口tREFi是0.4875μs(也就是487.5ns)。
显然，在DRAM 110在0.25倍状态或0.125倍状态的情况下，存储器控制器120不能在刷新窗口tREFi内发送足够多数量的存储条全刷新命令给DRAM 110。因为不能在刷新窗口tREFi内在DRAM 110的所有存储条上成功地执行刷新动作，DRAM 110丢失数据的可能性会增加。
发明内容
本发明实施例提供了一种用于存储器系统的存储器控制器的刷新控制方法，其能够提高刷新效率及芯片的性能。所述存储器控制器与存储器设备相连接。所述存储器设备包括多个存储条，所述刷新控制方法包括以下步骤，首先，读取所述存储器设备的刷新状态，以及获得刷新窗口。然后，根据所述刷新状态发送刷新命令到所述存储器设备。所述刷新命令包括存储条序号字段以及存储条计数字段。所述存储条计数字段指示第一计数，根据所述存储条序号字段以及所述第一计数从所述存储器设备的所述多个存储条中选择第一计数个存储条。此外，在所述第一计数个存储条上执行刷新动作。
本发明的另一实施例提供了用于存储器系统的存储器设备的刷新控制方法。所述存储器设备与存储器控制器相连接，所述存储器设备包括多个存储条。所述刷新控制方法包括以下步骤：首先，从所述存储器控制器接收刷新命令。然后，根据所述刷新命令的存储条序号字段以及存储条计数字段从所述多个存储条中选择第一计数个存储条，所述存储条计数字段指示第一计数。然后，在所选择的所述第一计数个存储条上执行刷新动作。
本发明的另一实施例提供了用于存储器系统的存储器控制的刷新控制方法。所述存储器控制器与存储器设备相连接，所述存储器设备包括模式寄存器以及多个存储条。所述刷新控制方法包括以下步骤：首先，读取所述存储器设备的刷新状态，以及获得刷新窗口。然后，发送模式寄存器写入命令来修正所述模式寄存器中存储条计数字段的内容。所述存储条计数字段指示第一计数。然后，根据所述刷新状态发送刷新命令到所述存储器设备。所述刷新命令包括存储条序号字段。根据所述存储条序号字段以及所述第一计数，从所述存储器设备的所述多个存储条中选择第一计数个存储条。此外，在所述第一计数个存储条上执行刷新动作。
本发明的另一个实施例提供了用于存储器系统的存储器设备的刷新控制方法。所述存储器设备与存储器控制器相连接，所述存储器设备包括模式寄存器以及多个存储条。所述刷新控制方法包括以下步骤：首先，从所述存储器控制器接收刷新命令。然后，根据所述刷新命令的存储条序号字段以及所述模式寄存器中的存储条计数字段，从所述多个存储条中选择第一计数个存储条。所述存储条计数字段指示所述第一计数，然后在所选择的所述第一计数个存储条上执行刷新动作。
本发明通过读取存储器设备的刷新状态获得刷新窗口，基于刷新命令包含的存储条序号字段以及存储条计数字段在对应的存储条上执行刷新动作，可以进一步提高刷新效率及芯片的性能。
在阅读后文结合附图的本发明的实施例的细节描述后，本发明的诸多目的、特征以及有优点将是显而易见的。然而，此处所采用的附图仅用于描述的目的以及不应将其认为是对本发明的限制。
附图说明
在阅读后续的细节描述以及附图以后，本发明的上述目的和优点对于普通技术人员来说将是显而易见的，其中：
图1示出了传统存储器系统的架构。
图2示出了DRAM的刷新状态与刷新窗口之间的关系。
图3示出了根据本发明实施例的存储器系统的结构。
图4示出了本发明的存储器系统中所使用的刷新命令的内容。
图5A示出了刷新命令的第一示例。
图5B示出了刷新命令的第二示例。
图5C示出了刷新命令的第三示例。
图5D示出了刷新命令的第四示例。
图5E示出了刷新命令的第五示例。
图6A示出了根据本发明第一实施例的用于存储器系统的存储器控制器的刷新控制方法的流程图。
图6B示出了根据本发明第一实施例的用于存储器系统的DRAM的刷新控制方法的流程图。
图7示出了动态发布刷新命令的示例，所述刷新命令具有设置于存储条计数字段(count field)中不同计数。
图8示出了本发明的用于存储器系统的另一刷新命令的内容。
图9A根据本发明第二实施例的用于存储器系统的存储器控制器的刷新控制方法的流程图。
图9B根据本发明第二实施例的用于存储器系统的DRAM的刷新控制方法的流程图。
具体实施方式
本发明提供了一种用于存储器系统的刷新控制方法，所述存储器系统包括动态随机存取存储器(DRAM)以及存储器控制器。在存储器系统中，特别设计刷新命令，根据所述刷新命令的内容，刷新电路在DRAM的多个存储条上执行刷新动作。因此，存储器控制器可以在刷新窗口tREFi内在所有存储条上执行刷新动作。
图3示出了根据本发明实施例的存储器系统的架构。如图3所示，存储器系统300包括存储器控制器320以及DDR DRAM 310。此外，存储器控制器320的多个引脚与DDR DRAM310的多个对应的引脚相连接以传输多个控制信号。此外，DRAM 310包括刷新电路311以及模式寄存器312。
DRAM 310是低功率第三代DDR DRAM(简写为LPDDR3DRAM)、低功率第四代DDR DRAM(简写为LPDDR4DRAM)或者低功率第五代DDR DRAM(简写为LPDDR5DRAM)。
如图3所示，控制信号包括时钟信号CLK、命令或地址信号CA6～CA0以及芯片选择信号CS。所示命令或地址信号CA6～CA0以及芯片选择信号CD也叫命令信号CMD。
根据本发明，存储器控制器320发出刷新命令到DRAM 310。根据刷新命令的参数，刷新电路311在DRAM 310的多个存储条上执行刷新动作。因此，存储器控制器320可以在刷新窗口tREFi内在DRAM 310的所有存储条上执行刷新动作。
图4示出了用于本发明存储器系统的刷新命令的内容。
当时钟信号CLK在上升沿(rising edge)时，刷新命令的第一部分的内容指示芯片选择信号CS在高电平状态H，命令或地址信号CA6以及CA2～CA0处于低电平状态L，以及命令或地址信号CA5～CA3在高电平状态H。
当时钟信号CLK在下降沿的时候，芯片选择信号CS以及命令或地址信号CA6～CA0的内容指示刷新的第二部分。
芯片选择信号CS在有效电平状态X。命令或地址信号CA3～CA0与存储条序号字段或者存储条数目字段有关，来指示将要进行刷新的存储条的序号。命令或地址信号CA5～CA4与存储条计数字段MB有关来计数字段来指示将要被刷新的存储条数目。命令或地址信号CA6是所有存储条刷新字段AB来指示是否需要对所有存储条进行刷新。
有效电平状态X是低电平状态L或高电平状态H。在下文中，将描述用于具有16个存储条的DRAM 310的各种刷新命令，例如第0个存储条(Bank0)到第15个存储条(Bank15)。因为刷新命令的第一部分是完全相同的，将仅描述刷新命令的第二部分。
图5A示出了刷新命令的第一示例。在刷新命令的第二部分的命令或地址信号CA6是高电平状态H的情况下，存储器控制320请求刷新电路311来执行所有存储条刷新动作。也就是，如果刷新命令的第二部分中的命令或地址信号CA6在高电平状态H，刷新电路311忽略命令或地址信号CA5～CA0的电平。因此，刷新电路311直接在DRAM 310的所有存储条上执行刷新动作。
在刷新命令的第二部分的命令或地址信号CA6是低电平状态L的情况下，来自存储器控制器320的刷新命令不与所有存储条刷新动作有关。根据存储条序号字段以及存储条计数字段(也就是命令或地址信号CA5～CA0)，刷新电路311决定具有哪一指定序号的存储条需要被刷新。
在存储条计数字段(也就是命令或地址信号CA5～CA4)是“L,L”的情况下，其意味着仅需要刷新一个存储条。根据存储条序号字段(也就是命令或地址信号CA3～CA0)的内容，决定将要被刷新的存储条的序号。
在存储条计数字段(也就是命令或地址信号CA5～CA4)是“L,H”的情况下，其意味着需要刷新两个存储条。根据存储条序号字段(也就是命令或地址信号CA2～CA0)的内容，决定将要被刷新的存储条的序号。
在存储条计数字段(也就是命令或地址信号CA5～CA4)是“H,L”的情况下，其意味着需要刷新四个存储条。根据存储条序号字段(也就是命令或地址信号CA1～CA0)的内容，决定将要被刷新的存储条的序号。
在存储条计数字段(也就是命令或地址信号CA5～CA4)是“H,H”的情况下，其意味着需要刷新八个存储条。根据存储条序号字段(也就是命令或地址信号CA0)的内容，决定将要被刷新的存储条的序号。
图5B示出了刷新命令的第二示例。在存储条计数字段(也就是命令或地址信号CA5～CA4)是“L,L”的情况下，其意味着仅需要刷新一个存储条。此外，存储条序号字段的内容(也就是命令或地址信号CA3～CA0)是“H,H,L,L”。也就是，存储条的序号是“1100”，其表示第12个存储条。因此，刷新电路311在DRAM310的第12个存储条(Bank12)上执行刷新动作。注意到的是，命令或地址信号CA3～CA0的电平是不受限制的，例如，在另一实施例中，存储条序号字段的内容(也就是命令或地址信号CA3～CA0)是“L,H,L,H”，其表示第5个存储条(Bank5)。
图5C示出了刷新命令的第三示例。在存储条计数字段(也就是命令或地址信号CA5～CA4)是“L,H”的情况下，其意味着需要刷新两个存储条。此外，存储条序号字段的内容(也就是命令或地址信号CA3～CA0)是“X,L,H,H”。也就是，存储条的序号是“X011”，序号“X011”包括序号“0011”(也就是第3个存储条(Bank3))以及序号“1011”(也就是第11个存储条(Bank11))。因此，刷新电路311在DRAM310的第3个存储条(Bank3)以及第11个存储条(Bank11)上执行刷新动作。注意到的是，命令或地址信号CA3～CA0的电平是不受限制的，例如，在另一实施例中，存储条序号字段的内容(也就是命令或地址信号CA3～CA0)是“X,L,L,H”，其表示第1个存储条(Bank1)以及第9个存储条(Bank9)。
图5D示出了刷新命令的第四示例。在存储条计数字段(也就是命令或地址信号CA5～CA4)是“H,L”的情况下，其意味着需要刷新四个存储条。此外，存储条序号字段的内容(也就是命令或地址信号CA3～CA0)是“X,X,L,H”。也就是，存储条的序号是“XX01”，序号“XX01”包括序号“0001”(也就是第1个存储条(Bank1))、序号“0101”(也就是第5个存储条(Bank5))、序号“1001”(也就是第9个存储条(Bank9))以及序号“1101”(也就是第13个存储条(Bank13))。因此，刷新电路311在DRAM 310的第1个存储条(Bank1)、第5个存储条(Bank5)、第9个存储条(Bank9)以及第13个存储条(Bank13)上执行刷新动作。注意到的是，命令或地址信号CA3～CA0的电平是不受限制的，例如，在另一实施例中，存储条序号字段的内容(也就是命令或地址信号CA3～CA0)是“X,X,H,H”，其表示第3个存储条(Bank3)、第7个存储条(Bank7)、第11个存储条(Bank11)以及第15个存储条(Bank15)。
图5E示出了刷新命令的第5示例。在存储条计数字段(也就是命令或地址信号CA5～CA4)是“H,H”的情况下，其意味着需要刷新八个存储条。此外，存储条序号字段的内容(也就是命令或地址信号CA3～CA0)是“X,X,X,H”。也就是，存储条的序号是“XXX1”，序号“XXX1”包括序号“0001”(也就是第1个存储条(Bank1))、序号“0011”(也就是第3个存储条(Bank3))、序号“0101”(也就是第5个存储条(Bank5))、列号“0111”(也就是第7个存储条(Bank7))、列号“1001”(也就是第9个存储条(Bank9))、列号“1011”(也就是第11个存储条(Bank11))、列号“1101”(也就是第13个存储条(Bank13))以及序号“1111”(也就是第15个存储条(Bank15))。因此，刷新电路311在DRAM 310的第1个存储条(Bank1)、第3个存储条(Bank3)、第5个存储条(Bank5)、第7个存储条(Bank7)、第9个存储条(Bank9)、第11个存储条(Bank11)、第13个存储条(Bank13)以及第15个存储条(Bank15)上执行刷新动作。注意到的是，命令或地址信号CA3～CA0的电平是不受限制的，例如，在另一实施例中，存储条序号字段的内容(也就是命令或地址信号CA3～CA0)是“X,X,X,L”，其表示偶数编号的存储条(也就是第0个存储条(Bank0)、第2个存储条(Bank2)、第4个存储条(Bank4)、第6个存储条(Bank6)、第8个存储条(Bank8)、第10个存储条(Bank10)、第12个存储条(Bank12)以及第14个存储条(Bank14))。
图6A示出了根据本发第一实施例的用于存储器系统的存储器控制的刷新控制方法的流程图。图6B示出了根据本发明第一实施例的用于存储器系统的DRAM的刷新控制方法的流程图。
参考图6A，首先，存储器系统300的存储器控制器320读取DRAM 310的刷新状态来获得刷新窗口tREFi(步骤S610)。然后，根据所述DRAM 310的所述刷新状态，所述存储器控制器320发送刷新命令到所述DRAM 310(步骤S620)。因此，存储器控制器320控制刷新电路311来在所述窗口tREFi内在所述DRAM 310的所有存储条上执行刷新动作。
参考图6B，首先，存储器系统300的DRAM 310从存储器控制器320接收到刷新命令(步骤S630)。然后，根据所述刷新命令的存储条序号字段以及存储条计数字段，所述DRAM选择至少一个存储条(步骤S640)。因此，刷新电路311在所述DRAM 310的至少一个所选择的存储条上执行刷新动作(步骤S650)。
综上所述，本发明提供了一种在存储器系统300中使用的刷新命令。存储器320能够动态的改变DRAM 310中需要被刷新的存储条的数目。因此，所述存储器320可以控制刷新电路311来在刷新窗口tREFi内在所述DRAM 310的所有存储条上执行刷新动作。
图7示出了动态发送具有在存储条计数字段(MB)中设置的不同计数的刷新命令。在时间点ta，存储器控制器320发送刷新命令的第一部分，在时间点tb，所述存储器控制器320发送刷新命令的第二部分以及计数“L,L”设置于存储条计数字段(MB)中。在时间点tb后，根据所述刷新命令的第二部分中存储条序号字段中的内容，DDR DRAM 310的刷新电路311刷新一个存储条。
在时间点tc，存储器控制器320发送另一个刷新命令的第一部分。在时间点td。存储器控制器320发送另一个刷新命令的第二部分以及设置于存储条计数字段(MB)中的计数“L,H”。在时间点td以后，根据另一个刷新命令的第二部分中存储条序号字段中的内容，DDRDRAM 310的刷新电路311刷新两个存储条。
DES命令是DDR DRAM 310的去选择命令(deselect command)。此外，参数tmbR2mbR(多个存储条刷新到多个存储条刷新的时间间隔)用于定义两个刷新命令之间的刷新时间间隔。tmbR2mbR的刷新时间间隔定义于DRAM规格中。如图7所示，基于刷新时间间隔tmbR2mbR，存储器控制器320需要调整两个刷新命令的发送时间。
因为刷新命令的存储条序号字段以及存储条计数字段与至少一个存储条有关，DRAM 310的刷新电路可以在至少一个存储条上执行刷新动作。因此，存储器控制320发送刷新命令来控制刷新电路311在刷新窗口tREFi内在DRAM 310的所有存储条上执行刷新动作。
此外，DRAM 310的刷新状态存储于DRAM 310的模式寄存器312中。在一个实施例中，存储器控制器320发送模式寄存器读取命令到DRAM 310。根据所述模式寄存器读取命令，由存储器控制320获得模式寄存器312中的刷新状态。因此，所述存储器控制器320获得刷新窗口tREFi。
在上述实施例中，根据刷新命令的参数，决定DRAM 310的将要被刷新的存储条的数目。注意到的是，在保持本发明教导的同时，可以进行许多修改和变换。例如，在另一个实施例中，在模式寄存器312中定义存储条计数字段。根据刷新命令的存储条序号字段以及模式寄存器中的存储条计数字段，决定将要被刷新的DRAM 310的多个存储条。
图8示出了用于本发明存储器系统中的另一个刷新命令的内容。这一实施例中刷新命令的第二部分的内容不同于图4的刷新命令的第二部分的内容。在这一实施例中，仅存储条序号字段(CA3～CA0)以及所有存储条刷新字段用于定义刷新命令的第二部分。也就是，不在刷新命令的第二部分中定义存储条计数字段MB。
在这一实施例中，在模式寄存器312中定义存储条计数字段。根据来自存储器控制器320的模式寄存器写入命令，模式寄存器312的存储条计数字段的内容被写入或者修改。在一个实施例中，模式寄存器312中存储条计数字段具有两个比特。在存储条计数字段是“L,L”的情况下，其意味着仅需要刷新一个存储条。在存储条计数字段是“L,H”的情况下，其意味着需要刷新两个存储条。在存储条计数字段是“H,L”的情况下，其意味着需要刷新四个存储条。在存储条计数字段是“H,H”的情况下，其意味着需要刷新八个存储条。
图9A示出了根据本发明第二实施例的用于存储器系统的存储器控制器的刷新控制方法的流程图。图9B示出了根据本发明第二实施例的用于存储器系统的DRAM的刷新控制方法的流程图。
参考图9A，首先，存储器系统300的存储器控制器320读取DRAM 310的刷新状态来获得刷新窗口tREFi(步骤S810)。然后，所述存储器控制器320发送模式寄存器写入命令来修改所述模式寄存器312中存储条计数字段的内容(步骤S820)。然后，根据所述DRAM 310的所述刷新状态，所述存储器控制器320发送刷新命令到所述DRAM(步骤S830)。因此，所述存储器控制器320控制刷新电路311来在刷新窗口内tREFi在所述DRAM 310的所有存储条上执行刷新动作。
参考图9B，首先，存储器系统的DRAM 310接收来自存储器控制器320的刷新命令(步骤S840)。然后，根据刷新命令的存储条序号字段以及模式寄存器中的存储条计数字段，DRAM 310选择至少一个存储条(步骤S850)。因此，刷新电路311在DRAM的至少一个所选择的存储条上执行刷新动作(步骤S860)。
综上所述，本发明提供了用于存储器系统300中的刷新命令。存储器控制器320能够改变存储条计数字段的内容来动态地修改DRAM 310的需要被刷新的存储条的数目。
在上述实施例中，存储条计数字段中的存储条计数小于总存储条计数。如果存储条计数字段中的存储条计数大于1，在DRAM 310的多个存储条上执行刷新动作。因此，存储器控制器320可以有效地使用刷新命令来控制刷新电路311来在刷新窗口tREFi内在DRAM310的所有存储条上执行刷新动作。
如图4以及图8所示出的刷新命令的第一部分以及第二部分的内容是不受限制的。也就是说，本领域普通技术人员可以在保留本发明教导的同时定义刷新命令的第一部分以及第二部分。
虽然已经在认为是最实用以及优选的实施例的方法描述了本发明，需要理解的是，本发明不必要限制于所公开的实施例。相反，其旨在覆盖包括于所附权利要求的最广的解释一致的精神以及范围内的各种修改以及类似安排，以便包含所有这样的修正以及类似的结构。

Claims (20)

1.一种用于存储器系统的存储器控制器的刷新控制方法，所述存储器控制器与存储器设备相连接，所述存储器设备包括多个存储条，其特征在于，所述刷新控制方法包括：
读取所述存储器设备的刷新状态来获得刷新窗口；以及
根据所述刷新状态，发送刷新命令到所述存储器设备，其中所述刷新命令包括存储条序号字段以及存储条计数字段，以及所述存储条计数字段指示第一计数；
其中根据所述存储条序号字段以及所述第一计数，从所述存储器设备的所述多个存储条中选择第一计数个存储条，以及在所述第一计数个存储条上执行刷新操作。
2.如权利要求1所述的用于存储器系统的存储器控制器的刷新控制方法，其特征在于，进一步包括从所述存储器控制器发送模式寄存器读取命令到所述存储器设备，所述存储器控制器获得存储于所述存储器控制器的模式寄存器的所述刷新状态。
3.如权利要求1所述的用于存储器系统的存储器控制器的刷新控制方法，其特征在于，其中所述第一计数大于1并小于所述多个存储条的总数。
4.如权利要求1所述的用于存储器系统的存储器控制器的刷新控制方法，其特征在于，其中所述存储器控制器的多个引脚与所述存储器设备的多个对应的引脚相连接来传输多个控制信号，其中所述多个控制信号包括时钟信号、芯片选择信号以及多个命令或地址信号。
5.如权利要求4所述的用于存储器系统的存储器控制器的刷新控制方法，其特征在于，其中响应于所述时钟信号的信号边缘，由所述多个命令或地址信号的第一部分定义所述存储条序号字段以及由所述多个命令或地址信号的第二部分定义所述存储条计数字段。
6.如权利要求1所述的用于存储器系统的存储器控制器的刷新控制方法，其特征在于，进一步包括发送另一个刷新命令到所述存储器设备，其中所述另一个刷新命令的所述存储条计数字段指示第二计数以及所述第二计数不同于所述第一计数。
7.如权利要求6所述的用于存储器系统的存储器控制器的刷新控制方法，其特征在于，基于刷新时间间隔，所述存储器控制器调整所述刷新命令以及所述另一个刷新命令的两个发送时间。
8.一种用于存储器系统的存储器设备的刷新控制方法，所述存储器设备与存储器控制器相连接，所述存储器设备包括多个存储条，其特征在于，所述刷新控制方法包括：
从所述存储器控制器接收刷新命令；
根据所述刷新命令的存储条序号字段以及存储条计数字段，从所述多个存储条中选择第一计数个存储条，其中所述存储条计数字段指示第一计数；以及
在所选择的所述第一计数个存储条上执行刷新动作。
9.如权利要求8所述的用于存储器系统的存储器设备的刷新控制方法，其特征在于，其中所述第一计数大于1并小于所述多个存储条的总数。
10.如权利要求8所述的用于存储器系统的存储器设备的刷新控制方法，其特征在于，其中所述存储器控制器的多个引脚与所述存储器设备的多个对应的引脚相连接来传输多个控制信号，其中所述多个控制信号包括时钟信号、芯片选择信号以及多个命令或地址信号。
11.如权利要求10所述的用于存储器系统的存储器设备的刷新控制方法，其特征在于，其中响应于所述时钟信号的信号边缘，由所述多个命令或地址信号的第一部分定义所述存储条序号字段以及由所述多个命令或地址信号的第二部分定义所述存储条计数字段。
12.一种用于存储器系统的存储器控制器的刷新控制方法，所述存储器控制器与存储器设备相连接，所述存储器设备包括模式寄存器以及多个存储条，其特征在于，所述刷新控制方法包括：
读取所述存储器设备的刷新状态来获得刷新窗口；
发送模式寄存器写入命令来修正所述模式寄存器中存储条计数字段的内容，其中所述存储条计数字段指示第一计数；以及
根据所述刷新状态发送刷新命令到所述存储器设备，其中所述刷新命令包括存储条序号字段；
其中根据所述存储条序号字段以及所述第一计数，从所述存储器设备的所述多个存储条中选择所述第一计数个存储条，以及在所述第一计数个存储条上执行刷新动作。
13.如权利要求12所述的用于存储器系统的存储器控制器的刷新控制方法，其特征在于，进一步包括从所述存储器控制器发送模式寄存器读取命令到所述存储器设备，由所述存储器控制器获得存储于所述模式寄存器中的所述刷新状态。
14.如权利要求12所述的用于存储器系统的存储器控制器的刷新控制方法，其特征在于，其中所述第一计数大于1并小于所述多个存储条的总数。
15.如权利要求12所述的用于存储器系统的存储器控制器的刷新控制方法，其特征在于，其中所述存储器控制器的多个引脚与所述存储器设备的多个对应的引脚相连接来传输多个控制信号，其中所述多个控制信号包括时钟信号、芯片选择信号以及多个命令或地址信号。
16.如权利要求15所述的用于存储器系统的存储器控制器的刷新控制方法，其特征在于，其中响应于所述时钟信号的时钟边缘，由所述多个命令或地址信号的第一部分定义所述存储条序号字段。
17.一种用于存储器系统的存储器设备的刷新控制方法，所述存储器设备与存储器控制器相连接，所述存储器设备包括模式寄存器以及多个存储条，其特征在于，所述刷新控制方法包括：
从所述存储器控制器接收刷新命令；
根据所述刷新命令的存储条序号字段以及所述模式寄存器中的存储条计数字段，从所述多个存储条中选择第一计数个存储条，其中所述存储条计数字段指示所述第一计数；以及
在所选择的所述第一计数个存储条上执行刷新动作。
18.如权利要求17所述的用于所述存储器系统的存储器设备的刷新控制方法，其特征在于，所述第一计数大于1并小于所述多个存储条的总数。
19.如权利要求17所述的用于所述存储器系统的存储器设备的刷新控制方法，其特征在于，其中所述存储器控制器的多个引脚与所述存储器设备的多个对应的引脚相连接来传输多个控制信号，其中所述多个控制信号包括时钟信号、芯片选择信号以及多个命令或地址信号。
20.如权利要求19所述的用于所述存储器系统的存储器设备的刷新控制方法，其特征在于，其中响应于所述时钟信号的信号边缘，由所述多个命令或地址信号的第一部分定义所述存储条序号字段。
CN201811141156.6A 2017-06-21 2018-09-28 用于存储器系统的刷新控制方法 Active CN110619902B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762522816P 2017-06-21 2017-06-21
US16/011,779 2018-06-19
US16/011,779 US10878879B2 (en) 2017-06-21 2018-06-19 Refresh control method for memory system to perform refresh action on all memory banks of the memory system within refresh window

Publications (2)

Publication Number Publication Date
CN110619902A true CN110619902A (zh) 2019-12-27
CN110619902B CN110619902B (zh) 2021-09-07

Family

ID=64693513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811141156.6A Active CN110619902B (zh) 2017-06-21 2018-09-28 用于存储器系统的刷新控制方法

Country Status (3)

Country Link
US (1) US10878879B2 (zh)
CN (1) CN110619902B (zh)
TW (2) TWI742310B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230038670A1 (en) * 2021-08-06 2023-02-09 Qualcomm Incorporated Aging mitigation

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10635357B2 (en) * 2018-07-03 2020-04-28 Nvidia Corporation Method for overlapping memory accesses

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060143372A1 (en) * 2004-12-28 2006-06-29 Walker Robert M Directed auto-refresh synchronization
WO2007013340A1 (ja) * 2005-07-26 2007-02-01 Elpida Memory Inc. 半導体メモリ装置およびメモリシステムのリフレッシュ制御方法
US7216212B2 (en) * 2002-03-11 2007-05-08 Stmicroelectronics, S.R.L. Semiconductor memory with self-refresh capability
CN102456394A (zh) * 2010-10-20 2012-05-16 三星电子株式会社 执行dram刷新操作的存储电路、系统和模块及其操作方法
CN102750191A (zh) * 2011-03-21 2012-10-24 株式会社电装 用于启动固态非易失性存储设备内的刷新操作的方法
US20140112086A1 (en) * 2012-10-19 2014-04-24 Samsung Electronics Co., Ltd. Refresh method, refresh address generator, volatile memory device including the same
US20140185403A1 (en) * 2012-12-28 2014-07-03 Mediatek Inc. Refresh method for switching between different refresh types based on at least one parameter of volatile memory and related memory controller
US20150380069A1 (en) * 2013-02-25 2015-12-31 Ps4 Luxco S.A.R.L. Semiconductor device
CN105405461A (zh) * 2014-09-05 2016-03-16 爱思开海力士有限公司 刷新控制电路以及使用该刷新控制电路的半导体器件
US20170109062A1 (en) * 2015-10-16 2017-04-20 SK Hynix Inc. Memory system
CN106710621A (zh) * 2015-11-18 2017-05-24 爱思开海力士有限公司 刷新控制电路及包括其的存储器件
CN106997774A (zh) * 2015-11-05 2017-08-01 联发科技股份有限公司 存储器、存储控制器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703877A (en) * 1995-11-22 1997-12-30 General Instrument Corporation Of Delaware Acquisition and error recovery of audio data carried in a packetized data stream
FI963870A (fi) * 1996-09-27 1998-03-28 Nokia Oy Ab Virheiden piilottaminen digitaalisessa audiovastaanottimessa
US7305043B2 (en) * 2002-10-17 2007-12-04 Ibiquity Digital Corporation Method and apparatus for formatting signals for digital audio broadcasting transmission and reception
US6956782B2 (en) * 2003-09-30 2005-10-18 Infineon Technologies Ag Selective bank refresh
CA2544030A1 (en) * 2003-10-29 2005-05-12 Qualcomm Incorporated High data rate interface
US6859407B1 (en) * 2004-01-14 2005-02-22 Infineon Technologies Ag Memory with auto refresh to designated banks
KR20130084369A (ko) * 2012-01-17 2013-07-25 삼성전자주식회사 메모리 장치, 이의 동작 방법, 및 상기 메모리 장치를 포함하는 장치
KR101637897B1 (ko) * 2013-01-21 2016-07-08 돌비 레버러토리즈 라이쎈싱 코오포레이션 프로그램 라우드니스 및 경계 메타데이터를 가진 오디오 인코더 및 디코더
TWM487509U (zh) * 2013-06-19 2014-10-01 杜比實驗室特許公司 音訊處理設備及電子裝置
US9117542B2 (en) * 2013-09-27 2015-08-25 Intel Corporation Directed per bank refresh command
KR20170045795A (ko) * 2015-10-20 2017-04-28 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US10224042B2 (en) * 2016-10-31 2019-03-05 Qualcomm Incorporated Encoding of multiple audio signals

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7216212B2 (en) * 2002-03-11 2007-05-08 Stmicroelectronics, S.R.L. Semiconductor memory with self-refresh capability
US20060143372A1 (en) * 2004-12-28 2006-06-29 Walker Robert M Directed auto-refresh synchronization
WO2007013340A1 (ja) * 2005-07-26 2007-02-01 Elpida Memory Inc. 半導体メモリ装置およびメモリシステムのリフレッシュ制御方法
CN102456394A (zh) * 2010-10-20 2012-05-16 三星电子株式会社 执行dram刷新操作的存储电路、系统和模块及其操作方法
CN102750191A (zh) * 2011-03-21 2012-10-24 株式会社电装 用于启动固态非易失性存储设备内的刷新操作的方法
US20140112086A1 (en) * 2012-10-19 2014-04-24 Samsung Electronics Co., Ltd. Refresh method, refresh address generator, volatile memory device including the same
US20140185403A1 (en) * 2012-12-28 2014-07-03 Mediatek Inc. Refresh method for switching between different refresh types based on at least one parameter of volatile memory and related memory controller
CN103915110A (zh) * 2012-12-28 2014-07-09 联发科技股份有限公司 一种易失存储器的刷新方法及相关的易失存储器的控制器
US20150380069A1 (en) * 2013-02-25 2015-12-31 Ps4 Luxco S.A.R.L. Semiconductor device
CN105405461A (zh) * 2014-09-05 2016-03-16 爱思开海力士有限公司 刷新控制电路以及使用该刷新控制电路的半导体器件
US20170109062A1 (en) * 2015-10-16 2017-04-20 SK Hynix Inc. Memory system
CN106997774A (zh) * 2015-11-05 2017-08-01 联发科技股份有限公司 存储器、存储控制器
CN106710621A (zh) * 2015-11-18 2017-05-24 爱思开海力士有限公司 刷新控制电路及包括其的存储器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JEDEC STANDARD: "Low Power Double Data Rate4(LPDDR4)", 《JEDEC STANDARD》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230038670A1 (en) * 2021-08-06 2023-02-09 Qualcomm Incorporated Aging mitigation
US11971741B2 (en) * 2021-08-06 2024-04-30 Qualcomm Incorporated Aging mitigation

Also Published As

Publication number Publication date
TW202001899A (zh) 2020-01-01
TWI742310B (zh) 2021-10-11
US10878879B2 (en) 2020-12-29
TW202044014A (zh) 2020-12-01
CN110619902B (zh) 2021-09-07
TWI742645B (zh) 2021-10-11
US20180374533A1 (en) 2018-12-27

Similar Documents

Publication Publication Date Title
US11361808B2 (en) Apparatuses and methods for selective row refreshes
US11935576B2 (en) Semiconductor device performing row hammer refresh operation
US7180808B2 (en) Semiconductor memory device for performing refresh operation
US7187608B2 (en) System and method for controlling the access and refresh of a memory
US6603701B2 (en) Semiconductor memory apparatus having cell blocks and column drivers with a column address decoding module and a column drive enable signal generation module arranged to effectively reduce chip size
US20110058438A1 (en) Semiconductor memory device and refresh control method of memory system
CN106158005B (zh) 半导体存储器件和包括半导体存储器件的存储系统
US20120127810A1 (en) Semiconductor memory device and access method thereof
CN114627922A (zh) 半导体存储器装置和包括其的存储器系统
US20110007592A1 (en) Semiconductor storage device and refresh control method thereof
CN110619902B (zh) 用于存储器系统的刷新控制方法
US7471586B2 (en) Semiconductor memory device which controls refresh of a memory array in normal operation
US20060044914A1 (en) Semiconductor memory devices in which the number of memory banks to be refreshed may be changed and methods of operating the same
KR102457630B1 (ko) 반도체 장치 및 이를 포함하는 메모리 모듈
US7797511B2 (en) Memory refresh system and method
CN115881185A (zh) 存储器装置、存储器系统和存储器装置的操作方法
US20140181439A1 (en) Memory system
US10818339B2 (en) Semiconductor memory apparatus and refresh method of the semiconductor memory apparatus
CN114974344A (zh) 半导体存储器件和包括其的存储器系统
US11978495B2 (en) Semiconductor devices
US20230376214A1 (en) Semiconductor system for performing row hammering tracking operation
CN118038931A (zh) 包括行电路的存储器及其操作方法
CN118113625A (zh) 地址解码方法以及存储器控制器和半导体存储系统
KR20230107082A (ko) 메모리 장치 및 메모리 장치의 동작 방법
CN117935875A (zh) 半导体存储器装置和包括其的存储器系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant