JP2000260180A - 半導体メモリ - Google Patents

Abstract

(57)【要約】 【課題】 メモリセルのリフレッシュのための回路を内
部に備え、しかもアクセスタイミングを外部装置側で容
易に確認できる半導体メモリを得ること。 【解決手段】 リフレッシュの必要なメモリ回路１２を
内部に備えたＳ−ＤＲＡＭ等の半導体メモリは、自身を
リフレッシュするためのリフレッシュコントローラ１０
２をデバイス内に備えており、外部からの指示なしにメ
モリ回路１２をリフレッシュするオートリフレッシュ機
能を有する。リフレッシュ時には外部からのアクセスを
禁止するためのホールド信号１０６がリフレッシュコン
トローラ１０２から外部に出力されるようになってい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体メモリに係わ
り、特にメモリセルをデバイス内部でリフレッシュする
機能を備えた半導体メモリに関する。

【０００２】

【従来の技術】ＤＲＡＭ（ダイナミック・ランダム・ア
クセス・メモリ）は、ＲＡＭの一種であり、低価格で大
容量のメモリを実現することができるので、パーソナル
コンピュータ等に大量に使用されている。ＤＲＡＭはコ
ンデンサを有する集積回路で構成されている。コンデン
サは、充電された電荷が時間の経過とともに放電するの
で、ＤＲＡＭを放置すると格納されているデータが消失
する。このため、ＤＲＡＭにはこれを継続的にリフレッ
シュ（再書き込み）する回路が備えられている。ＤＲＡ
Ｍがリフレッシュされている間、ＣＰＵ（中央処理装
置）はＤＲＡＭからデータを読み出すことができない。

【０００３】Ｓ−ＤＲＡＭ（シンクロナスＤＲＡＭ）
は、外部クロックに同期して入出力を行うメモリであ
り、データ転送速度を高めたメモリであるが、通常のＤ
ＲＡＭと同様にリフレッシュを行う必要がある。リフレ
ッシュを行う必要のあるこのような半導体メモリに対し
ては、従来から外部にリフレッシュ用のコントローラを
配置するようになっている。

【０００４】図４は従来のこのような半導体メモリの一
例を表わしたものである。この半導体メモリ１１は、Ｓ
−ＤＲＡＭで構成されており、リフレッシュを必要とす
るメモリセルからなるメモリ回路１２のカラムアドレス
デコーダ１３にはカラムアドレスカウンタ・バッファ１
４を介してアドレス信号１５が供給されるようになって
いる。また、ロウアドレスデコーダ１６にはロウアドレ
スバッファ１７を介してアドレス信号１５とロウアドレ
ス１８が供給されるようになっている。コントロールイ
ンタフェース回路１９には、このロウアドレス１８と、
Ｓ−ＤＲＡＭの同期用のクロック信号２１と、メモリ回
路１２のリフレッシュやアクセスに使用するためのコン
トロール信号２２とが入力されるようになっている。コ
ントロール信号２２を構成する複数の信号の中のアクセ
ス用の信号を基にして、データバス２３に接続された双
方向バス２４を介してデータ２５が外部に読み出された
り、外部からメモリ回路１２に書き込まれるようになっ
ている。

【０００５】この半導体メモリ１１では、外部の図示し
ないクロック発生回路からクロック信号２１を得て、こ
れをＳ−ＤＲＡＭのアクセスのタイミングとして使用す
る。また、同じく外部に設けられた図示しないリフレッ
シュコントローラから得られるロウアドレス１８を用い
て、該当するロウアドレスごとにリフレッシュのための
制御を行うようにしている。この図４に示した回路でロ
ウアドレス１８を外部から半導体メモリ１１に供給する
ようにしているのは、図示しないＣＰＵ等の外部装置が
メモリ回路１２をアクセスしてデータ２５を取り出す際
にそのアクセス可能なタイミングを外部装置側で簡単に
把握できるからである。

【０００６】しかしながら、図４に示した半導体メモリ
１１ではリフレッシュ周期を設定するためのコントロー
ラを半導体メモリ１１の外部に配置することにしたの
で、クロック信号からリフレッシュ周期を求めるための
分周回路あるいはタイマも外部側で用意することになっ
ていた。たとえば半導体メモリ１１がＳ−ＤＲＡＭで構
成されているような場合、Ｓ−ＤＲＡＭの同期用のクロ
ック信号として６６メガヘルツ以上の高速信号（周期１
５ナノ秒以下）が用いられている。したがって、このよ
うなクロック信号を基にリフレッシュ周期であるマイク
ロ秒のタイマを作成するためには分周比を大きくするた
めに多段のフリップフロップ回路を必要とする。このた
めに、外部に設けられるリフレッシュ用のコントローラ
を十分小型化することができず、半導体メモリを使用し
た装置全体の小型化に障害となる。

【０００７】このようなことから、メモリデバイス内部
でリフレッシュを行うセルフリフレッシュ機能あるいは
オートリフレッシュ機能（以下この明細書ではこれらを
特に区別せずオートリフレッシュ機能と総称する。）を
持たせた半導体メモリが従来から提案されている。

【０００８】図５は、ＰＳＲＡＭ（疑似スタティックＲ
ＡＭ）を使用し内部リフレッシュ機能を持たせた半導体
メモリの従来例を示したものである。特開昭５９−１６
０８８９号公報に開示されたこの半導体メモリ（ＰＳＲ
ＡＭ）は、メモリセル３１、行アドレスデコーダ３２、
列アドレスデコーダ３３、内部クロック発生器３４およ
び内部リフレッシュ・コントロール回路３５とによって
構成されている。このうち、内部リフレッシュ・コント
ロール回路３５は、外部から供給される外部リフレッシ
ュ・コントロール・クロック３６が所定時間以上活性化
されたときにオートリフレッシュ信号３７を発生するオ
ートリフレッシュ・タイマ３８と、オートリフレッシュ
信号３７を入力してリフレッシュクロック３９を出力す
るリフレッシュクロック発生器４１と、リフレッシュク
ロック３９を入力して行アドレスデコーダ３２にリフレ
ッシュアドレス４２を供給するリフレッシュアドレスカ
ウンタ４３から構成されている。

【０００９】この半導体メモリでは、オートリフレッシ
ュモードで外部リフレッシュ・コントロール・クロック
３６がある一定時間以上活性化（ローレベル）される
と、オートリフレッシュ・タイマ３８が動作を開始し、
オートリフレッシュ信号３７が出力される。これによ
り、リフレッシュクロック発生器４１がリフレッシュク
ロック３９を発生してリフレッシュアドレスカウンタ４
３を介してメモリセル３１の内部リフレッシュが行われ
る。

【００１０】内部リフレッシュ動作が終了して自動的に
プリチャージ状態に戻ると、オートリフレッシュ・タイ
マ３８が全メモリセルを自動的にリフレッシュするのに
必要な時間間隔をカウントして、この時間が経過した時
点で再びオートリフレッシュ信号３７を出力する。これ
により次の内部リフレッシュが始動する。このようにし
て外部リフレッシュ・コントロール・クロック３６が活
性化されている状態で全メモリセルのリフレッシュが逐
次自動的に繰り返されることになる。

【００１１】なお、ＰＳＲＡＭを使用した半導体メモリ
のリフレッシュについては、特公平３−１１０３３号公
報等にも開示がある。

【００１２】図６は、Ｓ−ＤＲＡＭを使用しセルフリフ
レッシュあるいはオートリフレッシュ機能を持たせた半
導体メモリの従来例を示したものである。特開平８−３
１５５６９号公報に開示されたこの半導体メモリは、第
１のメモリアレイ５１と第２のメモリアレイ５２の２つ
のメモリバンクを備えている。これらのメモリアレイ５
１、５２には、それぞれロウデコーダ５３、５４、カラ
ムデコーダ５５、５６およびセンスアンプ・カラム選択
回路５７、５８が配置されている。アドレス入力端子５
９には、ロウアドレス信号とカラムアドレス信号が入力
されるようになっている。これらはカラムアドレスバッ
ファ６１あるいはロウアドレスバッファ６２にアドレス
マルチプレクス形式で取り込まれる。

【００１３】ロウアドレスバッファ６２は、リフレッシ
ュ動作モードでリフレッシュ制御回路６３からのアドレ
ス切替信号６４に従ってリフレッシュカウンタ６５から
出力されるリフレッシュアドレス信号６６をロウアドレ
ス信号として取り込む。カラムアドレスバッファ６１の
出力６７はカラムアドレスカウンタ６８のプリセットデ
ータとして供給される。カラムアドレスカウンタ６８
は、動作モードに応じてプリセットデータとしてのカラ
ムアドレス信号そのもの、あるいはこのカラムアドレス
信号を順次インクリメントした値をカラムデコーダ５
５、５６に出力する。

【００１４】この半導体メモリでは、コントローラ７１
内のモードレジスタ７２にタイマ周期情報が設定されて
いる。リフレッシュタイマ７３は、このタイマ周期情報
に従ってダイナミック型のメモリセルのリフレッシュ周
期を制御するようになっている。セルフリフレッシュモ
ードに入ると、コントローラ７１によってセルフリフレ
ッシュ信号７４がアサートされる。この信号を受けて、
リフレッシュ制御回路６３はアドレス切替信号６４によ
ってロウアドレスバッファ６２に取り込まれるアドレス
の経路の切り替えが制御される。また、リフレッシュ制
御回路６３はリフレッシュ動作起動信号７６をコントロ
ーラ７１に出力する。これにより、コントローラ７１の
制御データリフレッシュ動作が開始される。さらにこの
リフレッシュモードの場合には、リフレッシュ制御回路
６３によってリフレッシュカウンタ６５のカウントアッ
プが指示される。

【００１５】

【発明が解決しようとする課題】このように図５および
図６に示した半導体メモリでは、その内部にカウンタを
用意することで、外部のＣＰＵ等からメモリのリフレッ
シュの指示がある場合には、その期間だけ内部のメモリ
セルのリフレッシュを行うようにしている。ＣＰＵのよ
うな半導体メモリをアクセスする側では、外部リフレッ
シュ・コントロール・クロック３６（図５）あるいは外
部からコントローラ５１に入力する各種信号（図６）に
よってリフレッシュを行う期間を管理しているので、半
導体メモリをアクセスすることのできない期間を特に知
る必要がない。

【００１６】ところで、一般に電子機器で省電力設計を
推し進めていくと、リフレッシュが必ず必要な半導体メ
モリ自体には電力を供給するものの、それ以外の回路部
分については、不使用時にはなるべく電力の供給を絶つ
ようにしなければならない。この観点に立った場合に
は、データの処理を行っていない状態のＣＰＵについて
も電力の供給を絶つことが好ましい。ところが、従来の
半導体メモリではＣＰＵ側がメモリアクセスを行うタイ
ミングを把握しておくという要請からＣＰＵあるいは外
部コントローラ側にそのリフレッシュ管理の権限を残し
ておくといった形態をとっていた。このため、外部コン
トローラを完全に撤廃することができないという問題が
あった。

【００１７】そこで本発明の目的は、メモリセルのリフ
レッシュのための回路を内部に備え、しかもアクセスタ
イミングを外部装置側で容易に確認することができる半
導体メモリを提供することにある。

【００１８】

【課題を解決するための手段】請求項１記載の発明で
は、（イ）記憶内容を保持するためのリフレッシュ動作
を必要とするメモリ回路と、（ロ）このメモリ回路と同
一のデバイス内に配置され、このメモリ回路を所定の周
期でリフレッシュするリフレッシュ回路と、（ハ）この
リフレッシュ回路がメモリ回路をリフレッシュしている
間、外部に対してリフレッシュ状態であることを示す状
態信号を出力する状態信号出力手段とを半導体メモリに
具備させる。

【００１９】すなわち請求項１記載の発明では、半導体
メモリ内にリフレッシュ回路を用意してメモリ回路のリ
フレッシュを外部の指示を必要とすることなく行えるよ
うにすると共に、メモリ回路がリフレッシュされている
ときにはこれを示す状態信号を外部に出力することにし
て、半導体メモリのアクセスのタイミングが分かるよう
にした。

【００２０】請求項２記載の発明では、（イ）記憶内容
を保持するためのリフレッシュ動作を必要とすると共に
外部クロックに同期して入出力動作を行うメモリ回路
と、（ロ）このメモリ回路と同一のデバイス内に配置さ
れ、外部クロックを基準としてこのメモリ回路を所定の
周期でリフレッシュするリフレッシュ回路と、（ハ）こ
のリフレッシュ回路がメモリ回路をリフレッシュしてい
る間、外部に対してリフレッシュ状態であることを示す
状態信号を出力する状態信号出力手段とを半導体メモリ
に具備させる。

【００２１】すなわち請求項２記載の発明では、半導体
メモリ内にリフレッシュ回路を用意してメモリ回路のリ
フレッシュを外部の指示を必要とすることなく行えるよ
うにすると共に、メモリ回路がリフレッシュされている
ときにはこれを示す状態信号を外部に出力することにし
て、半導体メモリのアクセスのタイミングが分かるよう
にした。この請求項２記載の発明はメモリ回路が外部ク
ロックに同期して入出力動作を行うタイプのものである
ことを特徴としている。したがって、リフレッシュ回路
は、外部クロックを基準としてメモリ回路を所定の周期
でリフレッシュするような回路構成となっており、独自
のクロック発生回路を不要としている。

【００２２】請求項３記載の発明では、請求項１または
請求項２記載の半導体メモリに電源監視回路を設けるこ
とにした。電源監視回路は、外部電源の投入を監視し電
源の投入時にメモリ回路をプリチャージするための信号
を発生する回路である。これによって、外部電源の投入
時に必要とされるプリチャージについての動作も半導体
メモリが自主的に行えるようになる。

【００２３】請求項４記載の発明では、請求項１記載の
半導体メモリにリフレッシュ周期を設定するためのクロ
ックを発生するクロック発生回路を内蔵させている。こ
れにより、外部からクロックの供給を受けることなくメ
モリ回路のリフレッシュが可能になる。なお、請求項２
記載の発明の半導体メモリにもクロック発生回路を内蔵
させることは可能であるが、Ｓ−ＤＲＡＭの場合にはそ
の同期用のクロック信号が外部から供給されるので、こ
れを兼用することができる。

【００２４】請求項５記載の発明では、請求項１または
請求項２記載の半導体メモリが備えるリフレッシュ回路
は、クロックをカウントするカウンタと、このカウンタ
の出力と予め設定された設定値とを比較してリフレッシ
ュ周期を設定するための比較器とを具備することを特徴
としている。リフレッシュ周期をリフレッシュが可能な
できるだけ長い周期に設定することで、メモリ回路の消
費電力を節約することができる。

【００２５】請求項６記載の発明では、請求項５記載の
半導体メモリの設定値は、外部から設定することができ
るようにしている。これにより設定値の設定や変更が容
易になる。

【００２６】

【発明の実施の形態】

【００２７】

【実施例】以下実施例につき本発明を詳細に説明する。

【００２８】図１は本発明の一実施例における半導体メ
モリの構成を表わしたものである。この図１で、図４と
同一部分には同一の符号を付しており、これらの説明を
適宜省略する。

【００２９】本実施例の半導体メモリ１０１は、その内
部にリフレッシュコントローラ１０２を備えたコントロ
ールインタフェース回路１０３を配置している。このコ
ントロールインタフェース回路１０３には半導体メモリ
１０１内のリフレッシュを必要とするメモリセルからな
るメモリ回路１２をアクセスするためのコントロール信
号１０５と、Ｓ−ＤＲＡＭの同期用のクロック信号２１
とが入力されるようになっている。リフレッシュコント
ローラ１０２は、メモリ回路１２のリフレッシュを行っ
ている状態ではこれを示す２値のホールド信号１０６を
外部に対して出力するようになっている。

【００３０】図２は、リフレッシュコントローラの構成
を具体的に表わしたものである。リフレッシュコントロ
ーラ１０２は、クロック信号２１を入力するカウンタ１
１１を備えている。カウンタ１１１は、Ｓ−ＤＲＡＭの
同期用のクロック信号２１をカウントしてそのカウント
値１１２を比較器１１３に出力する。このカウンタ１１
１はそのカウント値１１２が所定の値まで到達した時点
で再びリセットされて同様のカウント動作を繰り返す一
種のリングカウンタである。

【００３１】比較器１１３はカウンタ１１１から出力さ
れるカウント値１１２と予め設定しておいた設定値１１
４を比較する。そして、これらの値が一致した時点でロ
ウアドレスカウンタ１１６に一致信号１１７を出力する
と共に、これを基にしてメモリ回路１２のリフレッシュ
が行われるタイミングでこの半導体メモリ１０１の外部
に位置するＣＰＵ（図示せず）がメモリ回路１２にアク
セスするのを禁止するためのホールド信号１１８を外部
に対して出力する。

【００３２】ロウアドレスカウンタ１１６は、一致信号
１１７を入力するたびに内蔵の図示しないカウンタをカ
ウントアップして、メモリ回路１２内のリフレッシュに
該当するデータを指定するロウアドレス１８を出力す
る。このロウアドレス１８は図１に示したロウアドレス
バッファ１７に入力されることになる。

【００３３】このような本実施例の半導体メモリ１０１
では、これ自体が自立的にメモリ回路１２をリフレッシ
ュするので、たとえ外部のＣＰＵが動作を停止していて
もメモリ回路１２に格納されたデータが消失することは
ない。言い換えれば、メモリ回路１２の記憶内容を保持
するためにクロック発生回路以外のＣＰＵ等の外部回路
を動作状態にしておく必要がなく、電子機器全体の消費
電力の節約を図ることができる。

【００３４】以上説明した実施例では半導体メモリ１０
１としてＳ−ＤＲＡＭを使用したものを説明したが、同
期用のクロック信号２１を必要としない通常のＤＲＡＭ
を使用した半導体メモリにも本発明を適用することがで
きる。この場合には、外部からクロック信号２１を供給
する必要がないので、半導体メモリのデバイス内にオー
トリフレッシュ時のリフレッシュ周期を設定するための
クロック発生回路を設けておけば、外部回路をすべてス
リープ状態にすることも可能になる。

【００３５】また、実施例では比較器１１３の設定値１
１４の変更について特に説明しなかったが、設定値１１
４をたとえば変更することでリフレッシュ周期を多少長
くし、メモリ回路１２の消費電力の節約を図ることも可
能である。メモリ回路１２のデータ消失に対する安全性
を考慮しながら設定値１１４を設定するためには、外部
にディップスイッチ等の設定手段を配置しその内容を自
在に変更できるようにすることも有効である。

【００３６】図３は本発明の変形例におけるリフレッシ
ュコントローラの構成を表わしたものである。図２と同
一部分には同一の符号を付しており、これらの説明を適
宜省略する。

【００３７】この変形例のリフレッシュコントローラ１
２１は外部電源１２２と接続された電源監視回路１２３
を備えている。電源監視回路１２３は、電源の投入を監
視しており、電源投入後におけるメモリ回路１２（図１
参照）をプリチャージするための信号１２４をロウアド
レスカウンタ１２６に供給するようになっている。

【００３８】すなわち、ＤＲＡＭは電源の投入後あるい
はメモリ回路１２のリードやライト後にデータの保持の
ためにプリチャージが必要であり、ＣＰＵ等がメモリ回
路１２をアクしたときには通常のリフレッシュ動作と同
様に外部からコマンドとして入力されている。アクセス
後のプリチャージはすでに自動化されているが、この変
形例ではリフレッシュコントローラ１２１の内部に電源
監視回路１２３を配置することで電源投入後のプリチャ
ージの自動化も可能にしている。

【００３９】

【発明の効果】以上説明したように請求項１および請求
項２記載の発明によれば、半導体メモリ内にリフレッシ
ュ回路を用意してメモリ回路のリフレッシュを外部の指
示を必要とすることなく行えるようにすると共に、メモ
リ回路がリフレッシュされているときにはこれを示す状
態信号を外部に出力することにしたので、外部回路をス
リープ状態にしても半導体メモリのデータを消失させる
ことがなく、半導体メモリを使用した装置全体の電力消
費の節減を図ることができる。また、外部のＣＰＵ等の
回路は状態信号によってメモリ回路のアクセスの可否を
いつでも確認することができる。

【００４０】しかも請求項２記載の発明によれば、リフ
レッシュ回路は、外部クロックを基準としてメモリ回路
を所定の周期でリフレッシュするような回路構成となっ
ているので、独自のクロック発生回路を不要とすること
ができる。

【００４１】また、請求項３記載の発明によれば半導体
メモリに電源監視回路を設けることにしたので、外部電
源の投入時に必要とされるプリチャージについての動作
も半導体メモリが自主的に行うことができる。

【００４２】更に請求項４記載の発明によれば、請求項
１記載の発明の半導体メモリにリフレッシュ周期を設定
するためのクロックを発生するクロック発生回路を内蔵
させることにしたので、外部回路がすべてスリープ状態
となっても単独半導体メモリ内に蓄積されたデータを保
持することができる。

【００４３】また請求項５記載の発明では、メモリ回路
のリフレッシュ周期をリフレッシュが可能なできるだけ
長い周期に設定することができ、メモリ回路の消費電力
を節約することができる。

【００４４】更に請求項６記載の発明では、請求項５記
載の半導体メモリの設定値を外部から設定できるように
したので、設定値の設定や変更が容易になるという効果
がある。

【図面の簡単な説明】

【図１】本発明の一実施例における半導体メモリの構成
を表わしたブロック図である。

【図２】本実施例のリフレッシュコントローラの構成を
具体的に表わしたブロック図である。

【図３】本発明の変形例におけるリフレッシュコントロ
ーラの構成を表わしたブロック図である。

【図４】従来の半導体メモリの一例を表わしたブロック
図である。

【図５】ＰＳＲＡＭを使用し内部リフレッシュ機能を持
たせた半導体メモリの従来例を示したブロック図であ
る。

【図６】Ｓ−ＤＲＡＭを使用しセルフリフレッシュある
いはオートリフレッシュ機能を持たせた半導体メモリの
従来例を示したブロック図である。

【符号の説明】

１２ メモリ回路 １３ カラムアドレスデコーダ １４ カラムアドレスカウンタ・バッファ １６ ロウアドレスデコーダ １７ ロウアドレスバッファ １８ ロウアドレス ２１ クロック信号 １０１ 半導体メモリ １０２ リフレッシュコントローラ １０３ コントロールインタフェース回路 １０６、１１８ ホールド信号 １１１ カウンタ １１３ 比較器 １１４ 設定値 １１６、１２６ ロウアドレスカウンタ １２３ 電源監視回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】 記憶内容を保持するためのリフレッシュ
   動作を必要とするメモリ回路と、 このメモリ回路と同一のデバイス内に配置され、このメ
   モリ回路を所定の周期でリフレッシュするリフレッシュ
   回路と、 このリフレッシュ回路が前記メモリ回路をリフレッシュ
   している間、外部に対してリフレッシュ状態であること
   を示す状態信号を出力する状態信号出力手段とを具備す
   ることを特徴とする半導体メモリ。
2. 【請求項２】 記憶内容を保持するためのリフレッシュ
   動作を必要とすると共に外部クロックに同期して入出力
   動作を行うメモリ回路と、 このメモリ回路と同一のデバイス内に配置され、前記外
   部クロックを基準としてこのメモリ回路を所定の周期で
   リフレッシュするリフレッシュ回路と、 このリフレッシュ回路が前記メモリ回路をリフレッシュ
   している間、外部に対してリフレッシュ状態であること
   を示す状態信号を出力する状態信号出力手段とを具備す
   ることを特徴とする半導体メモリ。
3. 【請求項３】 外部電源の投入を監視し電源の投入時に
   前記メモリ回路をプリチャージするための信号を発生す
   る電源監視回路を具備することを特徴とする請求項１ま
   たは請求項２記載の半導体メモリ。
4. 【請求項４】 リフレッシュ周期を設定するためのクロ
   ックを発生するクロック発生回路を内蔵していることを
   特徴とする請求項１記載の半導体メモリ。
5. 【請求項５】 前記リフレッシュ回路はクロックをカウ
   ントするカウンタと、このカウンタの出力と予め設定さ
   れた設定値とを比較してリフレッシュ周期を設定するた
   めの比較器とを具備することを特徴とする請求項１また
   は請求項２記載の半導体メモリ。
6. 【請求項６】 前記設定値は外部から設定可能であるこ
   とを特徴とする請求項５記載の半導体メモリ。