JP2006209525A

JP2006209525A - メモリシステム

Info

Publication number: JP2006209525A
Application number: JP2005021466A
Authority: JP
Inventors: Takehisa Kato; 剛久加藤; Shunichi Iwanari; 俊一岩成; Yasushi Goho; 靖五寳; Masahiro Nakanishi; 雅浩中西; Masayuki Toyama; 昌之外山
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2005-01-28
Filing date: 2005-01-28
Publication date: 2006-08-10
Also published as: US20060195708A1; CN1811690A; CN100524190C; US7516344B2

Abstract

【課題】環境が変化しても安定した動作が可能となるメモリシステムを提供する。
【解決手段】メモリカード１００は、メモリ装置の温度を検出する１０７と、検出された温度に応じて動作条件を決定し、決定された動作条件をホストインタフェース１０３を介してホスト機器１５０に通知する通知手段とする制御部１０４とを備える。ホスト機器１５０は、メモリカード１００から通知された動作条件に従ってメモリカード１００とインタフェースを制御する。
【選択図】図１

Description

本発明は、不揮発性メモリを有するメモリ装置と、メモリ装置をアクセスするアクセス装置とを有するメモリシステムに関する。

不揮発性メモリを有し着脱可能なメモリ装置と、メモリ装置をアクセスするアクセス装置とを有するメモリシステム（不揮発性メモリシステム）は、例えば、特許文献１に記載されたものが知られており、その構成を図１５に示す。

書き換え可能な不揮発性メモリ５０１を有するメモリカード５００はコントローラ５０２を内蔵している。コントローラ５０２は、ホスト機器５５０からアクセスするために与えられる論理アドレスをコントローラ５０２で物理アドレスに変換する。この物理アドレスを用いて不揮発性メモリ５０１にデータの書き込みや読み出しが行われる。このアドレス変換のためのアドレス管理情報は、フラッシュＥＥＰＲＯＭ５０１内の管理領域に記憶され、そのうちの必要部分のみをＳＲＡＭ５０６に読み出される。

上記の従来の構成によるメモリカード５００においては、動作開始時に不揮発性メモリ５０１からアドレス管理情報をＳＲＡＭ５０６へ移し、さらに動作終了時にＳＲＡＭ５０６から更新されたアドレス管理情報をメモリフラッシュＥＥＰＲＯＭ５０１に移す処理が必要であった。

そこで、揮発性のＳＲＡＭ５０６に代えて、アドレス管理情報を不揮発性ＲＡＭに記憶する技術が特開平０７−２１９７２０に提案されている。その構成を図１６に示す。不揮発性ＲＡＭ６０６には、例えば強誘電体メモリが使用される。

これにより、動作開始および終了におけるアドレス管理情報の移動作業が省略できるため、ホスト機器５５０へのメモリカード６００脱着時の処理時間の短縮が可能となった。
特開２００１−１４２７７４号公報特開平０７−２１９７２０号公報

しかしながら、半導体集積回路装置であるコントローラ５０３および不揮発性メモリ６０６の性能は動作環境に依存して変化するので、ホスト機器から要求のあったアドレスへのアクセスが実行できなくなってしまう可能性がある。

具体的には、コントローラ５０３に内蔵された強誘電体メモリ６０６は動作温度に敏感である。典型的には、図１７のように最低動作電圧は動作温度によって変化する。これは、強誘電体へデータを書き込んだ後、電源を切断した状態でデータ保持できる性能（いわゆるリテンション特性）が低温で低下することに起因している。特に、記憶ビットを高度に集積した場合、製造工程のばらつきによってある確率で図１７の典型例よりも最低動作電圧が高いビットが含まれてしまう。そのようなビットの低温における最低動作電圧が、強誘電体メモリに印加される駆動電圧を越えた場合に、当該ビットに記憶されたデータは時間と共に消失してしまう。そうすると、ホスト機器から要求のあったアドレスへのアクセスが実行できなくなってしまう可能性がある。

上記課題に鑑み、本発明は、強誘電体メモリ等の性能が温度によって変化する場合に、安定した動作を実現するメモリシステムを提供することを目的とする。

上記課題を解決するため本発明のメモリシステムは、不揮発性メモリを有するメモリ装置と、メモリ装置をアクセスするアクセス装置とを有するメモリシステムであって、メモリ装置は、メモリ装置の温度を検出する検出手段と、検出された温度に応じて動作条件を決定する決定手段と、決定された動作条件を前記アクセス装置に通知する通知手段と
を備え、アクセス装置は、メモリ装置を接続するインタフェース手段と、メモリ装置から通知された動作条件に従ってインタフェース手段を制御する制御手段とを備える。

この構成によれば、アクセス装置が温度に応じた動作条件でメモリ装置とのインタフェースを制御するので、安定した動作を実現することができる。具体的には、メモリ装置が強誘電体メモリを備える場合に、温度に応じて電源電圧を変更することによって、メモリのリテンション特性の劣化による対処することができる。

ここで、前記動作条件は電源電圧を示し、前記制御手段は、インタフェース手段からメモリ装置に供給される電源電圧を制御するようにしてもよい。

この構成によれば、温度によってメモリ装置の最低動作電圧が変化する場合に、メモリ装置に供給される電源電圧がメモリ装置の最低動作電圧を常に超えるように制御することができる。

ここで、前記動作条件はデータ転送速度を示し、前記制御手段は、インタフェース手段とメモリ装置間のデータ転送速度を制御するようにしてもよい。

この構成によれば、インタフェース手段がデータ転送速度を制御することにより、温度によるメモリ装置の性能変化に対処することができる。

ここで、前記データ転送速度はクロック信号の速度を示し、前記制御手段は、インタフェース手段からメモリ装置に供給されるクロック信号の速度を制御するようにしてもよい。

この構成によれば、インタフェース手段がクロック信号を制御することにより、メモリ装置へのアクセス速度を変更することにより、温度によるメモリ装置の性能変化に対処することができる。

ここで、前記データ転送速度は、転送データに挿入されるウェイト数および転送データのレイテンシの一方を示し、前記制御手段は、ウェイト数およびレイテンシの一方を制御するようにしてもよい。

この構成によれば、メモリ装置へのアクセスの遅延量を変更することにより、温度によるメモリ装置の性能変化に対処することができる。

ここで、前記メモリ装置は、強誘電体メモリと、フラッシュＥＥＰＲＯＭとを備え、前記強誘電体メモリはフラッシュＥＥＰＲＯＭのアドレスを管理する情報を記憶するようにしてもよい。

この構成によれば、不揮発性メモリに使用されるフラッシュＥＥＰＲＯＭの書き換え可能回数（１０⁴〜１０⁵回）に比べて、アドレス管理情報を記憶する強誘電体メモリは書き換え可能回数（１０¹⁰〜１０¹²回）が１０万倍以上多いので、メモリシステムの信頼性を高めることができる。

また、本発明のメモリシステムは、不揮発性メモリを有するメモリ装置と、メモリ装置をアクセスするアクセス装置とを有するシステムであって、メモリ装置は、メモリ装置の温度を検出する検出手段と、検出された温度を前記アクセス装置に通知する通知手段と
を備え、アクセス装置は、通知された温度に応じて動作条件を決定する決定手段と、メモリ装置を接続するインタフェース手段と、メモリ装置から通知された動作条件に従ってインタフェース手段を制御する制御手段とを備える。

本発明におけるメモリシステムによると、動作環境が変動しても安定して動作することができる。

（第１の実施形態）
以下、本発明の第１の実施形態におけるメモリシステム１について、図面を参照しながら説明する。

図１は、第１の実施形態における
このメモリシステム１はメモリカード１００とホスト機器１５０で構成される。メモリカード１００はホスト機器１５０に脱着可能である。メモリカード１００はデータを記憶するフラッシュＥＥＰＲＯＭ１０１と、フラッシュＥＥＰＲＯＭ１０１とホスト機器１５０間のデータ交信を制御するコントローラ１０２からなる。コントローラ１０２は、ホストインタフェース１０３、制御部１０４、ＲＯＭ１０５、強誘電体メモリ１０６、温度検知回路１０７で構成された半導体装置である。コントローラ１０２を構成する各要素の動作を以下に説明する。

ホストインタフェース１０３は、ホスト機器１５０とデータを交信するための通信プロトコルに対応したデータフォーマットとコントローラ１０２内部のデータフォーマットを変換する役割を持つ。また、ホスト機器１５０から供給される電源は、ホストインタフェース１０３を介してメモリカード１００内の各構成要素に分配される。

制御部１０４は、ホスト機器１５０からのアクセス要求があった場合に、その論理アドレスをフラッシュＥＥＰＲＯＭ１０１の物理アドレスに変換し、フラッシュＥＥＰＲＯＭ１０１へのアクセスを実行する。

ＲＯＭ１０５は、制御部１０４の動作プログラムＰＲＯＧおよび動作環境と動作条件の対応表ＥＣＴ（Environment-condition table）を格納する。図２は、対応表ＥＣＴの一例を示す図である。強誘電体メモリ１０６は前述のように動作温度と最低動作電圧の間には、図１７のような関係があるので、それを満たすように、同図の対応表ＥＣＴでは温度と電源電圧との関係が記述されている。例えば、動作温度が８５度から１０度の場合、電源電圧は１．８Ｖとなっている。

強誘電体メモリ１０６は、制御部１０４が参照する論理アドレスと物理アドレスの変換テーブルＬＰＴ（Logical address-Physical address table）を格納する。

温度検知回路１０７は、メモリカード１００が置かれた環境温度を測定する。例えば、温度検知回路１０７にはダイオードが内蔵されており、その通電電流Ｉをモニターし、制御部１０４へと出力する。

制御部１０４は、ダイオードの通電電流を表す式Ｉ＝Ｉｓ・ｅｘｐ（Ｖ／ｋＴ）に基づいて温度Ｔを演算する。なお、Ｉｓは飽和電流、Ｖは印加電圧、ｋはボルツマン定数である。制御部１０４は、算出された温度Ｔに対応した動作条件をＲＯＭ１０５に格納した対応表ＥＣＴから求め、ホストインタフェース１０３を介してホスト機器１５０に要求する。

ホスト機器１５０は、電源部１５１を備え、メモリカード１００に電源電圧を供給し、メモリカード１００に論理アドレスを用いてアクセスし、電源部１５１に内蔵されるＤＣ−ＤＣコンバータを調整することによりメモリカード１００への電源電圧を設定する。

図３は、メモリカード１００およびホスト機器１５０における環境温度に対処する処理を示すフローチャートを示す。メモリカード１００は、ホスト機器１５０へのモリカード１００挿入時、メモリカード１００が挿入された状態でホスト機器１５０の電源が投入された時、およびメモリカード１００が挿入された状態で周期的に、以下を行う。まずメモリカード１００において、温度検知回路１０７は内部のダイオードの通電電流Ｉを測定する（Ｍ３１）。さらに制御部１０４は、通電電流Ｉに基づいて温度Ｔを算出し（Ｍ３２）、ＲＯＭ２０５に記憶された対応表ＥＣＴから温度Ｔに対応する動作電圧を読み出し（Ｍ３３）、その動作電圧を指示する要求をホスト機器１５０に送信する（Ｍ３４）。ホスト機器１５０は、メモリカード１００からこの要求を受信し（Ｈ３１）、電源部１５１に要求された電圧設定を指示する（Ｈ３２）。この指示に従って電源部１５１はメモリカード１００に出力する電圧を設定する（Ｈ３３）。

このように、ホスト機器１５０は、要求された動作条件に応じて、メモリカード１００への電源電圧を変更する。例えば、検出温度が−１５℃に低下すれば、コントローラ１０２は電源電圧を２．０Ｖに変更することをホスト機器１５０に要求し、ホスト機器１５０はメモリカード１００への供給電源を２．０Ｖに変更する。−３０℃に低下すれば、コントローラ１０２は電源電圧を２．２Ｖに変更することをホスト機器１５０に要求し、ホスト機器１５０はメモリカード１００への供給電源を２．２Ｖに変更する。供給電源の変更に伴って強誘電体メモリ１０６に印加する駆動電圧は変更され、環境温度が変わってもリテンション特性は維持される。

また、強誘電体メモリ１０６はアドレス管理情報を格納しているので、強誘電体メモリ１０６へのデータ書き込み回数はフラッシュＥＥＰＲＯＭ１０１へのデータ書き込み回数よりも１万倍程多くなるが、不揮発性メモリに使用されるフラッシュＥＥＰＲＯＭ１０１の書き換え可能回数（１０⁴〜１０⁵回）に比べて強誘電体メモリ１０６は書き換え可能回数（１０¹⁰〜１０¹²回）が１０万倍以上多いので、メモリシステムの信頼性を高めることが可能となる。

なお、メモリカード１００は、ホスト機器１５０に着脱可能であるものとして説明したが、一体となった装置であってもよい。また、メモリカード１００において、フラッシュＥＥＰＲＯＭ１０１とコントローラ１０２はそれぞれ１チップのＬＳＩであってもよいし、フラッシュＥＥＰＲＯＭ１０１とコントローラ１０２とが１チップにＬＳＩ化されていてもよい。

（第２の実施形態）
第２の実施形態のメモリシステムは、ホスト機器から供給される電源電圧は一定でよく、検知した環境温度に応じてデータ交信のクロック速度を変更するよう構成されている。

図４は、第２の実施形態におけるメモリシステム２の構成を示すブロック図である。同図のメモリシステム２は、メモリカード２００とホスト機器２５０とを備える。図１に示したメモリシステム１と同じ構成要素には同じ符号を付してあるので説明を省略し、以下異なる点を中心に説明する。メモリカード２００は、図１に示したメモリカード１００と比べて、コントローラ１０２の代わりにコントローラ２０２を備える。コントローラ２０２は、図１に示したコントローラ１０２と比べて、ＲＯＭ１０５の代わりにＲＯＭ２０５を備える。また、ホスト機器２５０は、転送クロック速度が可変のクロック供給部２５１を備える。

ＲＯＭ２０５は、制御部１０４の動作プログラムＰＲＯＧおよび動作環境と動作条件の対応表ＥＣＴ（Environment-condition table）を格納する。この対応表は、図２に示した対応表ＥＣＴの代わりに、図５に示す対応表ＥＣＴが格納されている。図５の対応表ＥＣＴは、動作温度とそれに対応する転送クロック速度とを示す。この対応表ＥＣＴは、動作温度が低下すれば転送クロック速度が低くなるように設定されている。

図６（ａ）〜（ｃ）は、ホスト機器２５０とメモリカード２００の間に結ばれた配線の内、クロック線、コマンド線、データ線におけるそれぞれの信号を示すタイムチャートである。動作温度が１０℃の場合のデータライト動作を図６（ａ）、−２０〜１０℃の場合を図６（ｂ）、−４０〜−２０℃の場合を図６（ｃ）に示す。

ホスト機器２５０はクロック線に印加するクロックの立ち上がりに同期して、コマンド線およびデータ線にパルスが印加される。通常状態でコマンド線はロー電位であり、２クロック目のようにハイ電位のパルスを印加することで、コマンド線は活性化される。活性化に続いて、ホスト機器２５０からメモリカードに２クロック分のコマンドが送信される。この例では、"0,1"という信号をホスト機器２５０からコマンド線に送出することにより、データライト動作の開始を宣言している。コマンド送信の後、メモリカード２５０側のデータ受信準備に必要な２クロック期間を経て、ホスト機器２５０は論理アドレスとライトデータをデータ線に送信する。制御部１０４は、データ線から受信したシリアルデータをフラッシュＥＥＰＲＯＭ１０１のインタフェースに合わせたデータフォーマットに変換し、強誘電体メモリ１０６上の論理アドレス−物理アドレス変換テーブルＬＰＴを参照してフラッシュＥＥＰＲＯＭ１０１内の空白となっているデータブロックにパラレルデータを書き込む。同時に、フラッシュＥＥＰＲＯＭ１０１へ書き込んだ物理アドレスとホスト機器２５０から受信した論理アドレスを対応付けるように、ＬＰＴを更新する。これら一連の制御部１０４の動作は、４ビットのデータ受信直後に設けられるデータ送信停止期間（転送レイテンシと呼ばれる。同図の１０クロック目および１５クロック目。）に行われる。

図７は、メモリカード２００およびホスト機器２５０における環境温度に対処する処理を示すフローチャートを示す。同図は、図３に示したフローチャートと比べ、ステップＭ３３、Ｍ３４の代わりにステップＭ８３、Ｍ８４を、ステップＨ３２、Ｈ３３の代わりにステップＨ８２、Ｈ８３を有する点が異なっている。すなわち、制御部１０４は、対応表ＥＣＴから温度に対応する転送クロック速度を読み出し（Ｍ８３）、その転送クロック速度を指示する要求をホスト機器２５０に送信する（Ｍ８４）。ホスト機器２５０は、メモリカード２００からこの要求を受信し（Ｈ３１）、クロック供給部２５１に要求された転送クロック速度を指示する（Ｈ８２）。例えば、この指示は、クロック供給部２５１内のＰＬＬ回路の分周比を示すパラメータ設定である。これによりクロック供給部２５１はメモリカード１００に出力するクロック周波数を設定する（Ｈ８３）。

これによれば、環境温度が１０℃以上では転送クロックの周波数は１ＭＨｚとなり、環境温度が低下するに従って転送クロック周波数を下げてデータ転送される。このように、温度が低下するとデータ送信停止期間を長くするので、制御部が強誘電体メモリ１０６上のＬＰＴを更新する時間も長くなる。

その効果について、図８を用いて説明する。図８は、強誘電体メモリ１０６を構成する強誘電体キャパシタへの電圧パルス印加時間を変えたときに、強誘電体の分極が変化する割合を示したグラフである。ここで、環境温度２０℃下で１０ｍｓ以上の電圧パルスを印加して測定した分極を１とし（このとき、分極量は飽和に達している）、任意時間の電圧パルスを印加したときに得られる分極の規格化した値を分極率としている。図８において、３１は環境温度が２０℃の場合、３２は０℃の場合、３３は−２０℃の場合における特性である。分極率が低い場合にリテンション特性が低下するため、強誘電体メモリ１０６へのデータ書き込みにおいては、高い分極率が得られるように駆動することが望ましい。従って、低温下では電圧パルスの印加時間を長くする必要がある。本実施例では、低温下のデータ書き込み動作において、強誘電体メモリ１０６に電圧を印加する時間を長くできるので、リテンション特性を改善することができる。

（第３の実施形態）
第３の実施形態のメモリシステムは、ホスト機器から供給される電源電圧およびクロック速度は一定でよく、検知した環境温度に応じてデータ交信の転送レイテンシ（データ送信停止期間）を変更するよう構成されている。

図９は、第３の実施形態におけるメモリシステム３の構成を示すブロック図である。同図のメモリシステム３は、メモリカード３００とホスト機器３５０とを備える。図１に示したメモリシステム１と同じ構成要素には同じ符号を付してあるので説明を省略し、以下異なる点を中心に説明する。メモリカード３００は、図１に示したメモリカード１００と比べて、コントローラ１０２の代わりにコントローラ３０２を備える。コントローラ３０２は、図１に示したコントローラ１０２と比べて、ＲＯＭ１０５の代わりにＲＯＭ３０５を備える。また、ホスト機器２５０は、転送レイテンシが可変のカードＩ／Ｆ３５１を備える。

ＲＯＭ３０５は、制御部１０４の動作プログラムＰＲＯＧおよび動作環境と動作条件の対応表ＥＣＴ（Environment-condition table）を格納する。この対応表は、図２に示した対応表ＥＣＴの代わりに、図１０に示す対応表ＥＣＴが格納されている。図１０の対応表ＥＣＴは、動作温度とそれに対応する転送レイテンシとを示す。この対応表ＥＣＴは、動作温度が低下すれば転送レイテンシが多くなるように設定されている。

図１１は、ホスト機器３５０とメモリカード３００の間に結ばれた配線の内、クロック線、コマンド線、データ線におけるそれぞれの信号を示すタイムチャートである。同図（ａ）〜（ｃ）に示すように、環境温度が１０℃以上では転送クロック１ＭＨｚ、転送レイテンシ１である。環境温度が低下するに従って転送クロック周波数は１ＭＨｚのままで転送レイテンシを増加している。つまり、１０℃以上では図１１（ａ）のように４ビット毎に１クロックのデータ送信停止期間、−２０〜１０℃では図１１（ｂ）のように４ビット毎に２クロックのデータ送信停止期間、−４０〜−２０℃では図１１（ｃ）のように４ビット毎に３クロックのデータ送信停止期間が設けられる。

図１２は、メモリカード２００およびホスト機器２５０における環境温度に対処する処理を示すフローチャートを示す。同図は、図３に示したフローチャートと比べ、ステップＭ３３、Ｍ３４の代わりにステップＭ１２３、Ｍ１２４を、ステップＨ３２、Ｈ３３の代わりにステップＨ１２２、Ｈ１２３を有する点が異なっている。すなわち、制御部１０４は、対応表ＥＣＴから温度に対応する転送レイテンシつまりデータ送信停止期間のクロック数を読み出し（Ｍ１２３）、その転送レイテンシを指示する要求をホスト機器２５０に送信する（Ｍ１２４）。ホスト機器２５０は、メモリカード２００からこの要求を受信し（Ｈ３１）、カードＩ／Ｆ３５１に要求された転送レイテンシを指示する（Ｈ１２２）。カードＩ／Ｆ３５１は指示された転送レイテンシを満たすデータ転送を行う（Ｈ１２３）。

これにより、データ送信停止期間中に実行される強誘電体メモリ１０６上の論理アドレス・物理アドレス変換テーブル更新時間を長くすることができる。低温下のデータ書き込み動作において、強誘電体メモリ１０６に電圧を印加する時間を長くすることにより、リテンション特性を改善することができる。動作温度が低下した場合において、本実施の形態ではデータ転送に要する時間は一定であり、制御部の制御によりデータ送信停止期間だけを長くするので、データ転送スループットが良い。

（第４の実施形態）
第４の実施形態のメモリシステムは、第１の実施の形態と比べて、対応表ＥＣＴがメモリカードではなくホスト機器を記憶し、メモリカードからホスト機器に温度を通知するように構成されている。

図１３は、第４の実施形態におけるメモリシステム４の構成を示すブロック図である。同図のメモリシステム４は、メモリカード４００とホスト機器４５０とを備える。図１に示したメモリシステム１と同じ構成要素には同じ符号を付してあるので説明を省略し、以下異なる点を中心に説明する。メモリカード４００は、図１に示したメモリカード１００と比べて、ＲＯＭ１０５の代わりにＲＯＭ４０５を備える。また、ホスト機器４５０は、図１に示したホスト機器１５０と比べ、図２に示した対応表ＥＣＴを記憶するＲＯＭ４５２とマイコン４５３とを有する。

図１４は、メモリカード４００およびホスト機器４５０における環境温度に対処する処理を示すフローチャートを示す。メモリカード４００は、検知された環境温度を示す温度データを、ホストインタフェースを介してホスト機器４５０に送信する（Ｍ１４３）。ホスト機器４５０は、メモリカード４００から温度データを受信する（Ｈ１４１）。マイコン４５３は、受信された温度データから、ＲＯＭ４５２に格納されているＥＣＴを読み出し（Ｍ１４２）、電源部１５１に要求された電圧設定を指示する（Ｈ１４３）。この指示に従って電源部１５１はメモリカード１００に出力する電圧を設定する（１４４）。

これにより、メモリカードにＥＣＴと、ＥＣＴに基づいて動作条件を演算する制御回路を備える必要がないため、メモリカードの小型化が可能となる。

なお、本実施の形態において、マイコン４５３は、温度に応じて電源電圧を変更する代わりに、第２の実施の形態のように転送データ速度を変更してもよいし、第３の実施の形態のように転送レイテンシを変更してもよい。

以上説明したように、本発明は、動作環境の変動に対して堅牢なメモリカードに有用である。

第１の実施形態におけるメモリシステムを示す構成図。動作環境と動作条件の対応表。メモリシステムの動作を示すフローチャート。第２の実施形態における揮発性メモリシステムを示す構成図。動作環境と動作条件の対応表。ホスト機器とメモリカード間の交信パルス。メモリシステムの動作を示すフローチャート。強誘電体への電圧パルス印加時間と分極率の関係図。メモリシステムを示す構成図。第３の実施形態における動作環境と動作条件の対応表。ホスト機器とメモリカード間の交信パルス。メモリシステムの動作を示すフローチャート。第４の実施形態におけるメモリシステムを示す構成図。メモリシステムの動作を示すフローチャート。従来のメモリシステムを示す構成図。従来のメモリシステムを示す構成図。強誘電体の動作温度と動作電圧の関係図。

符号の説明

１メモリシステム
１００メモリカード
１０１フラッシュＥＥＰＲＯＭ
１０２コントローラ
１０３ホストインタフェース
１０４制御部
１０５ＲＯＭ
１０６強誘電体メモリ
１０７温度検知回路
１５０ホスト機器
１５１電源部
ＰＲＯＧ制御部の動作プログラム
ＥＣＴ動作環境と動作条件の対応表
ＬＰＴ論理アドレスと物理アドレスの変換テーブル

Claims

不揮発性メモリを有するメモリ装置と、メモリ装置をアクセスするアクセス装置とを有するメモリシステムであって、
メモリ装置は、
メモリ装置の温度を検出する検出手段と、
検出された温度に応じて動作条件を決定する決定手段と
決定された動作条件を前記アクセス装置に通知する通知手段と
を備え、
アクセス装置は
メモリ装置を接続するインタフェース手段と、
メモリ装置から通知された動作条件に従ってインタフェース手段を制御する制御手段と
を備えることを特徴とするメモリシステム。
請求項１記載の動作条件は電源電圧を示し、
前記制御手段は、インタフェース手段からメモリ装置に供給される電源電圧を制御することを特徴とするメモリシステム。
請求項１記載の動作条件はデータ転送速度を示し、
前記制御手段は、インタフェース手段とメモリ装置間のデータ転送速度を制御することを特徴とするメモリシステム。
請求項３記載のデータ転送速度はクロック信号の速度を示し、
前記制御手段は、インタフェース手段からメモリ装置に供給されるクロック信号の速度を制御することを特徴とするメモリシステム。
請求項３記載のデータ転送速度は、転送データに挿入されるウェイト数及び転送データのレイテンシの一方を示し、
前記制御手段は、ウェイト数及びレイテンシの一方を制御することを特徴とするメモリシステム。
請求項１から５の何れかに記載のメモリ装置は、強誘電体メモリと、フラッシュＥＥＰＲＯＭとを備え、
前記強誘電体メモリはフラッシュＥＥＰＲＯＭのアドレスを管理する情報を記憶することを特徴とするメモリシステム。
不揮発性メモリを有するメモリ装置と、メモリ装置をアクセスするアクセス装置とを有するメモリシステムであって、
メモリ装置は、
メモリ装置の温度を検出する検出手段と、
検出された温度を前記アクセス装置に通知する通知手段と
を備え、
アクセス装置は
通知された温度に応じて動作条件を決定する決定手段と、
メモリ装置を接続するインタフェース手段と、
メモリ装置から通知された動作条件に従ってインタフェース手段を制御する制御手段と
を備えることを特徴とするメモリシステム。