KR100501634B1

KR100501634B1 - 온도 검출 회로

Info

Publication number: KR100501634B1
Application number: KR10-2003-0034128A
Authority: KR
Inventors: 이정화
Original assignee: 주식회사 하이닉스반도체
Priority date: 2003-05-28
Filing date: 2003-05-28
Publication date: 2005-07-18
Also published as: US20040239371A1; KR20040102607A; US6967521B2

Abstract

본 발명은 온도 검출 회로에 관한 것으로, 온도 변화에 영향을 받지 않고 입력 신호에 따라 일정 시간 지연된 기준 신호를 출력하는 제 1 지연 수단과, 상기 입력 신호를 온도 변화에 따라 서로 다른 지연 시간으로 지연시켜 다수의 지연 신호를 생성하기 위한 제 2 지연 수단과, 상기 기준 신호와 상기 다수의 지연 신호 각각을 비교하여 다수의 검출 신호를 출력하는 검출 수단과, 상기 다수의 검출 신호를 소정 수의 출력 신호로 인코딩하기 위한 인코더와, 상기 인코더의 출력 신호를 외부로 출력하며, 상기 외부로부터의 제어 신호를 입력하기 위한 버퍼와, 상기 제어 신호에 따라 프로그램 가능하며, 프로그램 상태에 따라 상기 검출 신호중 하나가 선택되도록 하기 위한 선택 수단을 포함하여 이루어져, 각각의 온도에 따라 리프레쉬 주기를 달리할 수 있어 스탠바이 전류의 소모를 상당히 줄일 수 있는 온도 검출 회로가 제시된다.

Description

온도 검출 회로{Temperature detecting circuit}

본 발명은 온도 검출 회로에 관한 것으로, 특히 다수의 검출기를 이용하여 온도 검출 회로가 검출할 수 있는 온도 변화의 폭을 넓힐 수 있고, 인코더에 의해 다수의 검출기의 상태를 외부에서 검출할 수 있으며, 외부에서 퓨즈 트리밍 정보를 선택 수단을 통하여 검출 수단에 전달하여 올바른 온도 정보를 검출하는 검출기 한개를 선택하도록 함으로써 공정 변화 또는 전압 변화에 따라 트리밍이 가능하기 때문에 정확한 온도 검출 회로의 구현이 가능하고, 이에 따라 각각의 온도에 따라 리프레쉬 주기를 달리할 수 있어 스탠바이 전류의 소모를 상당히 줄일 수 있는 온도 검출 회로에 관한 것이다.

반도체 장치중에서 데이터를 유지하기 위해 주기적인 리프레쉬가 필요한 장치의 경우 셀프 리프레쉬(self refresh)를 위해 많은 스탠바이 전류(standby current)를 필요로 한다. 그러나, 실제 필요한 리프레쉬 주기는 온도에 따라 매우 심한 차이가 난다. 따라서, 온도를 검출하고, 온도에 따라 리프레쉬 주기를 변화시키면 스탠바이 전류를 상당히 줄일 수 있다. 그러나, 일반적인 온도 검출 회로는 공정 및 전압등의 외부 조건의 변화에 따라 정확성이 상당히 떨어지게 된다.

도 1은 종래의 온도 검출 회로의 구성도이다.

제 1 지연 수단(11)은 입력 신호(IN)를 입력하여 공정 변화, 전압 변화 또는 온도 변화등의 동작 환경의 변화에 영향을 받지 않고 검출하고자 하는 온도에 따른 기준 신호(ref)를 출력한다. 제 2 지연 수단(12)은 온도의 변화에 따라 지연 값이 변화하는 지연 신호(tem)를 출력한다. 검출기(13)는 제 1 지연 수단(11)으로부터 입력되는 기준 신호(ref)와 제 2 지연 수단(12)으로부터 입력되는 지연 신호(tem)를 각각 입력하여 지연 신호(tem)가 기준 신호(ref)보다 높은지 낮은지를 검출한 검출 신호(det)를 DQ 버퍼(14)를 통해 외부로 출력한다(dout).

이렇게 DQ 버퍼(14)를 통해 출력된 데이터를 이용하여 제 1 지연 수단(11) 또는 제 2 지연 수단(12)의 지연 폭을 보정하여 온도의 검출 폭을 조절한다.

그러나, 상기와 같이 구성되는 종래의 온도 검출 회로는 검출기를 하나만 사용함으로써 공정 변화나 전압 변화에 따라 검출할 수 있는 온도 변화의 폭이 한정된다. 따라서, 디바이스가 실제 검출하고 있는 온도 변화의 폭이 큰 경우 온도 검출 회로로서의 역할을 수행하지 못하게 된다.

본 발명의 목적은 다수의 검출기를 사용하여 공정 변화 또는 전압 변화에 따른 온도 변화의 폭을 넓게 조절할 수 있는 온도 검출 회로를 제공하는데 있다.

본 발명의 다른 목적은 인코더를 이용하여 다수의 검출기의 상태를 외부에서 검출할 수 있는 온도 검출 회로를 제공하는데 있다.

본 발명의 또다른 목적은 외부에서 올바른 온도 정보를 소자에 전달하도록 퓨즈 트리밍 정보를 선택 수단을 통하여 전달하도록 하여 올바른 온도 정보를 검출하는 검출기를 선택하는 온도 검출 회로를 제공하는데 있다.

본 발명에 따른 온도 검출 회로는 온도 변화에 영향을 받지 않고 입력 신호에 따라 일정 시간 지연된 기준 신호를 출력하는 제 1 지연 수단과, 상기 입력 신호를 온도 변화에 따라 서로 다른 지연 시간으로 지연시켜 다수의 지연 신호를 생성하기 위한 제 2 지연 수단과, 상기 기준 신호와 상기 다수의 지연 신호 각각을 비교하여 다수의 검출 신호를 출력하는 검출 수단과, 상기 다수의 검출 신호를 소정 수의 출력 신호로 인코딩하기 위한 인코더와, 상기 인코더의 출력 신호를 외부로 출력하며, 상기 외부로부터의 제어 신호를 입력하기 위한 버퍼와, 상기 제어 신호에 따라 프로그램 가능하며, 프로그램 상태에 따라 상기 검출 신호중 하나가 선택되도록 하기 위한 선택 수단을 포함하여 이루어진 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다.

도 2는 본 발명에 따른 온도 검출 회로의 구성도이다.

제 1 지연 수단(21)은 온도 변화등의 동작 환경의 변화에 영향을 받지 않고 입력 신호(IN)에 따라 일정 시간 지연된 기준 신호(ref)를 출력하는데, 기준 신호(ref)는 검출하고자 하는 온도에 고정되어 그 온도를 가리키는 신호가 된다.

제 2 지연 수단(22)은 온도 변화에 따라 입력 신호(IN)의 지연 값을 변화시켜 출력하는 것으로, 검출하고자 하는 온도에 해당하는 지연 신호와 그 온도를 중심으로 충분한 마진을 고려한 온도들에 해당하는 다수의 지연 신호(tem)를 출력한다.

검출 수단(23)은 다수의 검출기로 구성되며, 각각의 검출기는 제 1 지연 수단(21)으로부터 입력되는 기준 신호(ref)와 제 2 지연 수단(22)으로부터 입력되는 다수의 지연 신호(tem)를 각각 입력하여 지연 신호(tem)가 기준 신호(ref)보다 높은지 낮은지를 검출하여 검출 신호(det)를 출력한다.

이러한 검출 수단(23)으로부터 출력된 검출 신호(det)는 현재 디바이스에서 측정하고 있는 온도 정보들을 가지고 있는데, 이러한 온도 정보를 외부로 내보내기 위해 인코더(24)는 온도 정보를 인코딩하여 다수의 출력 신호(dout)를 출력하게 된다. 인코더(24)에 의해 출력되는 다수의 출력 신호(dout)는 DQ 버퍼(26)를 통해 외부에 정보를 제공하게 되고, 이 정보를 이용하여 외부 환경과 부합하는지 확인하게 된다. 이때, 실제 온도와 디바이스에서 인식하고 있는 온도를 비교하여 온도가 다르면 실제 외부 온도를 인식하고 있는 디바이스 내부의 검출 수단(23)을 선택하도록 퓨즈 정보(Fuse Info)를 DQ 버퍼(26)을 통해 선택 수단(25)에 제공한다.

선택 수단(25)은 프로그램 가능한 퓨즈가 포함되도록 구성되고, 외부에서 입력된 퓨즈 정보(Fuse Info)에 따라 퓨즈를 절단하고, 그 결과에 따른 신호를 조합하여 디바이스가 사용해야 하는 하나의 검출기를 선택하도록 정보를 만들어 검출 수단(23)에 전달한다. 이렇게 전달된 정보에 의하여 검출 수단(23)의 다수의 검출기중에서 하나의 검출기만이 인에이블되고, 나머지는 디스인에이블된다. 따라서, 선택된 검출기에서 검출된 신호만이 인코더(24) 및 DQ 버퍼(26)를 통해 출력된다.

도 3은 도 2의 제 2 지연 수단의 일 실시 예에 따른 구성도이다.

인버터 체인(31)은 입력 신호(IN)를 소정 시간동안 지연시켜 제 1 지연 신호(tem0)를 출력한다. 제 1 지연 신호(tem0)는 제 1 및 제 2 인버터(I31 및 I32)를 통해 지연되어 제 2 지연 신호(tem1)가 된다. 제 2 지연 신호(tem1)는 제 3 및 제 4 인버터(I33 및 I34)를 통해 지연되어 제 3 지연 신호(tem2)가 된다. 제 3 지연 신호(tem2)는 제 5 및 제 6 인버터(I35 및 I36)를 통해 지연되어 제 4 지연 신호(tem3)가 된다.

여기서, 제 1 및 제 2 인버터(I31 및 I32), 제 3 및 제 4 인버터(I33 및 I34), 그리고 제 5 및 제 6 인버터(I35 및 I36)에 의해 일정한 온도 차이에 따라 지연 값도 일정하게 늘어나게 되어 온도 차이를 식별할 수 있게 된다.

도 4는 도 2의 검출 수단의 일 실시 예에 따른 구성도이다.

제 1 검출기(41)는 제 2 지연 수단으로부터 출력된 제 1 지연 신호(tem0)와 제 1 지연 수단으로부터 출력된 기준 신호(ref)를 이용하여 제 1 검출 신호(det0)를 출력한다. 제 2 검출기(42)는 제 2 지연 수단으로부터 출력된 제 2 지연 신호(tem1)와 제 1 지연 수단으로부터 출력된 기준 신호(ref)를 이용하여 제 2 검출 신호(det1)를 출력한다. 제 3 검출기(43)는 제 2 지연 수단으로부터 출력된 제 3 지연 신호(tem2)와 제 1 지연 수단으로부터 출력된 기준 신호(ref)를 이용하여 제 3 검출 신호(det2)를 출력한다. 제 4 검출기(44)는 제 2 지연 수단으로부터 출력된 제 4 지연 신호(tem3)와 제 1 지연 수단으로부터 출력된 기준 신호(ref)를 이용하여 제 4 검출 신호(det3)를 출력한다.

제 1 전달 게이트(T41)는 인코더의 제 1 출력 신호(out0) 및 그 반전 신호(outb0)에 따라 제 1 검출 신호(det0)를 최종 검출 신호(last_det)로서 출력한다. 제 2 전달 게이트(T42)는 인코더의 제 2 출력 신호(out1) 및 그 반전 신호(outb1)에 따라 제 2 검출 신호(det1)를 최종 검출 신호(last_det)로서 출력한다. 제 3 전달 게이트(T43)는 인코더의 제 3 출력 신호(out2) 및 그 반전 신호(outb2)에 따라 제 3 검출 신호(det2)를 최종 검출 신호(last_det)로서 출력한다. 제 4 전달 게이트(T44)는 인코더의 제 4 출력 신호(out3) 및 그 반전 신호(outb3)에 따라 제 4 검출 신호(det3)를 최종 검출 신호(det)로서 출력한다.

상기와 같이 구성되는 검출 수단은 초기에는 제 1 내지 제 4 출력 신호(out0 내지 out3)가 인코더(24)에 의해 인코딩된 후 DQ 버퍼(26)에 의해 외부로 출력된다. 그러나, 외부로부터 입력되는 퓨즈 정보(Fuse Info)에 의한 선택 수단(25)의 출력 신호에 따라 제 1 내지 제 4 전달 게이트(T41 내지 T44)중 하나만이 턴온되고, 그에 따라 제 1 내지 제 4 검출기(41 내지 44)의 검출 신호(det0 내지 det3)중 하나만이 외부로 출력된다.

도 5는 도 4의 검출기의 회로도이다.

제 1 NAND 게이트(51)는 입력 신호(in)와 제 2 NAND 게이트(52)의 출력 신호를 입력하여 논리 조합한다. 제 2 NAND 게이트(52)는 기준 신호(ref)와 제 1 NAND 게이트(51)의 출력 신호를 입력하고 논리 조합한다. 여기서, 입력 신호(in)는 제 2 지연 수단으로부터 입력되는 제 1 내지 제 4 지연 신호중 어느 하나이고, 기준 신호(ref)는 제 1 지연 수단으로부터 입력되는 신호이다. 제 1 전달 게이트(T51)는 제어 신호(act) 및 그 반전 신호(actb)에 따라 구동되어 제 1 NAND 게이트(51)의 출력 신호를 전달한다. 제 1 및 제 2 인버터(I51 및 I52)로 구성된 래치(53)는 제 1 전달 게이트(T51)를 통해 전달된 제 1 NAND 게이트(51)의 출력 신호를 래치한다. 그리고, 제 3 인버터(I53)는 래치(53)에 의해 래치된 데이터를 반전시켜 출력하는데, 이 신호가 검출 신호(det)이다.

도 6은 도 2의 인코더의 실시 예에 따른 회로도이다.

제 1 인버터(I61)는 검출 수단의 제 2 검출기로부터 출력된 제 2 검출 신호(det2)를 반전시켜 제 1 출력 신호(dout0)를 생성한다. 제 1 NAND 게이트(61)는 제 1 인버터(I61)의 출력 신호와 검출 수단의 제 1 검출기로부터 출력된 제 1 검출 신호(det1)를 입력하고 논리 조합한다. 제 2 NAND 게이트(62)는 제 2 검출 신호(det2)와 검출 수단의 제 3 검출기로부터 출력된 제 3 검출 신호(det3)를 입력하고 논리 조합한다. NOR 게이트(63)는 제 1 NAND 게이트(61) 및 제 2 NAND 게이트(62)의 출력 신호를 입력하고 논리 조합하여 제 2 출력 신호(dout1)를 출력한다.

도 7(a) 및 도 7(b)는 도 2의 선택 수단의 실시 예에 따른 구성도로서, 도 7(a)는 퓨즈 신호 생성 수단의 회로도이고, 도 7(b)는 선택 신호 생성 수단의 회로도이다.

도 7(a)를 참조하면, 전원 단자(Vcore)와 제 1 노드(Q71) 사이에 제 1 퓨즈(F71)가 접속된다. 제 1 노드(Q71)와 접지 단자(Vss) 사이에 인에이블 신호(enable)에 따라 구동되는 제 1 NMOS 트랜지스터(N71)와 제 2 노드(Q72)의 전위에 따라 구동되는 제 2 NMOS 트랜지스터(N72)가 병렬 접속된다. 제 1 인버터(I71)는 제 1 노드(Q71)의 전위를 반전시켜 제 2 노드(Q72)의 전위를 결정하는데, 제 2 노드(Q72)의 전위는 제 1 퓨즈 신호(fu0)가 된다. 그리고, 제 2 노드(Q72)의 전위는 제 2 인버터(I72)를 통해 반전되어 제 1 퓨즈 바 신호(fu0_b)로서 출력된다.

한편, 전원 단자(Vcore)와 제 3 노드(Q73) 사이에 제 2 퓨즈(F72)가 접속된다. 제 3 노드(Q73)와 접지 단자(Vss) 사이에 인에이블 신호(enable)에 따라 구동되는 제 3 NMOS 트랜지스터(N73)와 제 4 노드(Q74)의 전위에 따라 구동되는 제 4 NMOS 트랜지스터(N74)가 병렬 접속된다. 제 3 인버터(I73)는 제 3 노드(Q73)의 전위를 반전시켜 제 4 노드(Q74)의 전위를 결정하는데, 제 4 노드(Q74)의 전위는 제 2 퓨즈 신호(fu1)가 된다. 그리고, 제 4 노드(Q74)의 전위는 제 4 인버터(I74)를 통해 반전되어 제 2 퓨즈 바 신호(fu1_b)로서 출력된다.

도 7(b)를 참조하면, 제 1 NAND 게이트(71)는 제 1 퓨즈 바 신호(fu0_b) 및 제 2 퓨즈 바 신호(fu1_b)를 입력하고 논리 조합하고, 제 5 인버터(I75)는 제 1 NAND 게이트(71)의 출력 신호를 반전시켜 제 3 출력 신호(out2)를 출력한다. 제 2 NAND 게이트(72)는 제 1 퓨즈 바 신호(fu0_b) 및 제 2 퓨즈 신호(fu1)를 입력하고 논리 조합하고, 제 6 인버터(I76)는 제 2 NAND 게이트(72)의 출력 신호를 반전시켜 제 1 출력 신호(out0)를 출력한다. 제 3 NAND 게이트(73)는 제 1 퓨즈 신호(fu0) 및 제 2 퓨즈 바 신호(fu1_b)를 입력하고 논리 조합하고, 제 7 인버터(I77)는 제 3 NAND 게이트(73)의 출력 신호를 반전시켜 제 4 출력 신호(out3)를 출력한다. 그리고, 제 4 NAND 게이트(74)는 제 1 퓨즈 신호(fu0) 및 제 2 퓨즈 신호(fu1)를 입력하고 논리 조합하고, 제 8 인버터(I78)는 제 4 NAND 게이트(74)의 출력 신호를 반전시켜 제 2 출력 신호(out1)를 출력한다.

상기한 바와 같이 구성되는 선택 수단은 DQ 버퍼(26)를 통해 입력되는 퓨즈 정보(Fuse Info)에 따라 제 1 및 제 2 퓨즈(F71 및 F72)를 선택적으로 절단하고, 그 결과에 따라 검출 수단(23)을 구성하는 다수의 검출기(31 내지 34)중 하나를 선택하게 된다. 예를들어 퓨즈 정보(Fuse Info)에 따라 제 1 퓨즈(F71)만이 끊어지게 하였을 경우의 동작을 설명하면 다음과 같다.

인에이블 신호(enable)에 따라 제 1 NMOS 트랜지스터(N71)가 턴온되면 제 1 퓨즈(F71)가 끊어진 상태이기 때문에 제 1 노드(Q71)는 로우 상태를 유지하게 된다. 로우 상태를 유지하는 제 1 노드(Q71)의 전위는 제 1 인버터(I71)를 통해 하이 상태로 반전되고, 하이 상태를 유지하는 제 2 노드(Q72)의 전위가 제 1 퓨즈 신호(fu0)의 전위가 된다. 또한, 제 2 노드(Q72)의 전위에 의해 제 2 NMOS 트랜지스터(N72)가 턴온되고, 제 2 노드(Q72)의 전위는 제 2 인버터(I72)를 통해 로우 상태로 반전되어 제 1 퓨즈 바 신호(fu0_b)의 전위가 된다.

한편, 인에이블 신호(enable)에 따라 제 3 NMOS 트랜지스터(N73)가 턴온되면 제 2 퓨즈(F72)는 정상 상태를 유지하기 때문에 제 3 노드(Q73)는 하이 상태를 유지하게 된다. 하이 상태를 유지하는 제 3 노드(Q73)의 전위는 제 3 인버터(I73)를 통해 로우 상태로 반전되고, 로우 상태를 유지하는 제 4 노드(Q74)의 전위가 제 2 퓨즈 신호(fu1)의 전위가 된다. 또한, 제 4 노드(Q74)의 전위에 의해 제 4 NMOS 트랜지스터(N74)가 턴오프되고, 제 4 노드(Q74)의 전위는 제 4 인버터(I74)를 통해 하이 상태로 반전되어 제 2 퓨즈 바 신호(fu2_b)의 전위가 된다.

그리고, 로우 상태의 제 1 퓨즈 바 신호(fu0_b)와 하이 상태의 제 2 퓨즈 바 신호(fu1_b)는 제 1 NAND 게이트(71)에 입력되고, 제 1 NAND 게이트(71)는 이들을 논리 조합하여 하이 상태의 신호를 출력한다. 하이 상태를 유지하는 제 1 NAND 게이트(71)의 출력 신호는 제 5 인버터(I75)를 통해 로우 상태로 반전되어 제 3 출력 신호(out2)가 된다. 로우 상태의 제 1 퓨즈 바 신호(fu0_b)와 로우 상태의 제 2 퓨즈 신호(fu1)는 제 2 NAND 게이트(72)에 입력되고, 제 2 NAND 게이트(72)는 이들을 논리 조합하여 하이 상태의 신호를 출력한다. 하이 상태를 유지하는 제 2 NAND 게이트(72)의 출력 신호는 제 6 인버터(I76)를 통해 로우 상태로 반전되어 제 1 출력 신호(out0)가 된다. 하이 상태의 제 1 퓨즈 신호(fu0)와 하이 상태의 제 2 퓨즈 바 신호(fu1_b)는 제 3 NAND 게이트(73)에 입력되고, 제 3 NAND 게이트(73)는 이들을 논리 조합하여 로우 상태의 신호를 출력한다. 로우 상태를 유지하는 제 3 NAND 게이트(73)의 출력 신호는 제 7 인버터(I77)를 통해 하이 상태로 반전되어 제 4 출력 신호(out3)가 된다. 로우 상태의 제 1 퓨즈 신호(fu0)와 로우 상태의 제 2 퓨즈 신호(fu1)는 제 4 NAND 게이트(74)에 입력되고, 제 4 NAND 게이트(74)는 이들을 논리 조합하여 하이 상태의 신호를 출력한다. 하이 상태를 유지하는 제 4 NAND 게이트(74)의 출력 신호는 제 8 인버터(I78)를 통해 로우 상태로 반전되어 제 2 출력 신호(out1)가 된다.

상술한 바와 같이 본 발명에 의하면 다수의 검출기를 이용하여 온도 검출 회로가 검출할 수 있는 온도 변화의 폭을 넓힐 수 있고, 인코더에 의해 다수의 검출기의 상태를 외부에서 검출할 수 있으며, 외부에서 퓨즈 트리밍 정보를 선택 수단을 통하여 검출기에 전달하여 올바른 온도 정보를 검출하는 검출기 한개를 선택하도록 함으로써 공정 변화 또는 전압 변화에 따라 트리밍이 가능하기 때문에 정확한 온도 검출 회로의 구현이 가능하고, 이에 따라 각각의 온도에 따라 리프레쉬 주기를 달리할 수 있어 스탠바이 전류의 소모를 상당히 줄일 수 있다.

도 1은 종래의 온도 검출 회로의 구성도.

도 2는 본 발명에 따른 온도 검출 회로의 구성도.

도 3은 도 2의 제 2 지연 수단의 일 실시 예에 따른 구성도.

도 4는 도 2의 검출 수단의 일 실시 예에 따른 구성도.

도 5는 도 4의 검출기의 일 실시 예에 따른 회로도.

도 6은 도 2의 인코더의 일 실시 예에 따른 구성도.

도 7(a) 및 도 7(b)은 도 2의 선택 수단의 일 실시 예에 따른 구성도.

<도면의 주요 부분에 대한 부호의 설명>

21 : 제 1 지연 수단 22 : 제 2 지연 수단

23 : 검출 수단 24 : 인코더

25 : 선택 수단 26 : DQ 버퍼

Claims

온도 변화에 영향을 받지 않고 입력 신호에 따라 일정 시간 지연된 기준 신호를 출력하기 위한 제 1 지연 수단;

상기 입력 신호를 온도 변화에 따라 서로 다른 지연 시간으로 지연시켜 다수의 지연 신호를 생성하기 위한 제 2 지연 수단;

상기 기준 신호와 상기 다수의 지연 신호 각각을 비교하여 다수의 검출 신호를 출력하기 위한 검출 수단;

상기 다수의 검출 신호를 소정 수의 출력 신호로 인코딩하기 위한 인코더;

상기 인코더의 출력 신호를 외부로 출력하며, 상기 외부로부터의 제어 신호를 입력하기 위한 버퍼; 및

상기 제어 신호에 따라 프로그램 가능하며, 프로그램 상태에 따라 상기 검출 신호중 하나가 선택되도록 하기 위한 선택 수단을 포함하여 이루어진 것을 특징으로 하는 온도 검출 회로.
제 1 항에 있어서, 상기 검출 수단은 상기 기준 신호와 상기 다수의 지연 신호 각각을 비교하여 다수의 검출 신호를 출력하기 위한 다수의 검출기;

상기 검출기와 동수로 구성되며, 상기 선택 수단의 출력 신호에 따라 상기 다수의 검출 신호중 하나만이 출력되도록 하기 위한 다수의 전달 게이트를 포함하여 이루어진 것을 특징으로 하는 온도 검출 회로.
제 1 항에 있어서, 상기 선택 수단은 절단 가능한 퓨즈를 이용하여 퓨즈 신호를 생성하기 위한 다수의 퓨즈 신호 생성 수단;

상기 다수의 퓨즈 신호를 이용하여 다수의 선택 신호를 출력하기 위한 선택 신호 생성 수단을 포함하여 이루어진 것을 특징으로 하는 온도 검출 회로.
제 3 항에 있어서, 상기 퓨즈 신호 생성 수단은 전원 단자와 제 1 노드 사이에 접속되며, 상기 제어 신호에 의해 절단 가능한 퓨즈;

상기 제 1 노드와 접지 단자 사이에 접속되며, 인에이블 신호에 따라 구동되는 제 1 트랜지스터;

상기 제 1 트랜지스터와 병렬 접속된 제 2 트랜지스터;

상기 제 1 노드 및 제 2 노드 사이에 접속되며, 그 출력이 상기 제 2 트랜지스터의 게이트 단자에 입력되는 동시에 퓨즈 신호가 되는 제 1 인버터; 및

상기 퓨즈 신호를 반전시켜 퓨즈 바 신호를 생성하기 위한 제 2 인버터를 포함하여 이루어진 것을 특징으로 하는 온도 검출 회로.
제 3 항에 있어서, 상기 선택 신호 생성 수단은 상기 다수의 퓨즈 신호 및 그 반전 신호를 논리 조합하기 위한 다수의 NAND 게이트;

상기 NAND 게이트의 출력 신호를 각각 반전시켜 상기 선택 신호를 출력하기 위한 다수의 인버터를 포함하여 이루어진 것을 특징으로 하는 온도 검출 회로.
온도 변화에 영향을 받지 않고 입력 신호에 따라 일정 시간 지연된 기준 신호를 출력하는 제 1 지연 수단;

상기 입력 신호를 온도 변화에 따라 서로 다른 지연 시간으로 지연시켜 다수의 지연 신호를 생성하기 위한 제 2 지연 수단;

다수의 검출기를 포함하며, 상기 검출기는 상기 기준 신호와 상기 다수의 지연 신호 각각을 비교하여 다수의 검출 신호를 출력하는 검출 수단;

상기 다수의 검출 신호를 소정 수의 출력 신호로 인코딩하기 위한 인코더;

상기 인코더의 출력 신호를 외부로 출력하며, 상기 외부로부터의 제어 신호를 입력하기 위한 버퍼; 및

절단 가능한 다수의 퓨즈를 포함하며, 상기 제어 신호에 따라 상기 퓨즈를 절단하고, 상기 퓨즈의 상태에 따른 퓨즈 신호에 따라 상기 다수의 검출기중 하나를 선택하기 위한 선택 수단을 포함하여 이루어진 것을 특징으로 하는 온도 검출 회로.