CN103580669B - 低供应电压逻辑电路 - Google Patents

Abstract

本发明涉及低供应电压逻辑电路。一种低供应电压逻辑电路包括第一电流源，所述第一电流源可用来依靠第一控制信号产生第一电流并且产生第一泄漏电流。第二电流源可操作来依靠第二控制信号产生第二电流并且产生第二泄漏电流。第三电流源具有在所述输出端子与所述第一供应电压端子之间的第三电流通路，并且可操作来产生通过所述第三电流通路的第三电流以补偿所述第二泄漏电流。第四电流源具有在所述输出端子与所述第二供应电压端子之间的第四电流通路，并且可操作来产生通过所述第四电流通路的第四电流以补偿所述第一泄漏电流。

Description

低供应电压逻辑电路

技术领域

本文中所公开的是低供应电压电路，并且特别是低供应电压逻辑电路。

背景技术

还被称为电力收集或能量采集的能量收集是通过其能量得自外部源(例如，太阳能、热能、风能、盐度梯度以及动能)、被捕获以及存储以用于小的无线自主设备的过程，所述自主设备例如用在可穿的电子装置和无线传感器网络中的那些。能量收集器将环境能量转换成电能并为低能电子装置提供非常少量的电力。因此，电子装置的功率消耗需要尽可能低。降低电子装置尤其是诸如所有种类的门和反相器之类的数字即逻辑电路的功耗的常见方式是降低供应电压。逻辑电路的最小供应电压取决于各种制造工艺参数。逻辑电路的触发电平取决于(最小)供应电压并且还取决于制造工艺参数，意味着逻辑电路在较低的供应电压下的可靠性是低的或者功率消耗在供应电压被提高以便提高逻辑电路的可靠性时是高的。因此，存在对在低电压的可靠逻辑电路的需要。

发明内容

低供应电压逻辑电路包括：第一电流源，其具有用于接收第一控制信号的第一控制输入端和在输出端子与第一供应电压端子之间的第一电流通路；所述第一电流源可操作来依靠所述第一控制信号产生通过所述第一电流通路的第一电流并且可操作来产生第一泄漏电流；第二电流源，其具有用于接收第二控制信号的第二控制输入端和在输出端子与第二供应电压端子之间的第二电流通路；所述第二电流源可操作来依靠所述第二控制信号产生通过所述第二电流通路的第二电流并且可操作来产生第二泄漏电流；第三电流源，其具有在所述输出端子与所述第一供应电压端子之间的第三电流通路并且其可操作来产生通过所述第三电流通路的第三电流以补偿所述第二泄漏电流；以及第四电流源，其具有在所述输出端子与所述第二供应电压端子之间的第四电流通路并且其可操作来产生通过所述第四电流通路的第四电流以补偿所述第一泄漏电流。所述第一控制信号和所述第二控制信号对应于输入电压以便使得所述第一电流源和所述第二电流源被相反地控制。

附图说明

在下面基于在绘图的图中所示出的示例性实施例对各种特定实施例进行更详细的描述。除非另外陈述，否则相似的或相同的部件在所有的图中被用相同的附图标记来标记。

图1是具有泄漏电流补偿的示例性逻辑电路的电路图；

图2是具有泄漏电流补偿的另一示例性逻辑电路的电路图；

图3是用于与图2的逻辑电路一起使用的另一示例性泄漏电流补偿的电路图；

图4是图示了具有和没有泄漏电流补偿的反相器的阈值的比较图；

图5是包括多个改进逻辑电路的振荡器电路的电路图；

图6是基于改进逻辑电路的或门的电路图；以及

图7是基于改进逻辑电路的与门的电路图。

具体实施方式

可以为例如如图1的电路图中所示出的反相器的改进亚阈值逻辑电路形成基本低压数字逻辑单元，其能够被以不同的方式适配成创建所有其他类型的逻辑单元，诸如门(例如，与、与非、或、或非、与或、异或门)、振荡器(例如，环形振荡器、RC反馈振荡器)、延迟(运行时延迟、RC延迟)、比较器等等。图1的亚阈值反相器包括两个可控电流源第一电流源Q₁和第二电流源Q₂，其形成通用反相器电路。电流源Q₁具有第一受控电流通路，其被连接在用于例如正供应电位VDD的第一供应线路与用于反相器的输出信号Vout的输出线路之间。输出信号Vout驱动负载，例如可以由输出线路的电容来建立的电容C。电流源Q₂具有第二受控电流通路，其被连接在用于输出信号Vout的输出线路与用于例如负供应电位VSS的第二供应线路之间。电流源Q₁和Q₂被第一控制信号和第二控制信号相反地控制，以便使得电流源Q₂的电流在电流源Q₁的电流增加时降低，并且反之亦然。

被供应给电流源Q₁的控制输入端的第一控制信号和被供应给电流源Q₂的控制输入端的第二控制信号对应于存在于输入线路上的输入信号Vin，从而使得第一电流源Q₁和第二电流源Q₂被相反地控制。例如，如果电流源Q₁和Q₂是相同的，则第一控制信号可以非相反地对应而第二控制信号可以相反地对应于输入信号Vin，或者反之亦然。可替换地，电流源Q₁和Q₂可以为相反类型的电流源，并且第一控制信号和第二控制信号可以以相同的方式对应于输入信号Vin。在图1的反相器中，第一控制信号和第二控制信号是例如输入信号Vin。电流源Q₁提供可由输入信号Vin控制的电流I_M1，以及以电流源Q₁的旁路的方式动作的泄漏电流I_{M1_leak}。电流源Q₂提供与电流I_M1相反并且其可由输入信号Vin控制的电流I_M2，以及以电流源Q₂的旁路的方式动作的泄漏电流I_{M2_leak}。

亚阈值反相器的开关阈值理想地是(VDD+VSS)/2，这意味着亚阈值反相器的开关阈值取决于供应电压VDD-VSS。此外，开关阈值取决于各种制造工艺相关参数，其强烈变化能够导致多达±50%且更多的开关阈值的变化。已经发现制造工艺相关参数主要地影响泄漏电流I_{M1_leak}和I_{M2_leak}。经改进的亚阈值反相器包括用于补偿泄漏电流I_{M1_leak}和I_{M2_leak}的补偿电路。该补偿电路包括：第三电流源Q₃，其具有被连接在用于第一供应电位VDD的供应线路与用于输出信号Vout的输出线路之间的第三电流通路；以及第四电流源Q₄，其具有被连接在用于输出信号Vout的输出线路与用于第二供应电位VSS的供应线路之间的第四电流通路。通过第三电流通路的电流I_M3可能是第二泄漏电流I_{M2_leak}的n倍，而通过第四电流通路的电流I_M4可能是通过第一电流通路的第一泄漏电流I_{M1_leak}的p倍。

另一示例性亚阈值互补金属氧化物半导体(CMOS)反相器在图2中被示出，其包括具有源极、漏极、栅极以及本体(块)线路的四个金属氧化物半导体场效应晶体管(MOSFET)T₁、T₂、T₃、T₄；其中的两个为n沟道金属氧化物半导体(NMOS)晶体管T₂、T₃并且两个为p沟道金属氧化物半导体(PMOS)晶体管T₁、T₄。PMOS晶体管T₁被用作为可控电流源，诸如图1中所示出的反相器的电流源Q₁。PMOS晶体管T₁使其源极线路被连接到用于供应电位VDD的供应线路，使其漏极线路被连接到用于输出信号Vout的输出线路，使其栅极线路被连接到用于输入信号Vin的输入线路，并且使其本体被连接到用于供应电位VDD的供应线路。NMOS晶体管T₂被用作为可控电流源，诸如图1中所示出的反相器的电流源Q₂。

NMOS晶体管T₂使其源极线路被连接到用于供应电位VSS的供应线路，使其漏极线路被连接到用于输出信号Vout的输出线路，使其栅极线路被连接到用于输入信号Vin的输入线路，并且使其本体线路被连接到用于供应电位VSS的供应线路。NMOS晶体管T₃被用作为电流源，诸如图1中所示出的反相器的电流源Q₃。NMOS晶体管T₃使其漏极线路被连接到用于供应电位VDD的供应线路，使其源极线路被连接到用于输出信号Vout的输出线路，使其栅极线路被连接到用于输入信号Vout的输出线路，并且使其本体线路被连接到用于供应电位VSS的供应线路。PMOS晶体管T₄使其漏极线路被连接到用于供应电位VSS的供应线路，使其源极线路被连接到用于输出信号Vout的输出线路，使其栅极线路被连接到用于输出信号Vout的输出线路，并且使其本体线路被连接到用于供应电位VDD的供应线路。晶体管T₁和T₄以及T₂和T₃ 被匹配用于补偿。可替换地，晶体管T₃和T₄的本体线路可以被连接到用于输出电压Vout的输出线路。

现参考图3，为了调整电流I_M1和I_M2从而使得像上面与图2有关地描述的那样I_M3 =n·I_M2并且I_M4 = p·I_M1，例如晶体管阵列的多个相同的或相似的晶体管可以被并联连接以形成图2的电路中的晶体管T₃和T₄。例如，图2的晶体管T₃可以包括n个NMOS晶体管T_3.1、T_3.2... T_3.n，而晶体管T₄可以包括p个PMOS晶体管T_4.1、T_4.2 ... T_4.p。在本示例中，n = p = 3，但n和p可能是任何数，其中在n = p和n ≠ p情况下n、p ≥ 1。

图2中所示出的电路(其中晶体管3和4可以被如图3中所示出的晶体管阵列代替)能够被描述如下，从而假定电位VSS是接地，即VSS = 0，并且所有晶体管T₁、T₂、T₃、T₄是相同的：

(1)

(2)

(3)

(4)

其中W是晶体管沟道的宽度，或者在晶体管阵列情况下为所有阵列晶体管的沟道宽度的和；L是晶体管沟道的长度，或者在晶体管阵列情况下为所有阵列晶体管的沟道长度的和；Vtp、Vtn是晶体管的阈值电压；并且I_tp、I_tn以及α与代表工艺相关参数而Φ_t表示温度相关参数。

在其中VSS=0的开关阈值VDD-VSS/2处，电流I_M1和I_M3的和等于电流I_M2和I_M4的和，即，I _M1 + I _M3 = I _M2 + I _M4。因此，总计所有电流I _M1 … I _M4导致：

(5)

(6)

其中工艺依赖参数I_tp、I_tn以及α和温度相关参数Φ_t与独立于制造工艺的因子相乘。因此，n和p被调整以便使得在VDD(-VSS)/2的阈值处，括弧中的项补偿制造工艺参数。例如，p和n在300K的温度下对于70mV的供应电压VDD(-VSS)来说可以为3 ... 4

(7)。

现将针对晶体管T₂和T₃对泄漏电流补偿进行更详细的说明。重新布置等式(2)给出等式(8)，其中括弧中的项表示晶体管2的泄漏电流I_leak而在括弧外部的项表示控制因子。

(8)

从而使得

(9)。

如能够从等式(10)中看到的那样由于制造工艺中的变化泄漏电流I_leak可以从设备到设备改变，即，附加泄漏电流ΔI_leak可以加到I_leak，如等式(11)中所阐述的那样。

(10)。

如能够从等式(10)中进一步看到的那样，附加泄漏电流ΔI_leak还被控制因子c控制，以及因此由输入电压V_in控制。因此，附加泄漏电流ΔI_leak对电流I_M2的影响ΔI_M2是：

(11)。

通过晶体管T₃ (T₄)的补偿电流是晶体管T₁ (T₁)的附加泄漏电流ΔI_leak的n倍(p倍)。为了在补偿电流源Q₃(Q₄)过程中实现这个因子n (p)，与晶体管T₂类似或相同并且其源极和栅极线路彼此连接的多个n个NMOS晶体管T_3.1、T_3.2 … T_3.n (在电流源Q₄中，p个PMOS晶体管T_4.1、T_4.2 … T_4.p)可以被使用代替诸如晶体管T₃的单个晶体管。由电流源Q₃所提供的补偿电流I_M3因此是：

(12)。

因此，所述多重n个晶体管T_4.1、T_4.2 … T_4.p中的每个晶体管的泄漏电流以与晶体管T₂的泄漏电流I_leak相似的或相同的方式由于制造工艺变化而改变：

(13)

从而使得

(14)。

为了补偿附加的泄漏电流，即，ΔI_M3 = ΔI_M2以下适用：

(15)。

在图4中，两个图描绘了针对(a)没有补偿的反相器和(b)具有补偿的反相器的发生频率(计数)遍及阈值电压[mV]的模拟结果。所述模拟在目前情况蒙特卡洛模拟下在具有70mV的供应电压VDD-VSS和VDD-VSS/2的开关阈值的若干工艺变化和失配(1000次运行)的基础上进行。从图4中显而易见的是，没有补偿的反相器根据图(4a)具有36mV ±56mV的阈值，而具有补偿的反相器根据图(4b)具有35mV ±3.6mV的阈值。

参考图5，如上面与图1-3有关地描述的k个逻辑电路(在本示例中k = 5)可以被用作为被串联连接的反相器，从而形成延迟线。该延迟线的输出端被反馈回到其输入端，从而使得振荡电路结构被建立。这样的振荡结构可以被用在例如用于数字电路的时钟振荡器中。

改进逻辑电路的另一应用在作为改进的低供应电压或门的电路图的图6中被示出。或门具有输出级，所述输出级供应有供应电位VDD和VSS并且其包括上面与图1-3有关地描述的类型的反相器。该反相器包括NMOS晶体管T₅和PMOS晶体管T₆，其可以被以与图2的逻辑电路中的晶体管T₁和T₂相同的或相似的方式连接。输出级还包括可以具有两者都以与图1的逻辑电路中的电流源Q₃和Q₄相同的或相似的方式连接的用于泄漏电流补偿的两个电流源Q₅和Q₆的补偿电路。因此，提供输出信号Vout的或门的输出线路被连接到其漏极线路被连接到供应电位VDD和VSS的晶体管T₅和T₆的源极线路。此外，输出线路通过电流源Q₅而被连接到供应电位VDD并通过源Q₆连接到供应电位VSS。源Q₅和Q₆的电流被调整以补偿晶体管T₅和T₆的泄漏电流。

输入级被连接在输出级的上游并包括两个NMOS场效应晶体管T₇及T₈和两个PMOS场效应晶体管T₉及T₁₀。晶体管T₇和T₈的源极和本体线路被连接到供应电位VSS。晶体管T₇和T₈的漏极线路被连接到晶体管T₅和T₆的栅极线路，并且连接到其本体线路被连接到供应电位VDD而其源极线路被连接到晶体管T₉的漏极线路的晶体管T₁₀的漏极线路。其源极和本体线路被连接到供应电位VDD的晶体管T₉的栅极线路和晶体管T₇的栅极线路被连接到用于第一输入电压Vin1的第一输入线路。晶体管T₁₀的栅极线路和晶体管T8的栅极线路被连接到用于第二输入电压Vin2的第二输入线路。出现在输入级中的泄漏电流借助于两个电流源Q₇和Q₉而被补偿。电流源Q₇被连接在供应电位VDD与输出级的输入线路之间，并且被适配成补偿晶体管T₇和T₈的泄漏电流。电流源Q₈被连接在供应电位VSS与输出级的输入线路之间，并且被适配成补偿晶体管T₉和T₁₀的泄漏电流。

改进逻辑电路的另一应用在作为改进的低供应电压与门的电路图的图7中被示出。与门具有可以与在图6的电路中使用的输出级相同的输出级。输入级被连接在输出级的上游并包括两个PMOS场效应晶体管T₁₁及T₁₂和两个NMOS场效应晶体管T₁₃及T₁₄。晶体管T₁₁和T₁₂的源极和本体线路被连接到供应电位VDD。晶体管T₁₁和T₁₂的漏极线路被连接到晶体管T₅和T₆的栅极线路，并且连接到其本体线路被连接到供应电位VSS而其源极线路被连接到晶体管T₁₃的漏极线路的晶体管T₁₄的漏极线路。其源极和本体线路被连接到供应电位VSS的晶体管T₁₃的栅极线路和晶体管T₁₂的栅极线路被连接到用于第一输入电压Vin1的第一输入线路。晶体管T₁₄的栅极线路和晶体管T₁₁的栅极线路被连接到用于第二输入电压Vin2的第二输入线路。出现在输入级中的泄漏电流由两个电流源Q₉和Q₁₀来补偿。电流源Q₉被连接在供应电位VDD与输出级的输入线路之间，并且被适配成补偿晶体管T₁₃和T₁₄的泄漏电流。电流源Q₁₀被连接在供应电位VSS与输出级的输入线路之间，并且被适配成补偿晶体管T₁₁和T₁₂的泄漏电流。

尽管已经详细地描述了本发明及其优点，但是应该理解的是，在不背离如由所附权利要求所限定的本发明的精神和范围的情况下能够在本文中作出各种改变、替换以及变更。例如，本领域的技术人员将容易地理解，电压和极性可以被改变同时仍然在本发明的范围内。

Claims (10)

1.一种低供应电压逻辑电路，其包括：

第一电流源，其具有适用于接收第一控制信号的第一控制输入端和在输出端子与第一供应电压端子之间的第一电流通路，所述第一电流源可操作来依靠所述第一控制信号产生通过所述第一电流通路的第一电流以及第一泄漏电流；

第二电流源，其具有耦合来接收第二控制信号的第二控制输入端和在所述输出端子与第二供应电压端子之间的第二电流通路，所述第二电流源可操作来依靠所述第二控制信号产生通过所述第二电流通路的第二电流以及第二泄漏电流，

其中，所述第一控制信号和所述第二控制信号对应于输入电压以便使得所述第一电流源和所述第二电流源被相反地控制；

第三电流源，其具有在所述输出端子与所述第一供应电压端子之间的第三电流通路，所述第三电流源可操作来产生通过所述第三电流通路的第三电流以补偿所述第二泄漏电流；以及

第四电流源，其具有在所述输出端子与所述第二供应电压端子之间的第四电流通路，所述第四电流源可操作来产生通过第四电流通路的第四电流以补偿所述第一泄漏电流；

其中当所述第一控制信号在开关阈值下操作时，所述第一电流和所述第三电流之和等于所述第二电流和所述第四电流之和。

2.根据权利要求1所述的电路，其中，所述第一电流源、所述第二电流源、所述第三电流源以及所述第四电流源每个都包括场效应晶体管，所述场效应晶体管具有栅极端子和在源极端子与漏极端子之间的源极-漏极通路，并且其中，所述栅极形成所述场效应晶体管的控制输入端而所述源极-漏极通路形成所述场效应晶体管的电流通路。

3.根据权利要求2所述的电路，其中，所述第一电流源的所述场效应晶体管和所述第四电流源的所述场效应晶体管具有第一导电类型，而所述第二电流源的所述场效应晶体管和所述第三电流源的所述场效应晶体管具有第二导电类型。

4.根据权利要求3所述的电路，其中：

所述第一电流源和第二电流源的所述场效应晶体管的所述栅极端子彼此耦合以形成被耦合来接收所述输入电压的输入端；并且

所述第三电流源和第四电流源的所述场效应晶体管的所述栅极端子与所述输出端子耦合。

5.根据权利要求2所述的电路，其中，所述第一电流源的所述场效应晶体管和所述第四电流源的所述场效应晶体管被匹配，而所述第二电流源的所述场效应晶体管和所述第三电流源的所述场效应晶体管被匹配。

6.根据权利要求1所述的电路，其中，通过所述第三电流通路的电流是所述第二泄漏电流的n倍而通过所述第四电流通路的电流是所述第一泄漏电流的p倍。

7.根据权利要求6所述的电路，其中，所述第三电流源包括n个场效应晶体管并且所述第四电流源包括p个场效应晶体管，所述场效应晶体管具有栅极端子和在源极端子与漏极端子之间的源极-漏极通路，并且其中，所述栅极形成所述场效应晶体管的控制输入端而所述源极-漏极通路形成所述场效应晶体管的电流通路。

8.根据权利要求7所述的电路，其中，所述第一电流源包括第一场效应晶体管，所述第二电流源包括第二场效应晶体管，所述第三电流源的所述n个场效应晶体管与所述第二场效应晶体管相同，而所述第四电流源的所述p个场效应晶体管与所述第一晶体管相同。

9.根据权利要求6所述的电路，其中，p和n取决于所述输入电压。

10.根据权利要求6所述的电路，其中，p和n取决于制造工艺参数。