CN109845110A

CN109845110A - 用于补偿模拟和/或数字电路的pvt变化的补偿装置

Info

Publication number: CN109845110A
Application number: CN201680087891.6A
Authority: CN
Inventors: D.鲁菲尔克斯; C.A.萨拉扎古提尔瑞兹; M.庞斯索勒; D.瑟维拉克; J-L.纳杰尔; A-S.波瑞特
Original assignee: Centre Suisse dElectronique et Microtechnique SA CSEM
Current assignee: Centre Suisse dElectronique et Microtechnique SA CSEM
Priority date: 2016-07-22
Filing date: 2016-07-22
Publication date: 2019-06-04
Anticipated expiration: 2036-07-22
Also published as: CN109845110B; US11012067B2; JP2019523597A; EP3488527A1; KR20190044053A; WO2018015791A1; KR102627217B1; TW201817167A; JP7113811B2; US20190280688A1; TWI732904B

Abstract

本发明涉及用于补偿模拟和/或数字电路的PVT变化的补偿装置，所述补偿装置包括：–晶体管，其包括–第一端子（D），–第二端子（G），–第三端子（S），以及–第四端子（B、G'、G''），所述第四端子（B、G'、G''）允许修改晶体管的阈值电压（Vth），其中晶体管被配置成在饱和区域中，其中在第三端子（S）处的电压具有预定值，其中在第二端子（G）处的电压与第三端子（S）处的电压之间的差异具有预定值；–电流产生模块，其被配置成产生预定值的电流；–补偿模块，其被配置成通过调整第四端子（B、G'、G''）的电压来迫使此电流在第一端子（D）和第三端子（S）之间流动。

Description

用于补偿模拟和/或数字电路的PVT变化的补偿装置

技术领域

本发明涉及用于补偿模拟和/或数字电路的PVT变化的补偿装置。特别地，本发明涉及允许自适应地和动态地控制在给定供应电压下、优选地在次或近阈值区域中工作的要补偿的数字和/或模拟电路的至少一个晶体管的电流的补偿装置。

背景技术

随着MOS晶体管的不断缩放导致不断增加的速度性能，长期以来一直提出以较低电压供应模拟和/或数字电路（例如且以非限制性方式，数字门），以便节省动态功率（等于f·C·V²，其中f是时钟频率，C是正被开关的栅极电容，并且V是电路的供应电压），只要可以满足所需的速度性能即可。

假如晶体管在强反型中或超V_Th区域中操作（即其栅极-源极电压高于晶体管的阈值电压，即｜V_GS｜ >> V_Th），则随着工艺-电压-温度变化（在下文中为“PVT变化”）的模拟和/或数字电路的速度性能中的变化保持合理，允许较低参考电压的产生，例如通过使用带隙电路或类似电路，提供大多数PVT不敏感的恒定电压输出。以这样的方式，保证受控的动态功率耗散是可能的。

例如，具有1.8V的标称核心电压V_DD、450mV的阈值电压V_Th、在从0.8V至1V的V_DD下操作的180nm的CMOS节点允许大约4倍的功率降低。

然而，更先进的工艺节点面临由更薄的栅极氧化层所强加的恒定标称电压降低（例如对于55-65nm的CMOS为1V-1.2V），在期望显著的能量节省时要求更急剧的电压降低。因为晶体管的阈值电压V_Th不像标称电压一样快地缩放，所以模拟和/或数字电路的晶体管越来越多地在近阈值区域中或次阈值区域中操作，从而加重它们对PVT变化的敏感度。

在此上下文中，表述“次阈值区域”指示晶体管的栅极-源极电压低于晶体管的阈值电压，即｜V_GS｜ < V_Th。

在此上下文中，表述“近阈值区域”指示晶体管的栅极-源极电压在晶体管的阈值电压处或接近晶体管的阈值电压，即｜V_GS｜V_Th。换言之，晶体管的栅极-源极电压与其阈值电压之间的差异最多具有十分之几伏特。

在近阈值区域中或次阈值区域中，在超V_Th区域中使用的基于带隙的恒定电压方法达到其极限，要求PVT变化跟踪自适应参考产生装置。

针对5V的标称电压V_DD和针对大约2V的阈值电压V_Th，针对监控电路提出了用以控制逻辑门的功率耗散的方式。图1中图示了一个示例。其在E.Vittoz等人，“High- Performance Crystal Oscillator Circuits：Theory and Application”，IEEE, J. Solid State Circuits，第23卷，第3期，第774-783页，1998年6月的文件中被描述。在此情况下，通过用给定电流I馈送串联地堆叠的两个二极管连接NMOS和PMOS晶体管来构建自适应参考电压VREF1。所产生的参考电压VREF1对应于NMOS晶体管T_N的阈值电压V_th、PMOS晶体管T_P的阈值电压V_th加上取决于其MOS反型系数的项的和。因此，数字电路，如包括晶体管T_N和T_P的相同技术的晶体管并且由单位增益缓冲器10（VREG1 = VREF1）的输出供电的逻辑门，将因此在其开关点处被（与大约½VREF的栅极到源极电压对应的）类似电流横跨，稍微控制转变速度。

图1中图示的补偿装置的主要缺陷是在NMOS阈值电压变化和PMOS阈值电压变化二者的贡献加起来时，随着PVT变化的参考电压VREF1的可超过800mV的大可变性。因此，由这样的装置补偿的逻辑门所耗散的动态功率将显著变化。此外，在仅耗散V_DD和VREG1净空之间的能量的情况下，比低压差稳压器（“LDO”）更有效的基于DCDC的供电方案并非如此有吸引力并且易于实现。此外，除非偏置电流I极其小，否则VREF1将相当大，从而导致远离关于功率耗散的最佳效果的针对逻辑门的超V_Th状况（regime），如果速度要求中等或低的话。

图2示出了产生较低电压的另一已知补偿装置的示意图。其在S. Z. Asl等人“A 3 ppm 1.5 × 0.8 mm ² 1.0 μA 32.768 kHz MEMS-based Oscillator”，J. Solid-State Circuits，第50卷，第1期，第1-12页，2015年1月的文件中被描述。两个NMOS和PMOS参考晶体管T_N和T_P的栅极以嵌套的二极管配置被连接到相对轨——VREF2和地，而不是被在大约½VREF的电压下一起短路。如果使用与图1的补偿装置中所使用的电流类似的电流I，则参考电压VREF2相对于VREF1几乎减半，因为参考电压VREF2由在T_N的阈值电压和T_P的阈值电压之间的最大值加上取决于MOS反型系数的项所组成。

图2中图示的补偿装置相对于图1中图示的补偿装置的优点是：与图1的补偿装置相比，由PVT变化所引起的其参考电压VREF2的变化被减半。然而，它们仍然代表高达400mV。因此，包括晶体管T_N和T_P的相同技术的晶体管、在电压电平VREG2下供电并且被这样的装置补偿的逻辑门将使其最慢的晶体管（NMOS或PMOS）递送类似于偏置电流I的ION电流，从而保证最小电路速度。另一晶体管类型（PMOS或NOMOS）的速度将取决于具体工艺角（processcorner），在慢-快（SF）或快-慢（FS）情况下最大，并且在典型-典型（TT）、快-快（FF）或慢-慢（SS）情况下相当接近。在低电压操作下，在晶体管在次或近阈值区域中操作的情况下，这可导致巨大的N与P型MOS电流比，从而导致大的泄漏电流或甚至损害要补偿的电路的SRAM单元中的保留。

在此上下文中，用于电路的表述“低电压操作”指示电路的第一供应源的电压与第二供应源的电压之间的差异被包括在50mV和900mV之间，优选地基本上等于500mV。

因此，本发明的目的是提出一种补偿装置，其中上述缺点被消除或减轻。

本发明的目的是提出一种用于补偿模拟和/或数字电路的PVT变化的补偿装置，其中在此电路中耗散的功率不显著变化。

本发明的目的是提出一种用于补偿模拟和/或数字电路的PVT变化的补偿装置，其中功率耗散被优化。

本发明的目的是提出一种以有效方式补偿在低电压下操作的模拟和/或数字电路的PVT变化的补偿装置。

本发明的目的是提出一种以有效方式补偿在次或近阈值区域中操作的模拟和/或数字电路的PVT变化的补偿装置。

本发明的目的是提出一种没有PVT变化监视结构的补偿装置。

发明内容

根据本发明，借助于用于补偿模拟和/或数字电路的PVT变化的补偿装置来实现这些目的，补偿装置包括晶体管，所述晶体管包括：

–第一端子，

–第二端子，

–第三端子，以及

–第四端子。

在本发明的上下文中，必须将术语“端子”视为节点的同义词。其不一定指示它是可由用户物理访问的引脚。

在一个实施例中，第一端子是漏极端子，第二端子是栅极端子，并且第三端子是晶体管的源极端子。根据本发明，第四端子允许修改晶体管的阈值电压。于是，在一个实施例中，第四端子是晶体管的本体（bulk）端子。在另一实施例中，特别是如果以绝缘体上的硅（SOI）或全耗尽绝缘体上的硅（FDSOI）技术来实现晶体管，则第四端子是晶体管的背栅极端子。在其中晶体管包括两个栅极端子的另一个实施例中，第四端子是这两个栅极端子中的一个。

根据本发明，晶体管被配置成在饱和区域中，即在其中在第一端子和第三端子之间流动的电流基本上独立于在第一端子和第三端子之间的电压的区域中。例如，对于在强反型中操作的N型晶体管，其意味着V_DS > V_GS - V_th。

根据本发明，在第三端子处的电压具有给定或预定值。在一个实施例中，第三端子被连接到供应源，使得在第三端子处的电压等于供应源的电压，或者其与此电压相关。在另一实施例中，第三端子被连接到允许间接地或虚拟地（virtually）向第三端子强加此给定或预定值的部件。例如，第三端子可被连接到运算放大器的输入端子，所述运算放大器的另一输入端子在给定电压下（例如其被连接到供应源）：在这样的情况下，运算放大器的虚拟接地允许将在第三端子处的电压固定到供应源的电压。

根据本发明，在第二端子处的电压与在第三端子处的电压之间的差异是已知的或具有预定值。

根据本发明的补偿装置还包括被配置成产生已知或预定值的电流的电流产生模块，以及被配置成通过调整第四端子的电压来迫使此电流在第一端子和第三端子之间流动的补偿模块。

换言之，补偿模块是被配置成强加通过晶体管的电流产生模块的电流并且根据PVT变化来自适应地更改在第四端子处的电压以便补偿PVT变化的模块。

事实上，一旦所述电流的值被强加或已知，针对给定供应电压——在第四端子处的电压仅取决于按工艺、温度和/或电压变化的函数进行变化的一些参数。通过根据PVT变化来自适应地调整第四端子的电压，立刻补偿所有变化而不以单独方式监视那些参数中的每个是可能的。

被连接到晶体管的第四端子的补偿模块的输出被配置成连接到要补偿的模拟和/或数字电路的晶体管的对应第四端子，要补偿的模拟和/或数字电路的晶体管具有补偿装置的晶体管的相同技术。

于是，根据本发明的补偿装置允许在给定电压下向模拟和/或数字电路强加基本上等于来自电流产生模块的电流的电流。事实上，在给定的时间瞬间，补偿装置的第四端子允许将电流产生模块的电流强加到要补偿的模拟和/或数字电路的晶体管，这两个晶体管（即补偿装置的晶体管和要补偿的电路的晶体管）在第二端子和第三端子之间具有相同的电压差异，并且在第四端子和第三端子之间具有相同的电压差异。

因此，根据本发明的补偿装置允许通过调整其通过其第四端子的阈值电压，来控制在要补偿的电路的晶体管中流动的电流。有利地，因为不再需要由PVT变化所强加的存在于已知电路中的电压净空，所以这允许最小化要补偿的电路的供应电压。

事实上，根据一个实施例，模拟和/或数字电路没有电压净空。

换言之，根据本发明的补偿装置允许实现低电压模拟和/或数字电路，并且因此节省功率：例如，可能的是在单个NMOS或PMOS拓扑（VTN或VTP结构）中将其最小供应电压降低至少300mV，或者针对经堆叠的NMOS和PMOS拓扑（VTN + VTP结构）将其最小供应电压降低至少甚至600mV。

有利地，根据本发明的补偿装置允许降低或甚至消除确定性PVT变化的影响（相对于已知解决方案~100k倍降低），而不需要PVT变化监视结构。事实上，根据本发明的补偿装置根据PVT变化来自动地且自适应地调整在第四端子处的电压。

有利地，根据本发明的补偿装置允许优化动态功率耗散。

如果要补偿的电路是数字电路，则根据本发明的补偿装置允许控制该数字电路的上升沿转变和下降沿转变两者的速度，从而另外允许匹配上升和下降时间。

有利地，根据本发明的补偿装置允许控制来自N型和P型晶体管的泄漏贡献。

根据一个实施例，补偿装置包括第一供应源，并且优选地包括与第一供应源不同的第二供应源。

根据一个实施例，由电流源模块所产生的给定或已知值的电流是至少一个供应源的函数，优选地是所述两个供应源之间的差异的函数。如果两个供应电压中的一个变化，则此实施例允许按照f = I / (CV) = 1 / (RC)更好地控制要补偿的数字电路的频率f。

根据第一可能实施例，补偿模块包括运算放大器，所述运算放大器包括反相输入端子、非反相输入端子和输出端子，其中：

–反相输入端子被连接到电流产生模块并到晶体管的第三端子，

–非反相输入端子被连接到第一供应源，

–输出端子被连接到第四端子，

并且其中

第二供应源被连接到晶体管的第一端子。

在本发明的上下文中，表述“连接到”意味着连接可以是直接的（即，在两个连接部分之间没有任何元件），或者两个连接部分通过电路径进行链接，所述电路径在中间包括不修改连接部分之间的电压的一个或多个元件（例如缓冲器）。表述“连接到”也可意味着两个连接部分通过在中间包括可修改连接部分之间的电压的一个或多个元件的电路径进行链接。

根据替代上面提及的第一实施例的第二可能实施例，补偿模块包括运算放大器，所述运算放大器包括反相输入端子、非反相输入端子和输出端子，其中：

–非反相输入端子被连接到电流产生模块并到晶体管的第一端子，

–反相输入端子被连接到第一供应源或到保证晶体管的饱和的电压，

–输出端子被连接到第四端子，

并且其中

第二供应源被连接到晶体管的第三端子。

必须注意的是，在上面提及的第一和第二实施例中，电流产生模块和运算放大器的输入端子被连接，优选地是被直接连接。两者也被连接到晶体管的端子。如果使用晶体管的第一端子，则运算放大器的该输入端子是非反相输入端子，其独立于晶体管的类型（N或P）。如果使用晶体管的第三端子，则运算放大器的该输入端子是反相输入端子，其独立于晶体管的类型（N或P）。

根据替代上面提及的第一和第二实施例的第三可能实施例，补偿模块包括比较器，随后是电荷泵模块和积分电路（integrator）。在此实施例中，补偿模块没有运算放大器，因为其功能由比较器、电荷泵模块和积分电路来执行。

根据一实施例，晶体管的第二端子可被连接：

–到第一端子：在此情况下，晶体管是被进行二极管配置（V_G = V_D）；在此情况下，将ION电流强加到要补偿的数字电路是可能的；

–到固定电压的节点，例如到具有基本上等于V_DD/2的电压的节点：在此情况下，将开关电流强加到要补偿的数字电路是可能的；

或

–到第三端子：在此情况下，控制要补偿的数字电路的泄漏电流是可能的；这是有利的，如果数字电路包括存储器单元（例如SRAM单元）的话。

根据一实施例，电流产生模块包括：

–被连接到晶体管的第一端子或第三端子的电流源，或

–被连接到晶体管的第一端子或第三端子并且被放置在已知电压的两个节点之间的电阻器，在晶体管中流动的电流与另一已知电流相关。

可以通过物理电阻、开关电容电路或经适当地定尺寸和偏置的晶体管来实现上面提及的电阻器。

根据另一实施例，电流产生模块是可变电流产生模块，产生可由用户在不同值之中选择的给定值的电流。

根据另一实施例，在第一供应源的电压与第二供应源的电压之间的差异的模块被包括在50mV和900mV之间，并且优选地基本上等于500mV。在这样的低电压下的操作允许节省动态功率，因为后者关于供应电压进行平方地缩放。

根据另一实施例，晶体管被操作成在次阈值区域中或近阈值区域中工作。次阈值区域的挑战中的一个起源于晶体管的指数律（漏极电流与V_GS呈指数相关），这导致随着V_DD降低的电路速度迅速降低，增加泄漏电流的相对权重，并且产生对PVT变化的最高灵敏度。有利地，根据本发明的补偿装置允许消除由PVT变化所引入的所有确定性变化，从而允许在次阈值区域中或近阈值区域中操作的晶体管的使用。

根据另一实施例，根据本发明的补偿装置包括电池，以及用于从此电池产生第一和第二供应源的电压的部件，例如至少一个LDO和/或至少一个DCDC转换器。

代替包括电池，根据本发明的补偿装置可包括太阳能电池或收获源（harvestingsource），直接产生在第一和第二供应源的电压之间的差异。

在另一实施例中，根据本发明的补偿装置还包括产生比用于供应电流产生模块和/或补偿模块的第一和第二供应源的电压高和/或低的电压的部件（例如且以非限制性方式，电荷泵）。

根据另一实施例，以全耗尽绝缘体上的硅（FDSOI）技术或以深度耗尽通道（DDC）技术来实现根据本发明的补偿装置的晶体管。

根据另一实施例，补偿装置的晶体管是N或P型的第一晶体管，电流产生模块是第一电流产生模块，补偿模块是第一补偿模块，此装置还包括

–P或N型的第二晶体管，

此第二晶体管包括：

–第一端子（漏极），

–第二端子（栅极），

–第三端子（源极），以及

–允许修改第二晶体管的阈值电压的第四端子

其中第二晶体管被配置成在饱和区域中，

其中在第二晶体管的第三端子（源极）处的电压具有预定值，并且在第二端子（G）处的电压与在第二晶体管的第三端子（S）处的电压之间的差异具有预定值，

–第二电流产生模块，其被配置成产生预定值的电流，所述电流不一定等于由第一电流产生模块所产生的电流，

–第二补偿模块，其被配置成通过调整第二晶体管的第四端子的电压来迫使由第二电流产生模块所产生的电流在第二晶体管的第一端子和第三端子之间流动。

通过经由它们的第四端子调整它们的阈值电压，上面提及的实施例允许独立地控制两个类型的MOS的电流，并且因此控制要补偿的数字电路的速度或延迟。

本发明还涉及一种电子装置，其包括：

–根据本发明的至少一个补偿装置，

–包括至少一个晶体管的模拟和/或数字电路，

–用于将补偿模块的输出端子连接到模拟和/或数字电路的晶体管的第四端子的部件，

其中

在给定的时间瞬间，在补偿装置的晶体管的第二端子处的电压与第三端子处的电压之间的差异基本上等于在模拟和/或数字电路的晶体管的第二端子处的电压与第三端子处的电压之间的差异，

其中

在相同的时间瞬间，在补偿装置的晶体管的第四端子处的电压与第三端子处的电压之间的差异基本上等于在模拟和/或数字电路的晶体管的第四端子处的电压与第三端子处的电压之间的差异，

并且其中

补偿装置的晶体管具有模拟和/或数字电路的晶体管的相同技术。

要补偿的模拟和/或数字电路的示例包括但不限于电压或电流参考、放大器、振荡器、存储器单元（例如SRAM、ROM单元）、数字加速器、处理器等。

在一个实施例中，根据本发明的电子装置包括根据本发明的两个或更多个补偿装置，并且模拟和/或数字电路包括至少一个开关，所述至少一个开关被布置成将模拟和/或数字电路的晶体管的第四端子连接到补偿模块的所述两个或更多个输出端子中的一个。

如果要补偿的模拟和/或数字电路包括N或P型的第一晶体管，以及P或N型的第二晶体管，则电子装置还包括用于将第二补偿模块的输出端子连接到模拟和/或数字电路的第二晶体管的第四端子的部件。

根据另一实施例，根据本发明的补偿装置包括振荡器和开关电容电路，以及电容器，所述开关电容电路被此振荡器进行时钟控制并且其电压参考与第一和第二供应电压相关以使得它们的比率保持恒定，所述电容器匹配要补偿的电路的电容器，以便补偿此电容器的电容变化。

附图说明

在对经由示例给出并且通过附图图示的实施例的描述的帮助下将更好地理解本发明，其中：

图1示出了第一已知补偿装置的示意图。

图2示出了第二已知补偿装置的示意图。

图3示出了根据本发明一实施例的电子装置的示意图。

图4示出了根据本发明另一实施例的补偿装置的示意图。

图5示出了根据本发明另一实施例的补偿装置的示意图。

图6示出了根据本发明另一实施例的补偿装置的示意图。

图7示出了根据本发明另一实施例的补偿装置的示意图。

图8示出了被标准化成0.9V ION_min条件的速度、动态和泄漏功率在VDD和VBB范围内如何演变。也示出了与此技术（低电压技术，LVT）中可用的最高速度MOS的比较。

具体实施方式

图3示出了根据本发明一实施例的电子装置100的示意图。在所图示的实施例中，其包括：

–补偿装置1，用于补偿模拟和/或数字电路2的PVT变化，

–模拟和/或数字电路2，

–输入/输出电路3。

要补偿的模拟和/或数字电路2的示例包括但不限于电压或电流参考、放大器、振荡器、存储器单元（例如SRAM或ROM单元）、数字加速器、处理器等。

在所图示的实施例中，输入/输出电路3包括被布置用于产生等于VDDIO - VSSIO的电压的电池BAT，以及被布置用于产生补偿装置1和模拟和/或数字电路2的供应源VDDD和供应源VSSD的电压的部件30、32（在此情况下为两个LDO）。然而，必须理解的是可使用其它部件作为DCDC转换器来代替LDO。

还必须理解的是本发明不限于存在电池。事实上，代替包括电池，根据本发明的电子装置可包括太阳能电池（例如0.5V太阳能电池）或任何其它收获源，直接产生第一和第二供应源VDDD和VSSD的电压之间的差异。

此外，根据本发明的补偿装置还可包括产生比用于供应电流产生模块和/或补偿模块的第一和第二供应源的电压高和/或低的电压的部件，如将被讨论的那样。

必须理解的是根据本发明的补偿装置通过知道仅一个供应源（VDDD或VSSD）的电压来工作。

图3的补偿装置1包括N型的第一晶体管T_N，所述第一晶体管T_N包括第一端子D、第二端子G、第三端子S和第四端子。此第四端子允许修改晶体管的阈值电压V_th。于是，在一个实施例中，第四端子是晶体管的本体端子B。在另一实施例中，特别是如果以在绝缘体上的硅（SOI）或全耗尽绝缘体上的硅（FDSOI）技术来实现晶体管，则第四端子是晶体管的背栅极端子G'。在其中晶体管包括两个栅极端子G和G''的另一个实施例中，第四端子是这两个栅极端子中的一个（G''）。

在一优选实施例中，在供应源VSSD的电压与供应源VDDD的电压之间的差异的模块被包括在50mV和900mV之间，并且优选地基本上等于500mV。在这样的低电压下的操作允许节省动态功率。

在一优选实施例中，晶体管T_N被操作成在次阈值区域中或近阈值区域中工作。

在一优选实施例中，以全耗尽绝缘体上的硅（FDSOI）技术或以深度耗尽通道（DDC）技术来实现晶体管T_N。

根据本发明，晶体管T_N被配置成在饱和区域中。在所图示的实施例中，晶体管T_N被进行二极管配置，因为V_G = V_D。

然而，必须理解的是本发明不限于晶体管T_N的二极管配置：事实上，第二端子G可被连接到固定电压的节点，例如到具有基本上等于V_DDD/2的电压的节点，或者到第三端子S。

根据本发明，在晶体管T_N的第三端子S处的电压具有预定值。在所图示的实施例中，此值由运算放大器10_N的虚拟接地来固定：事实上，运算放大器10_N的非反相端子IN+被连接（在此处是被直接连接）到供应源VSSD，并且运算放大器10_N的反相端子IN+被连接（在此处是被直接连接）到晶体管T_N的第三端子S。

然而，其它实施例允许将给定值强加到晶体管T_N的第三端子S处的电压：例如在图6至图8的实施例中，第一晶体管T_N的第三端子S被连接（在此处是被直接连接）到供应源（VSSD）。

此外，必须理解的是对于将给定值间接地或虚拟地强加到晶体管T_N的第三端子S处的电压而言，运算放大器的存在不是必要的：代之以，它可被用于包括至少一个输入端子（优选地是两个输入端子）、输出端子的任何其它电子模块，其中输出端子经由具有负反馈的闭环而连接到一个输入端子，以便将在输入端子之间的电压差异设置成预定值（例如0V）或为偏移（offset）电压。

根据本发明，在第二端子G处的电压与第三端子S处的电压之间的差异是预定的。在目前的情况下，此差异等于VDDD - VSSD。

电流产生模块（所图示的实施例中的电流产生器20_N）被配置成产生预定值的电流I_N。

然而，必须理解的是本发明不限于存在电流产生器，而是可使用其它部件用于产生预定值的电流I_N，如将所讨论的那样。

在所图示的实施例中，电流产生模块（即电流产生器20_N）被连接（在此处是被直接连接）到晶体管T_N的第三端子S。

根据本发明，补偿模块被配置成通过调整第四端子的电压，来迫使此电流I_N在晶体管T_N的第一端子D和第三端子S之间流动。

在所图示的实施例中，此补偿模块包括运算放大器10_N。此运算放大器10_N包括反相输入端子IN-、非反相输入端子IN+和输出端子VBN，其中：

–反相输入端子IN-被连接（在此处是被直接连接）到电流产生模块20_N并到晶体管T_N的第三端子S，

–非反相输入端子IN+被连接（在此处是被直接连接）到供应源VSSD，

–输出端子VBN被连接（在此处是被直接连接）到晶体管T_N的第四端子，并且其中

–另一供应源VDDD被连接（在此处是被直接连接）到晶体管T_N的第一端子D。

然而，必须理解的是补偿模块不限于包括运算放大器。它可代之以包括比较器，随后是电荷泵模块和积分电路。在这样的情况下，如果比较器的输出高于零，则通过电荷泵模块将电荷注入到输出节点，以便提高其电压，并且如果比较器的输出低于零，则通过电荷泵模块从此输出节点移除电荷，以便降低其电压。此输出节点被连接到积分电路（例如电容器），其输出驱动晶体管的第四端子。

在所有情况下，补偿模块是被配置成强加通过晶体管（在图3的情况下的T_N）的电流（在图3的情况下的I_N）并且被配置成根据PVT变化来自适应地更改在第四端子VBN处的电压以便补偿PVT变化的模块。

事实上，一旦电流I_N的值被强加或已知，针对给定供应电压的在第四端子VBN处的电压仅取决于按工艺、温度和/或电压变化的函数进行变化的一些参数。通过根据PVT变化来自适应地调整第四端子VBN的电压，立刻补偿所有变化而不以单独方式监视那些参数中的每个是可能的。

例如，在一个实施例中，晶体管的第四端子是本体端子B。在这样的情况下，其电压V_BB（即电压V_SB，其中VS = 0V）由在次阈值状况中有效的以下等式来确定：

其中

–n是晶体管的体因子（body factor），

–U_T是热力学电压（大约25mV）

–I_ON0.5V是电流I_N

–IS是晶体管的特定电流

–V_TO是晶体管的标称阈值电压

–V_DD是在晶体管处施加的栅极至源极电压（V_GS），其等于VDDD - VSSD

–ΔV_DD是电压V_DD的变化

–ΔV_{T, Proc}是阈值电压在工艺函数中的变化

–ΔV_{T, Temp}是阈值电压在温度函数中的变化。

必须注意的是，在上面提及的公式中：

–n、IS和ΔV_{T, Proc}随工艺而变化，

–U_T和ΔV_{T, Temp}随温度而变化，并且

–ΔV_DD随供应电压而变化。

因此，一旦电流I_N和电压V_DD被定义，上面提及的公式中的所有其它参数的变化就立刻通过作用于V_BB而被自动地补偿，而不需要单独地监视它们。

被连接到晶体管T_N的第四端子的补偿模块的输出VBN被配置成连接到要补偿的模拟和/或数字电路2的对应晶体管T'_N的对应第四端子，要补偿的模拟和/或数字电路2的晶体管T'_N具有补偿装置1的晶体管T_N的相同技术。

特别地，在给定的时间瞬间，在补偿装置1的晶体管T_N的第二端子G处的电压与第三端子S处的电压之间的差异基本上等于在模拟和/或数字电路2的晶体管T'_N中的第二端子G'处的电压与第三端子S'处的电压之间的差异。此外，在同一时间瞬间，在补偿装置1的晶体管T_N的第四端子处的电压VBN与第三端子S处的电压之间的差异基本上等于在模拟和/或数字电路2的晶体管的第四端子处的电压VBN与第三端子S'处的电压之间的差异。

有利地，因为不再需要由PVT变化所强加的存在于已知电路中的电压净空，所以根据本发明的补偿装置1允许最小化要补偿的电路2的供应电压。事实上，根据一个实施例，模拟和/或数字电路2没有电压净空。

在图3的实施例中，补偿装置1还包括P型的第二晶体管T_P，对于其而言，上文关于N型的第一晶体管T_N的相同考虑是有效的。第二电流产生模块（在所图示情况下为电流产生器20_P）被配置成产生给定值I_P的电流，其不一定等于由电流产生器20_N所产生的电流I_N。第二补偿模块10_P被配置成通过调整第二晶体管T_P的第四端子的电压VBP来迫使电流I_P在第二晶体管T_P的第三端子S和第一端子D之间流动。

上文关于第一电流产生模块所做出的考虑对于第二电流产生模块是有效的。上文关于第二补偿模块10_N所做出的考虑对于第二补偿模块10_P是有效的。

被连接到第二晶体管T_P的第四端子的第二补偿模块的输出VBP被配置成连接到要补偿的模拟和/或数字电路2的对应第二晶体管T'_P的对应第四端子，要补偿的模拟和/或数字电路2的晶体管T'_P具有补偿装置1的晶体管T_P的相同技术。因此，通过调整其通过第四端子的阈值电压来独立地控制两个类型的晶体管N和P电流——并且因此控制要补偿的数字电路的速度或延迟——是可能的。

在图3中图示的实施例中，VBN、VBP电压的漂移跨越其相应的供应电压VSSD、VDDD。在一优选实施例中，对于VDDD - VSSD = 0.5V，VBN、VBP电压的漂移被故意地分别限制于针对每个晶体管类型的[VSSD -1 V；VSSD + 0.6 V]和[VDDD -0.6V；VDDD + 1V]的范围，值-1V取决于技术限制并且值0.6 V取决于正向二极管限制。照此，期望2.5 V的最小VDDIO -VSSIO电池供应电压，从而在0.5V VDDD - VSSD核心供应电压（在示例中为大约0.5 V）的顶部留下2 x 1 V的反向偏置漂移。

在一优选实施例中，调节VDDD和VSSD的电平是有利的，使得：

(VDDIO + VSSIO)/2 = (VDDD + VSSD)/2。

在另一实施例中，VSSIO和VSSD两者可被引用到相同的接地电平VSS，另外需要产生负电压VNEG < VSS以供应电流产生器20_N和/或20_P和/或运算放大器10_N和/或10_P。

如图3中指示的，电流产生器20_N和20_P和/或运算放大器10_N和10_P可由比供应源VDDD的电压高的电压和/或比供应源VSSD的电压低的电压来供应。

必须注意的是在其中补偿模块包括比较器、随后是电荷泵模块和积分电路以替代运算放大器的实施例中，不要求它的供应高于供应源VDDD的电压和/或低于供应源VSSD的电压。

如果根据本发明的补偿装置被用于补偿模拟电路，则它可包括被配置用于产生电压的模块，所述电压允许模拟信号至少在一些节点中具有它可以被在其中振荡的足够电压范围。此模块可包括：

–电压产生器，其与补偿装置的晶体管串联并且被放置在第一供应源和第二供应源之间，和/或

–用于修改这两个供应源VSSD、VDDD的值以便允许上面提及的范围的部件，和/或

–用于产生和/或修改补偿模块的偏移的部件。

在（未图示的）一个实施例中，根据本发明的电子装置1包括根据本发明的两个或更多个补偿装置，并且模拟和/或数字电路包括至少一个开关，所述至少一个开关被布置成将模拟和/或数字电路2的晶体管的第四端子连接到补偿模块的所述两个或更多个输出端子中的一个。

图4图示了根据本发明的补偿装置1的另一实施例，其包括N型的晶体管T_N。在此情况下，补偿模块包括运算放大器10_N，其中：

–其非反相输入端子IN+被连接到电流产生模块（电流源20_N）并到晶体管的第一端子D，

–其反相输入端子IN-被连接到供应源VDDD，

–其输出端子VBN被连接到第四端子，并且

–供应源VSSD被连接到晶体管的第三端子S。

在图4中图示的实施例中，如果期望在晶体管T_N的第二端子处的电压等于VDDD，则电流产生模块（电流源20_N）应该由电压V > VDDD来供应。替代地，可故意地在运算放大器中引入大于100mV的偏移电压，以便即使其被以电压V = VDDD供应，也保证电流产生模块（电流源20_N）的饱和。通常可在补偿模拟电路时使用这样的实施例。

必须理解的是与图4中图示的配置类似的配置可被应用于包括P型的晶体管的补偿装置1。

图5图示了根据本发明的补偿装置1的另一实施例，其包括N型的晶体管T_N。在此情况下，补偿模块包括运算放大器10_N，其中：

–其反相输入端子IN-未如图4中那样连接到供应源VDDD，而是被连接到保证电流产生模块和晶体管T_N两者的饱和的电压（例如VDD/2），

–其输出端子VBN被连接到第四端子，以及

–供应源VSSD被连接到晶体管的第三端子S。

因此，在图5中图示的实施例中，在运算放大器中缺少偏移电压的情况下，不需要通过电压V> VDDD来供应电流产生模块（电流源20_N）。

图6图示了根据本发明的补偿装置1的另一实施例。在此实施例中，不存在被直接连接到晶体管的电流产生器。在此实施例中，产生电流I'_N的电流产生器30与已知值的电阻器R₁串联。因为此串联布置被放置在VSSD和VDDD之间，所以运算放大器10_N的反相输入端子IN-的电压值是已知的。由于运算放大器10_N的虚拟接地，运算放大器10_N的非反相输入端子IN+的电压值也是已知的。通过知道被放置在VDDD与运算放大器10_N的非反相输入端子IN+之间的电阻器R₂的值，被强加到晶体管T_N的电流I_N是已知的，并且取决于R₁和R₂的值而与电流产生器30的值相关。

因此，根据本发明的补偿装置的电流产生模块可包括被连接（优选地是被直接连接）到晶体管的第一端子D或到第三端子S的电流源，或者（如图6中所图示的），被连接到晶体管的第一端子D或到第三端子S并且被放置在已知电压的两个节点之间的电阻器，在晶体管中流动的电流与另一已知电流（例如电流产生器30的电流）相关。

有利地，此电阻器可通过如图6中图示的物理电阻来实现，或者通过开关电容电路或经适当地偏置的晶体管来实现。

图7图示了根据本发明的补偿装置1的另一实施例，其中存在由N型的晶体管T_N和与P型的晶体管T_P共享的单个电流产生模块。目前的实施例中的电流产生模块包括已知值的电阻器R₆，其被放置在已知电压的两个节点（即运算放大器10_P和10_N的两个非反相输入端子IN+）之间。实际上，由于运算放大器10_P和10_N的虚拟接地，它们的非反相输入端子IN+处的电压对应于它们的反相输入端子IN-处的电压，其被认为是由被放置在VDDD和VSSD之间的包括已知值的电阻器R₃、R₄和R₅的分压器来确定。

在图7的实施例中，流过晶体管T_N和T_P的给定或已知值的电流是在两个供应源VDDD和VSSD之间的差异的函数。如果这两个供应电压中的一个变化，则此实施例允许按照f = I/ (CV) = 1 / (RC)更好地控制要补偿的数字电路的频率f。

图7中的虚线指示将电阻器R₄和R₆中的每个分成两个部分是可能的，使得包括N型的晶体管T_N的补偿装置完全对称于包括P型的晶体管T_P的补偿装置。

还必须注意的是在图7的情况下，包括N型的晶体管T_N的补偿装置被连接到包括P型的晶体管T_P的补偿装置。因此，此实施例比例如图3中示出的实施例更紧凑。

在一个优选实施例中，可使用电流DAC来产生可被用来使补偿装置1的晶体管偏置的可编程电流。作为输入，其将需要参考电流。PTAT电流参考将提供温度（T）和电阻器（R）值相关的电流（I与T/R成比例）。替代地，如果电阻器被使用从本领域技术人员公知的特定电流产生电路在三极管区域中操作的MOS晶体管所取代，则可消除不想要的温度相关性。

根据（未图示的）另一实施例，根据本发明的补偿装置包括振荡器（例如频率f_XO的XTAL振荡器）和开关电容电路以及电容器C_I，所述开关电容电路被此振荡器进行时钟控制并且其电压参考与第一和第二供应电压VSSD和VDDD相关以使得它们的比率保持恒定，所述电容器C_I匹配要补偿的电路2的电容器，以便补偿此电容器的电容变化。

在一个优选实施例中，使用单元的布局和布线（P＆R）组合来匹配逻辑设计条件以形成电容器C_I的电容。

换言之，例如使用针对两者的带隙参考将开关电压（V_I）定义为核心逻辑供应电压（VDDD）的一部分将导致以下关系：

f_DIG= K·f_XO·(C_I·V_I)/(C_DIG·V_DDD)

其中K是电流DAC增益，可被适配成考虑具有不同逻辑深度的设计的参数。所有其它术语都是相同物理参数的比率，并且因此它们的变化将被抵消。因此，数字单元的延迟被锁定到振荡器的频率。

尽管图3至图9示出了包括至多两个晶体管（一个N型和一个P型）的补偿电路，但是必须理解的是本发明不限于这样的数目。在实际实现中，晶体管的数目可以更高（例如30或40个晶体管），并且可将相同类型（N或P）的晶体管进行串联和/或并联放置以用于更好地平均其工艺变化。

图8示出了被标准化成0.9V ION_min条件的速度、动态和泄漏功率在VDD和VBB范围内如何演变。也示出了与在此技术（低电压技术，LVT）中可用的最高速度MOS的比较。

具有点的线对应于在不同供应电压下以给定频率fmax进行的操作。图示了动态和泄漏功率的折中。当ION扫过对应的被允许范围时，矩形将在给定供应电压下可实现的频率的范围重组。

针对如例如在存储器中的泄漏关键应用，其中空闲与活动单元的比率非常高，图8示出了最好是提高供应电压以达到所想要的速度，而不是通过调谐第四端子来降低晶体管V_th。这是常规的动态电压频率缩放技术（DVFS）。

当泄漏不支配如例如在其中每个门的平均转换速率要的多的数字加速器或处理器中的动态功率时，在维持低供应电压的同时增加速度产生显著的动态功率节省，然而以快得多的泄漏增加为代价（在0.5V下速度中的x60导致泄漏中的x2000）。这是本发明所提出的新方案，其在图8中被称作DVBBFS，其中BB代表体偏置。

因此，根据本发明的补偿电路允许根据设计的类型（存储器中或处理器/加速器中的非常不同的需求）来实现最好的动态和泄漏功率折中。

其确保对ION/IOFF电流比率的良好控制，因此确保在低电压下（例如在SRAM中）的稳健保留。

通过最小化ION电流，其允许在SRAM单元中的在低泄漏下的保留。

其允许动态地调谐速度和泄漏（例如在空闲模式下的低泄漏，在高速模式下的较高泄漏），从而消除对功率门控的需要和对保留触发器的使用。

Claims

1.一种用于补偿模拟和/或数字电路的PVT变化的补偿装置，所述补偿装置包括：

–晶体管，所述晶体管包括

–第一端子（D），

–第二端子（G），

–第三端子（S），以及

–第四端子（B、G'、G''），所述第四端子（B、G'、G''）允许修改所述晶体管的阈值电压（Vth），

其中所述晶体管被配置成在饱和区域中，

其中在所述第三端子（S）处的电压具有预定值，

其中在所述第二端子（G）处的电压与所述第三端子（S）处的电压之间的差异具有预定值，

–电流产生模块，其被配置成产生预定值的电流，

–补偿模块，其被配置成通过调整所述第四端子（B、G'、G''）的电压来迫使此电流在所述第一端子（D）和所述第三端子（S）之间流动。

2.根据权利要求1所述的补偿装置，所述第四端子（B、G'、G''）是所述晶体管的本体端子（B）或所述晶体管的背栅极端子（G'），或者——如果所述晶体管包括两个栅极端子，则是——所述晶体管的第二栅极端子（G''）。

3.根据权利要求1或2中的一个所述的补偿装置，包括第一供应源（VSSD；VDDD），并且优选地包括与所述第一供应源不同的第二供应源（VDDD；VSSD）。

4.根据权利要求1至3中的一个所述的补偿装置，所述电流产生模块所产生的给定或已知值的电流是至少一个供应源的函数，优选地是在所述第一供应源（VSSD；VDDD）与所述第二供应源（VDDD；VSSD）之间的差异的函数。

5.根据权利要求3或4中的一个所述的补偿装置，所述补偿模块包括运算放大器，所述运算放大器包括反相输入端子（IN-）、非反相输入端子（IN+）和输出端子，其中：

–所述反相输入端子（IN-）被连接到所述电流产生模块并到所述晶体管的所述第三端子（S），

–所述非反相输入端子（IN+）被连接到所述第一供应源（VSSD；VDDD），

–所述输出端子（OUT）被连接到所述第四端子（B、G'、G''），

并且其中

所述第二供应源（VDDD；VSSD）被连接到所述晶体管的所述第一端子（D）。

6.根据权利要求3或4中的一个所述的补偿装置，所述补偿模块包括运算放大器，所述运算放大器包括反相输入端子（IN-）、非反相输入端子（IN+）和输出端子，其中：

–所述非反相输入端子（IN+）被连接到所述电流产生模块并到所述晶体管的所述第一端子（D），

–所述反相输入端子（IN-）被连接到所述第二供应源（VDDD；VSSD），或被连接到保证所述晶体管的饱和的电压，

并且其中

所述第一供应源（VSSD；VDDD）被连接到所述晶体管的所述第三端子（S）。

7.根据权利要求1至4中的一个所述的补偿装置，所述补偿模块包括比较器，随后是电荷泵模块和积分电路。

8.根据权利要求1至7中的一个所述的补偿装置，所述晶体管的所述第二端子（G）被连接到：

–所述第一端子（D），

–固定电压（VDD/2）的节点，或

–所述第三端子（S）。

9.根据权利要求1至8中的一个所述的补偿装置，所述电流产生模块包括

–电流源，其被连接到所述晶体管的所述第一端子（D）或所述第三端子（S），或

–电阻器，其被连接到所述晶体管的所述第一端子（D）或所述第三端子（S）并且被放置在已知电压的两个节点之间，在所述晶体管中流动的电流与另一电流相关。

10.根据前一权利要求所述的补偿装置，通过物理电阻、开关电容电路或经偏置的晶体管来实现所述电阻器。

11.根据权利要求1至10中的一个所述的补偿装置，所述电流产生模块是可变电流产生模块，产生能够由用户在不同值之间选择的给定值的电流。

12.根据权利要求3至11中的一个所述的补偿装置，在第一供应源（VSSS）的电压与第二供应源（VDDD）的电压之间的差异的模块被包括在50mV和900mV之间，优选地基本上等于500mV。

13.根据权利要求1至12中的一个所述的补偿装置，所述晶体管被操作成在次阈值区域中或近阈值区域中工作。

14.根据权利要求3至13中的一个所述的补偿装置，包括电池（BAT）和用于从所述电池产生所述第一和第二供应源的电压的部件，例如至少一个LDO和/或至少一个DCDC转换器，并且优选地包括产生比用于供应所述电流产生模块和/或所述补偿模块的所述第一和第二供应源的电压高和/或低的电压的部件。

15.根据权利要求3至14中的一个所述的补偿装置，包括太阳能电池或收获源，所述太阳能电池或所述收获源直接地产生在所述第一和第二供应源的电压之间的差异，并且优选地包括用于产生比用于供应所述电流产生模块和/或所述补偿模块的所述第一和第二供应源的电压高和/或低的电压的部件。

16.根据权利要求1至15中的一个所述的补偿装置，以全耗尽绝缘体上的硅（FDSOI）技术或以深度耗尽通道（DDC）技术来实现至少一个晶体管。

17.根据权利要求1至16中的一个所述的补偿装置，所述晶体管是N或P型的第一晶体管，所述电流产生模块是第一电流产生模块，所述补偿模块是第一补偿模块，所述装置还包括

–P或N型的第二晶体管，

所述第二晶体管包括：

–第一端子（D），

–第二端子（G），

–第三端子（S），以及

–第四端子（B、G'、G''），所述第四端子允许修改所述第二晶体管的阈值电压（Vth）

其中所述第二晶体管被配置成在饱和区域中，

其中在所述第二晶体管的所述第三端子（S）处的电压具有预定值，并且在所述第二端子（G）处的电压与所述第二晶体管的所述第三端子（S）处的电压之间的差异具有预定值，

–第二电流产生模块，其被配置成产生给定值的电流，其不一定等于所述第一电流产生模块所产生的电流，

–第二补偿模块，其被配置成通过调整所述第二晶体管的所述第四端子（B、G'、G''）的电压来迫使由所述第二电流产生模块所产生的电流在所述第二晶体管的所述第一端子（D）和所述第三端子（S）之间流动。

18.一种电子装置，包括：

–至少一个根据先前权利要求中的一个所述的补偿装置，

–模拟和/或数字电路，其包括至少一个晶体管，

–用于将所述补偿模块的输出端子（OUT）连接到所述模拟和/或数字电路的所述晶体管的第四端子（VBP、VBN）的部件，

其中

在给定的时间瞬间，在所述补偿装置的晶体管的第二端子（G）处的电压与第三端子（S）处的电压之间的差异基本上等于在所述模拟和/或数字电路的所述晶体管的第二端子（G）处的电压与第三端子（S）处的电压之间的差异，

其中，

在同一时间瞬间，在所述补偿装置的晶体管的第四端子（B、G'、G''）处的电压与第三端子（S）处的电压之间的差异基本上等于在所述模拟和/或数字电路的晶体管的第四端子（B、G'、G''）处的电压与第三端子（S）处的电压之间的差异，

并且其中

所述补偿装置的晶体管具有所述模拟和/或数字电路的晶体管的相同技术。

19.根据前一权利要求所述的电子装置，包括两个或更多个根据权利要求1至16中的一个所述的补偿装置，所述模拟和/或数字电路包括至少一个开关，所述至少一个开关被布置成将所述模拟和/或数字电路的所述晶体管的所述第四端子连接到所述补偿模块的两个或更多个输出端子（OUT）中的一个。

20.根据权利要求19所述的电子装置，包括根据权利要求17所述的补偿装置，其中所述模拟和/或数字电路的所述至少一个晶体管是N或P型的第一晶体管，所述模拟和/或数字电路包括P或N型的第二晶体管，

所述电子装置还包括用于将所述第二补偿模块的输出端子（OUT）连接到所述模拟和/或数字电路的所述第二晶体管的所述第四端子的部件。

21.根据权利要求18至20中的一个所述的电子装置，包括振荡器和开关电容电路，所述开关电容电路被所述振荡器进行时钟控制并且其电压参考与第一和第二供应源相关以使得它们的比率保持恒定，并且包括电容器，所述电容器匹配所述数字电路的电容器，以便补偿所述数字电路的所述电容器的电容变化。

22.根据权利要求18至21中的一个所述的电子装置，所述模拟和/或数字电路没有电压净空。