TWI732904B - 用於補償類比及/或數位電路之製程電壓溫度變異的補償裝置 - Google Patents

用於補償類比及/或數位電路之製程電壓溫度變異的補償裝置 Download PDF

Info

Publication number
TWI732904B
TWI732904B TW106124324A TW106124324A TWI732904B TW I732904 B TWI732904 B TW I732904B TW 106124324 A TW106124324 A TW 106124324A TW 106124324 A TW106124324 A TW 106124324A TW I732904 B TWI732904 B TW I732904B
Authority
TW
Taiwan
Prior art keywords
terminal
transistor
voltage
current
compensation device
Prior art date
Application number
TW106124324A
Other languages
English (en)
Other versions
TW201817167A (zh
Inventor
大衛 瑞福易科斯
格提爾瑞茲 卡密羅 安提斯 沙拉查爾
索爾 馬克 波恩斯
丹尼爾 沙維瑞克
珍 路克 納吉爾
艾倫 莎吉 帕瑞特
Original Assignee
瑞士商瑞士電子及微科技硏究與發展中心公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞士商瑞士電子及微科技硏究與發展中心公司 filed Critical 瑞士商瑞士電子及微科技硏究與發展中心公司
Publication of TW201817167A publication Critical patent/TW201817167A/zh
Application granted granted Critical
Publication of TWI732904B publication Critical patent/TWI732904B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本發明涉及用於補償及/或數位電路的PVT變異的補償裝置，補償裝置包括：- 電晶體- 第一終端(D)，- 第二終端(G)，- 第三終端(S)，和- 第四終端(B，G’，G’’)，其允許修改電晶體的閾值電壓(Vth)，其中電晶體被配置為處於飽和區域，其中在第三終端(S)處的電壓具有預定值，其中在第二終端(G)處的電壓與在第三終端(S)處的電壓之間的差異具有預定值，- 電流產生模組，其被配置為產生預定值的電流，- 補償模組，其被配置為通過調節在第四終端(B，G’，G’’)處 的電壓來迫使電流在第一終端(D)和第三終端(S)之間流動。

Description

用於補償類比及/或數位電路之製程電壓溫度變異的補償裝置
本發明涉及用於補償類比及/或數位電路的製程電壓溫度(PVT)變異的補償裝置。特別地，本發明涉及一種補償裝置，其允許自適應和動態地控制在給定供應電壓下工作的待補償的數位及/或類比電路的至少一個電晶體的電流，優選地在次或近閾值區域中。
隨著MOS電晶體的不斷縮放導致速度性能的不斷提高，長期以來一直提出以更低電壓供應類比及/或數位電路(例如和非限制性方式，數位閘)，以便節省動態功率(等於f‧C‧V2，其中f是時脈頻率，C是正在切換的閘極電容，V是電路的供應電壓)，只要滿足所需的速度性能即可。
如果電晶體在強反轉或超VTh區域中工作(即其閘極-源極電壓高於電晶體的閾值電壓，即|VGS|>>VTh)，則類比及/或數位電路的速度性能隨著製程-電壓-溫度變異(在下文為“PVT變異”)的變異仍然是合理的，允許較低參考電壓的產生，例如通過使用帶隙電路或類似電路，提供大多數PVT不敏感的恆定電壓輸出。依此方式，確保受控的動態功耗是可行的。
例如，具有1.8V的標稱核心電壓VDD為1.8V，閾值電壓VTh為450mV，在VDD從0.8V至1V的操作的180nm的CMOS節點允許大約4次成倍(fold)的功率降低。
然而，更先進的製程節點面臨由較薄閘極氧化物所施加的恆定標稱電壓降低(例如對於55到65nm的CMOS為1V到1.2V)，其在需要顯著的節能時要求更大幅度的電壓降低。由於電晶體的閾值電壓VTh不像標稱電壓一樣快地縮放，所以類比及/或數位電路的電晶體更多時候是操作在近閾值區域或次閾值區域中，從而加劇對PVT變異的敏感。
在此上下文中，用語“次閾值區域”表示電晶體的閘極-源極電壓低於電晶體的閾值電壓，即|VGS|<VTh。
在此上下文中，用語“近閾值區域”表示電晶體的閘極-源極電壓處於或接近電晶體的閾值電壓，即|VGS|
Figure 106124324-A0202-12-0002-10
VTh。換句話說，在電晶體的閘極-源極電壓與其閾值電壓之間的差異最多為十分之幾伏特。
在近閾值區域或次閾值區域中，在超VTh區域中所使用的基於帶隙的恆定電壓方法達到其極限，要求PVT變異追蹤的自適應參考產生裝置。
對於時鐘電路(watch circuits)提出用以控制邏輯閘的功耗的方式，針對標稱電壓為5V的VDD和針對約2V的閾值電壓VTh。在圖1中例示一個例子。在E.Vittoz等人於1998年6月的IEEE固態電路期刊第23卷第3期第774到783頁“High-Performance Crystal Oscillator Circuits：Theory and Application”的文件中加以敘述。在這種情況下，通過以給定電流I饋送經串聯堆疊的兩個二極體連接的NMOS和PMOS電晶體來構建自適應參考 電壓VREF1。所產生的參考電壓VREF1對應於NMOS電晶體TN的閾值電壓Vth、PMOS電晶體TP的閾值電壓Vth加上取決於其MOS反轉係數的項。因此，如包括與電晶體TN和TP相同技術的電晶體以及由單位增益緩衝器10(VREG1=VREF1)的輸出所供電的邏輯閘的數位電路，因此將在其切換點處橫越(cross)有類似電流(對應於約½VREF的閘極到源電壓)，在某種程度上控制轉換速度。
圖1所例示的補償裝置的主要缺陷是由於NMOS和PMOS閾值電壓變異的貢獻的相加總，所以參考電壓VREF1隨著PVT變異的大可變性可超過800mV。於是，由此裝置進行補償的邏輯閘所消耗的動態功率將顯著地變化。此外，比低壓差穩壓器(Low-DropOut regulator，“LDO”)更有效的基於DC/DC的供電方案(其中VDD和VREG1餘量之間的能量僅僅耗散)並非如此具有吸引力並且易於實現。此外，除非偏置電流I非常小，否則VREF1將相當大，如果速度要求中等或低，則在功耗方面導致邏輯閘的超VTh狀態遠不如最佳狀態。
圖2例示另一已知補償裝置的示意圖，產生較低電壓。在S.Z.Asl等人於2015年1月的IEEE固態電路期刊第50卷第1期第1到12頁“A 3ppm 1.5×0.8mm2 1.0μA 32.768kHz MEMS-based Oscillator”的文件中加以敘述。不同於約½VREF的電壓處短路在一起，分別為TN和TP的兩個NMOS和PMOS參考電晶體的閘極以槽套式二極體配置被連接到VREF2和接地的相對導軌。如果使用與圖1的補償裝置中所使用的電流相似的電流I，則參考電壓VREF2相對於VREF1幾乎減半，因為參考電壓VREF2由在TN的閾值電壓和TP的閾值電壓之間的最大值加上取決於MOS反轉係數 的項所組成。
圖2所例示的補償裝置相對圖1所例示的補償裝置的優點在於與圖1的補償裝置相比，由PVT產生的參考電壓VREF2的變異被減半。然而，它們仍然代表高達400mV。因此，包括與電晶體TN和TP相同技術之由在電壓水平VREG2處進行供電並且被如此裝置進行補償的電晶體的邏輯閘將具有最慢的電晶體(NMOS或PMOS)，其輸出類似於偏置電流I的ION電流，以保證最小電路速度。另一電晶體類型(PMOS或NMOS)的速度將取決於具體製程轉角(corner)，在慢-快(SF)或快-慢(FS)的情況下最大，而在典型-典型(TT)、快-快(FF)或慢-慢(SS)的情況下相對接近。在低電壓工作下，電晶體工作在次閾值或近閾值區域的情況下，如此可導致巨大的N至P型MOS電流比，從而導致大洩漏電流，或甚至損害待補償的電路的SRAM單元(cell)中的滯留。
在此上下文中，用於電路的用語“低電壓操作”表示在電路中的第一供應源的電壓與第二供應源的電壓之間的差異在50mV與900mV之間，優選地是大致等於500mV。
因此，本發明的目的是提出一種補償裝置，其中上述缺點被消除或減輕。
本發明的目的是提出一種用於補償類比及/或數位電路的PVT變異的補償裝置，其中在此電路中消耗的功率不會顯著變異。
本發明的目的是提出一種用於補償類比及/或數位電路的PVT變異的補償裝置，其中功率耗散得到優化。
本發明的目的是提出一種以有效方式補償以低電壓操作的 類比及/或數位電路的PVT變異的補償裝置。
本發明的目的是提出一種補償裝置，以有效方式補償在次閾值或近閾值區域中操作的類比及/或數位電路的PVT變異。
本發明的目的是提出一種沒有PVT變異監測結構的補償裝置。
根據本發明，此些目的通過用於補償類比及/或數位電路的PVT變異的補償裝置來實現，補償裝置包括電晶體，其包括：- 第一終端，- 第二終端，- 第三終端，以及- 第四終端。
在本發明的上下文中，術語“終端”必須被認為是節點的同義詞。它不一定表示它是可由用戶實際存取的腳位。
在一個實施例中，第一終端是電晶體的汲極終端，第二終端是電晶體的閘極終端，第三終端是電晶體的源極終端。根據本發明，第四終端允許修改電晶體的閾值電壓。接著，在一個實施例中，第四終端是電晶體的本體(bulk)終端。在另一個實施例中，特別是如果電晶體以絕緣體上覆矽(SOI)或完全空乏型絕緣體上覆矽(FDSOI)的技術來實現，則第四終端是電晶體的背側閘極終端。在電晶體包括兩個閘極終端的另一個實施例中，第四終端是兩個閘極終端中之一個。
根據本發明，電晶體被配置為處於飽和區域，即在其中的第 一終端和第三終端之間流動的電流大致無關於在第一終端和第三終端之間的電壓的區域中。例如，對於操作在強反轉的N型電晶體來說，意謂VDS>VGS-Vth。
根據本發明，在第三終端處的電壓具有給定或預定值。在一個實施例中，第三終端被連接到供應源，使得在第三終端處的電壓等於供應源的電壓、或者是與此電壓相關。在另一實施例中，第三終端被連接到允許間接或虛擬地對第三終端施加到給定或預定值的裝置。例如，第三終端可被連接到運算放大器的輸入終端，另一輸入終端處於給定電壓(例如被連接到供應源)：依此方式，運算放大器的虛擬接地允許以將在第三終端處的電壓固定到供應源的電壓。
根據本發明，在第二終端處的電壓與在第三終端處的電壓之間的差異是已知或具有預定值。
根據本發明的補償裝置還包括被配置為產生已知或預定值的電流的電流產生模組，以及被配置為通過調節第四終端的電壓來迫使電流在第一終端和第三終端之間流動的補償模組。
換句話說，補償模組是被配置為施加電流產生模組的電流流過電晶體並且根據PVT變異以自適應地改變在第四終端處的電壓的模組，以便補償PVT變異。
事實上，一旦電流的值被施加或已知，對於給定供應電壓來說，在第四終端的電壓僅取決於以製程、溫度及/或電壓變異為函數進行變異的一些參數。通過根據PVT變異以自適應地調整第四終端的電壓，一次性地補償所有變異而不是以單獨方式監視每一個參數是可行的。
被連接到電晶體的第四終端的補償模組的輸出被配置為連接到待補償的類比及/或數位電路的電晶體的相對應第四終端，待補償的類比及/或數位電路的電晶體與補償裝置的電晶體具有相同技術。
接著，根據本發明的補償裝置允許在給定電壓下對類比及/或數位電路施加大致等於來自電流產生模組的電流的電流。事實上，在給定時刻，補償裝置的第四終端允許將電流產生模組的電流施加到待補償的類比及/或數位電路的電晶體，兩個電晶體(即，補償裝置的電晶體和待補償電路的電晶體)在第二終端和第三終端之間具有相同的電壓差，並且在第四終端和第三終端之間具有相同的電壓差。
因此，根據本發明的補償裝置允許通過其第四終端調節其閾值電壓，來控制流過待補償電路的電晶體中的電流。有利地，因為不再需要存在由於PVT變異在已知電路中所施加的電壓餘量，所以允許最小化待補償電路的供應電壓。
事實上，根據一個實施例，類比及/或數位電路沒有電壓餘量。
換句話說，根據本發明的補償裝置允許實施低電壓的類比及/或數位電路，並且因此節省功率：例如，可行的是在單一NMOS或PMOS拓撲(VTN或VTP結構)中將其最小供應電壓降低至少300mV，或者經堆疊NMOS和PMOS拓撲(VTN+VTP結構)甚至有600mV。
有利地，根據本發明的補償裝置允許減少或甚至消除決定性PVT變異(相對於已知解決方案約100k的成倍減少)的影響，而不需要PVT變異監測結構。事實上，根據本發明的補償裝置根據PVT的變異以自適應 地調整在第四終端處的電壓。
有利地，根據本發明的補償裝置允許優化動態功率耗散。
如果待補償電路是數位電路，則根據本發明的補償裝置允許控制數位電路的上升緣和下降緣兩者轉換的速度，允許額外地匹配上升和下降時間。
有利地，根據本發明的補償裝置允許控制來自N型和P型電晶體的洩漏貢獻。
根據一個實施例，補償裝置包括第一供應源，以及優選地與第一供應源不同的第二供應源。
根據一個實施例，由電流產生模組所產生的具有給定或已知值的電流是至少一個供應源的函數，優選地是在兩個供應源之間的差異的函數。如果兩個供應電壓之一個隨著f=I/(CV)=1/(RC)變異，則此實施例允許更好地控制待補償的數位電路的頻率f。
根據第一可行實施例，補償模組包括運算放大器，其包括反相輸入終端，非反相輸入終端和輸出終端，其中：- 反相輸入終端被連接到電流產生模組和到電晶體的第三終端，- 非反相輸入終端被連接到第一供應源，- 輸出終端被連接到第四終端，並且其中第二供應源被連接到電晶體的第一終端。
在本發明的上下文中，用語“被連接到”表示連接可以是直接的(即，在兩個連接部件之間沒有任何元件)、或表示兩個連接部件通過 電氣路徑進行鏈接，在兩者之間包括不會改變連接部件之間的電壓的一個或多個元件(例如緩衝器)。用語“被連接到”也可意謂兩個連接部件通過氣路徑進行鏈接，在兩者之間包括可改變連接部件之間的電壓的一個或多個元件。
根據替代上述第一實施例的第二可行實施例，補償模組包括運算放大器，其包括反相輸入終端，非反相輸入終端和輸出終端，其中：- 非反相輸入終端被連接到電流產生模組和電晶體的第一終端，- 反相輸入終端被連接到第一供應源或到保證電晶體的飽和的電壓，- 輸出終端被連接到第四終端，並且其中第二供應源被連接到電晶體的第三終端。
必須注意的是，在上述第一和第二實施例中，電流產生模組和運算放大器的輸入終端經過連接，優選地是經過直接連接。兩者也被連接到電晶體的終端。如果使用電晶體的第一終端，則運算放大器的輸入終端是非反相輸入終端，其無關於電晶體的類型(N或P)。如果使用電晶體的第三終端，則運算放大器的輸入終端是反相輸入終端，其無關於電晶體的類型(N或P)。
根據替代上述第一和第二實施例的第三可行實施例，補償模組包括比較器，其後隨電荷泵模組和積分器。在此實施例中，補償模組沒有運算放大器，因為其功能由比較器，電荷泵模組和積分器來執行。
根據一個實施例，電晶體的第二終端可被連接：- 到第一個終端：在此情況下，電晶體是二極體配置(VG=VD)；在此 情況下，將ION電流施加到待補償的數位電路是可行的；- 到固定電壓的節點，例如到具有大致等於VDD/2的電壓的節點：在此情況下，將切換電流施加到待補償的數位電路是可行的；或- 到第三終端：在此情況下，控制待補償的數位電路的洩漏電流是可行的；這是有利的在於如果數位電路包括記憶體單元，例如SRAM單元。
根據一個實施例，電流產生模組包括：- 被連接到電晶體的第一終端或第三終端的電流源，或- 被連接到電晶體的第一終端或第三終端並且被放置在已知電壓的兩個節點之間的電阻器，流過電晶體的電流與另一已知電流相關。
上述電阻器可通過實體電阻、切換電容器電路或經適當尺寸設計和偏置的電晶體來實施。
根據另一實施例，電流產生模組是可變電流產生模組，其產生具有可由用戶在不同值中選擇的給定值的電流。
根據另一個實施例，模組具有在第一供應源的電壓與第二供應源的電壓之間的差異包含在50mV與900mV之間，並且優選地大致等於500mV。在這樣的低電壓下的操作允許節省動態功率，因為後者隨著供應電壓進行二次(quadratically)縮放。
根據另一個實施例，電晶體經操作以工作在次閾值區域或近閾值區域中。次閾值區域的挑戰之一根源於電晶體的指數定律(汲極電流與VGS呈指數關係)，這導致電路速度隨著VDD降低而迅速降低，增加洩漏電流的相對比重並且對PVT變異產生最高的靈敏度。有利地，根據本發明的 補償裝置允許消除由PVT變異所引入的所有決定性變異，允許使用在次閾值區域或近閾值區域中操作的電晶體。
根據另一實施例，根據本發明的補償裝置包括電池，以及用於從此電池產生第一和第二供應源的電壓的裝置，例如至少一個LDO及/或至少一個DC/DC轉換器。
作為包括電池的替代，根據本發明的補償裝置可包括太陽能電池或捕獲源(harvesting source)，直接產生在第一和第二供應源的電壓之間的差異。
在另一個實施例中，根據本發明的補償裝置還包括產生電壓的裝置(例如並且非限制性地，電荷泵)，電壓高於及/或低於用以供應電流產生模組及/或補償模組的第一和第二供應源的電壓。
根據另一個實施例，根據本發明的補償裝置的電晶體以完全空乏型絕緣體上覆矽(FDSOI)的技術或深度空乏型通道(DDC)的技術來實現。
根據另一個實施例，補償裝置的電晶體是N或P型的第一電晶體，電流產生模組是第一電流產生模組，補償模組是第一補償模組，此補償裝置還包括：- 相應為P或N型的第二電晶體，此第二電晶體包括：- 第一終端(汲極)，- 第二終端(閘極)，- 第三終端(源極)，和- 允許修改第二電晶體的閾值電壓的第四終端
其中第二電晶體被配置為處於飽和區域，其中在第二電晶體的第三終端(源極)處的電壓具有預定值，並且在第二電晶體中的第二終端(G)處的電壓與第三終端(S)處的電壓之間的差異具有預定值，- 第二電流產生模組，其被配置為產生具有預定值的電流，其不一定等於由第一電流產生模組所產生的電流，- 第二補償模組，其被配置為通過調節在第二電晶體的第四終端的電壓，以迫使由第二電流產生模組所產生的電流在第二電晶體的第一終端和第三終端之間流動。
通過第四終端調整它們的閾值電壓，上述實施例允許獨立地控制兩種類型的MOS的電流，以及因此待補償的數位電路的速度或延遲。
本發明還涉及一種電子裝置，其包括：- 根據本發明的至少一個補償裝置，- 包括至少一個電晶體的類比及/或數位電路，- 用於將補償模組的輸出終端連接到類比及/或數位電路的電晶體的第四終端的裝置，其中，在給定時刻，在補償裝置的電晶體中的第二終端處的電壓與第三終端處的電壓之間的差異大致等於在類比及/或數位電路的電晶體中的第二終端處的電壓與第三終端處的電壓之間的差異，其中，在相同時刻，在補償裝置的電晶體中的第四終端處的電壓與第三終端處 的電壓之間的差異大致等於在類比及/或數位電路的電晶體中的第四終端處的電壓與第三終端處的電壓之間的差異，並且其中補償裝置的電晶體與類比及/或數位電路的電晶體具有相同技術。
待補償的類比及/或數位電路的實例包括但不限於電壓或電流參考、放大器、振盪器、記憶體單元(例如，SRAM、ROM單元)、數位加速器、處理器等等。
在一個實施例中，根據本發明的電子裝置包括根據本發明的兩個或多個補償裝置，並且類比及/或數位電路包括至少一個開關，其被佈置成將類比及/或數位電路的電晶體的第四終端連接到補償模組的兩個或多個輸出終端之一個。
如果待補償的類比及/或數位電路包括N或P型的第一電晶體和相應為P或N型的第二電晶體，則電子裝置還包括用於將第二補償模組的輸出終端連接到類比及/或數位電路的第二電晶體的第四終端。
根據另一個實施例，根據本發明的補償裝置包括一振盪器和由此振盪器進行時控並且其電壓參考相關於第一和第二供應電壓而使得它們的比例保持恆定的一切換電容器電路，以及一電容器，其匹配待補償電路的電容器，以補償此電容器的電容變異。
1‧‧‧補償裝置
2‧‧‧類比及/或數位電路
3‧‧‧輸入/輸出電路
10N、10P‧‧‧運算放大器
20N、20P‧‧‧電流產生器
30、32‧‧‧裝置
100‧‧‧電子裝置
BAT‧‧‧電池
D、D’‧‧‧第一終端
G、G’‧‧‧第二終端
IN+‧‧‧非反相輸入終端
IN-‧‧‧反相輸入終端
IN、I’N、IP‧‧‧電流
R1、R2‧‧‧電阻器
R3、R4、R5、R6‧‧‧電阻器
S、S’‧‧‧第三終端
TN、TP、T’N、T’P‧‧‧電晶體
VBN、VBP‧‧‧輸出終端/第四終端
VDDD、VSSD‧‧‧供應源
經由實例所給出並且由附圖所例示出的實施例的敘述將更有助於理解本發明，其中：圖1顯示第一已知補償裝置的示意圖。
圖2顯示第二已知補償裝置的示意圖。
圖3示出了根據本發明一個實施例的電子裝置的示意圖。
圖4示出了根據本發明另一個實施例的補償裝置的示意圖。
圖5示出了根據本發明另一個實施例的補償裝置的示意圖。
圖6示出了根據本發明另一個實施例的補償裝置的示意圖。
圖7示出了根據本發明另一個實施例的補償裝置的示意圖。
圖8顯示正規化為0.9V ION_min條件的速度，動態和洩漏電功率如何在VDD和VBB範圍內演變。也顯示出與此技術(低電壓技術(LVT))中可用的最高速度MOS的比較。
圖3顯示根據本發明實施例的電子裝置100的示意圖。在所例示實施例中，電子裝置100包括：- 補償裝置1，其用於補償類比及/或數位電路2的PVT變異，- 類比及/或數位電路2，- 輸入/輸出電路3。
待補償的類比及/或數位電路2的實例包括但不限於電壓或電流參考、放大器、振盪器、記憶體單元(例如SRAM或ROM單元)、數位加速器、處理器等等。
在所例示實施例中，輸入/輸出電路3包括經設置用於產生等於VDDIO-VSSIO的電壓的電池BAT，以及經設置用於產生補償裝置1和類比及/或數位電路2中的供應源VDDD和供應源VSSD的電壓的裝置30、32(在此情況下為兩個LDO)。然而，必須理解到的是可使用其它裝置作為 DC/DC轉換器來代替LDO。
還必須理解到的是本發明不限於存在電池。事實上，作為包括電池的的替代，根據本發明的電子裝置可包括太陽能電池(例如0.5V的太陽能電池)或任何其它捕獲源，其直接產生第一和第二供應源相應為VDDD和VSSD的電壓之間的差異。
此外，根據本發明的補償裝置還可包括產生電壓的裝置，其高及/或低於用於供應電流產生模組及/或補償模組的第一和第二供應源，將要如此地討論。
必須理解的是根據本發明的補償裝置通過知道僅一個供應源(VDDD或VSSD)的電壓來工作。
圖3的補償裝置1包括N型的第一電晶體TN，其包括第一終端D，第二終端G，第三終端S和第四終端。此第四終端允許修改電晶體的閾值電壓Vth。接著，在一個實施例中，第四終端是電晶體的本體終端B。在另一個實施例中，特別是如果在絕緣體上覆矽(SOI)或完全空乏型絕緣體上覆矽(FDSOI)的技術來實現的電晶體，則第四終端是電晶體的背側閘極終端G’。在電晶體包括兩個閘極終端G和G’’的另一個實施例中，第四終端是兩個閘極終端之一個(G’’)。
在優選實施例中，模組具有在供應源VSSD的電壓與供應源VDDD的電壓之間的差異包括在50mV和900mV之間，優選地大致等於500mV。操作在此低電壓下允許節省動態功率。
在優選實施例中，電晶體TN操作在次閾值區域或近閾值區域。
在優選實施例中，電晶體TN以完全空乏型絕緣體上矽(FDSOI)的技術或深度空乏型通道(DDC)的技術來實現。
根據本發明，電晶體TN被配置為處於飽和區域。在所例示實施例中，電晶體TN是經二極體配置，如VG=VD。
然而，應當理解到本發明不限於電晶體TN的二極體配置：事實上，第二終端G可被連接到固定電壓的節點(例如到具有大致等於VDDD/2的電壓的節點)或到第三終端S。
根據本發明，在電晶體TN的第三終端S處的電壓具有預定值。在所例示的施例中，此值由運算放大器10N的虛擬接地予以固定：事實上，運算放大器10N的非反相端IN+被連接(在此處是被直接連接)到供應源VSSD，並且運算放大器10N的反相端IN+被連接(在此處被直接連接)到電晶體TN的第三終端S。
然而，其它實施例允許將給定值施加到電晶體TN的第三終端S處的電壓：例如在圖6至圖8的實施例中，第一電晶體TN的第三終端S被連接(在此處被直接連接)到供應源(VSSD)。
而且，必須理解的是，對於將給定值間接或虛擬地施加至電晶體TN的第三終端S處的電壓來說，運算放大器的存在不是必要的：反之，它可被使用於包括至少一個輸入終端(最好是兩個輸入終端)、輸出終端的任何其它電子模組，其中輸出終端經由具有負反饋的封閉迴路以被連接到一個輸入終端，以便將在輸入終端之間的電壓差設定為預定值(例如0V)或為抵補(offset)電壓。
根據本發明，在第二終端G處的電壓與第三終端S處的電 壓之間的差異是預定的。在此情況下，此差異等於VDDD-VSSD。
電流產生模組(所例示實施例中的電流產生器20N)被配置為產生預定值的電流IN。
然而，必須理解到本發明不限於電流產生器的存在，而是可使用其它裝置來產生預定值的電流IN，將要如此地討論。
在所例示實施例中，電流產生模組(即電流產生器20N)被連接(在此處被直接連接)到電晶體TN的第三終端S。
根據本發明，補償模組被配置為通過調節第四終端的電壓，來迫使此電流IN在電晶體TN的第一終端D和第三終端S之間流動。
在所例示實施例中，補償模組包括運算放大器10N。此運算放大器10N包括反相輸入終端IN-，非反相輸入終端IN+和輸出終端VBN，其中：- 反相輸入終端IN-被連接(在此處被直接連接)到電流產生模組20N和到電晶體TN的第三終端S，- 非反相輸入終端IN+被連接(在此處被直接連接)到供應源VSSD，- 輸出終端VBN被連接(在此處被直接連接)到電晶體TN的第四終端，其中- 另一個供應源VDDD被連接(在此處被直接連接)到電晶體TN的第一終端D。
然而，必須理解的是補償模組不限於包括運算放大器。它可包括比較器，後隨有電荷泵模組和積分器。在此情況下，如果比較器的輸出高於零，則由電荷泵模組將電荷注入輸出節點，以便提高其電壓，並且 如果比較器的輸出低於零，則通過電荷泵模組從此輸出節點移除電荷，以便降低其電壓。輸出節點被連接到積分器(例如電容器)，其之輸出驅動電晶體的第四終端。
在所有情況下，補償模組是被配置為施加電流(圖3案例中的IN)通過電晶體(圖3案例中的TN)的模組，並且根據PVT變異來自適應地改變在第四終端VBN處的電壓，以補償PVT變異。
事實上，一旦電流IN的值經施加或已知，對於給定供應電壓的在第四終端VBN處的電壓僅取決於一些參數，其以製程、溫度及/或電壓變異的函數進行變異。通過根據PVT變異來自適應地調整第四終端VBN的電壓，一次性地補償所有變異而不用以單獨方式監視每個參數是可行的。
例如，在一個實施例中，電晶體的第四終端是本體終端B。在此情況下，其電壓VBB(即電壓VSB，其中VS=0V)由在子閾值狀態下有效的以下子公式來決定：
Figure 106124324-A0202-12-0018-1
其中
- n是電晶體的本體因子(body factor)，
- UT是熱力學電壓(約25mV)
-
Figure 106124324-A0202-12-0018-11
是電流IN
- IS是電晶體的特定電流
- VTO是電晶體的標稱閾值電壓
- VDD是被施加在電晶體處的閘極至源極電壓(VGS)，等於VDDD-VSSD
- △VDD是電壓VDD的變異
- △VT,Proc是閾值電壓隨製程函數的變異
- △VT,Temp是閾值電壓隨溫度函數的變異。
必須注意的是，在上述公式中：
- n、IS和△VT,Proc隨製程而變異，
- UT和△VT,Temp隨溫度而變異
- △VDD隨供應電壓而變異。
因此，一旦定義電流IN和電壓VDD，則上述公式中的所有其它參數的變異將立即通過作用於VBB而進行一次性地自動補償，而不需要予以個別地監視。
被連接到電晶體TN的第四終端的補償模組VBN的輸出被配置為經連接到待補償的類比及/或數位電路2中的相對應電晶體T’N的相對應第四終端，待補償的類比及/或數位電路2的電晶體T’N與補償裝置1的電晶體TN具有相同技術。
特別地，在給定時刻下，在補償裝置1中的電晶體TN的第二終端G處的電壓與第三終端S處的電壓之間的差異大致等於在類比及/或數位電路2的電晶體T’N中的第二終端G’處的電壓與第三終端S’處的電壓之間的差異。此外，在相同時刻下，在補償裝置1的電晶體TN中的第四終端處的電壓VBN與第三終端S之間的差異大致等於在類比及/或數位電路2的電晶體中的第四終端處的電壓VBN與第三終端S’處的電壓之間的差異。
有利地，根據本發明的補償裝置1允許最小化待補償的電路 2供應電壓，因為不需要存在由於PVT變異在已知電路中所施加的電壓餘量。事實上，根據一個實施例，類比及/或數位電路2沒有電壓餘量。
在圖3的實施例中，補償裝置1還包括P型的第二電晶體TP，上文中關於N型的第一電晶體TN的相同考慮在此處是有效的。第二電流產生模組(在所例示情況下為電流產生器20P)被配置為產生給定值IP的電流，不一定等於由電流產生器20N所產生的電流IN。第二補償模組10P被配置為通過調節第二電晶體TP的第四終端的電壓VBP，來迫使電流IP在第三電晶體TP的第三終端S和第一終端D之間流動。
上文關於第一電流產生模組所進行的考慮對於第二電流產生模組是有效的。上文關於第二補償模組10N所進行的考慮對於第二補償模組10P是有效的。
被連接到第二電晶體TP的第四終端的第二補償模組的輸出VBP，被配置為連接到待補償的類比及/或數位電路2的相對應第二電晶體T’P的相對應第四終端，待補償的類比及/或數位電路2的電晶體T’P與補償裝置1的電晶體TP具有相同技術。因此，藉由通過其第四終端來調整其閾值電壓，分別控制兩個類型的電晶體N和P電流-並且因此待補償的數位電路的速度或延遲-是可行的。
在圖3所例示的實施例中，VBN、VBP電壓的游移橫跨其各自的供應電壓VSSD、VDDD。在優選實施例中，對於VDDD-VSSD=0.5V，VBN、VBP電壓的游移有目的地被限制於[VSSD-1V；VSSD+0.6V]和[VDDD-0.6V；VDDD+1V]的範圍，對於每個電晶體類型分別取決於技術限制的值-1V和取決於正向二極體限制的值0.6V。於是，需要2.5V的最小 VDDIO-VSSIO電池供應電壓，而在0.5V VDDD-VSSD核心供應電壓(在實例中為約0.5V)的頂部留下2 x 1V的反向偏置游移。
在優選實施例中，調節VDDD和VSSD的位準是有利的，使得：(VDDIO+VSSIO)/2=(VDDD+VSSD)/2
在另一個實施例中，VSSIO和VSSD兩者可被參考到相同的接地位準VSS，另外需要產生負電壓VNEG<VSS以供應電流產生器20N及/或20P及/或運算放大器10N及/或10P。
如圖3所示，電流產生器20N和20P及/或運算放大器10N和10P可被供應有高於供應源VDDD的電壓的電壓、及/或低於供應源VSSD的電壓的電壓。
必須注意的是在補償模組包括比較器、後隨有電荷泵模組和積分器以替代運算放大器的實施例中，不要求其供應高於供應源VDDD的電壓及/或低於供應源VSSD的電壓。
如果根據本發明的補償裝置被用於補償類比電路，則可包括被配置為產生電壓的模組，以允許類比信號至少在一些節點中具有在其中得以振盪的足夠電壓範圍。此模組可包括：- 電壓產生器，其與補償裝置的電晶體串聯並且被放置在第一供應源和第二供應源之間，及/或- 用於修改兩個供應源VSSD、VDDD的值以允許上述範圍的裝置，及/或- 用於產生及/或修改補償模組的抵補的裝置。
在一個實施例(未例出)中，根據本發明的電子裝置1包括根據本發明的兩個或多個補償裝置，並且類比及/或數位電路包括至少一個開關，其被設置為將類比及/或數位電路2的電晶體的第四終端連接到補償模組的兩個或多個輸出終端之一個。
圖4例示根據本發明的補償裝置1的另一實施例，其包括N型的電晶體TN。在此情況下，補償模組包括運算放大器10N，其中：- 其非反相輸入終端IN+被連接到電流產生模組(電流源20N)和到電晶體的第一終端D，- 其反相輸入終端IN-被連接到供應源VDDD，- 其輸出終端VBN被連接到第四終端，以及- 供應源VSSD被連接到電晶體的第三終端S。
在圖4所例示的實施例中，如果期望在電晶體TN的第二終端處的電壓等於VDDD，則電流產生模組(電流源20N)應該由電壓V>VDDD來供應。另或者，可有意地在運算放大器中引入大於100mV的抵補電壓，以便即使被供應有電壓V=VDDD仍能保證電流產生模組(電流源20N)的飽和。通常可在補償類比電路時使用此實施例。
必須理解的是類似於圖4所例示的配置可被應用於包括P型的電晶體的補償裝置1。
圖5例示根據本發明的補償裝置1的另一實施例，其包括N型的電晶體TN。在此情況下，補償模組包括運算放大器10N，其中：- 其非反相輸入終端IN+被連接到電流產生模組(電流源20N)和到電晶體的第一終端D， - 其反相輸入終端IN-，並非如圖4被連接到供應源VDDD，而是被連接到用以保證電流產生模組和電晶體TN兩者的飽和的電壓(例如VDD/2)，- 其輸出終端VBN被連接到第四終端，以及- 供應源VSSD被連接到電晶體的第三終端S。
因此，在圖5所例示的實施例中，在運算放大器中缺少抵補電壓的情況下，不需要對電流產生模組(電流源20N)供應電壓V>VDDD。
圖6例示根據本發明的補償裝置1的另一實施例。在此實施例中，不存在電流產生器被直接連接到電晶體。在此實施例中，產生電流I’N的電流產生器30與已知值的電阻器R1串聯。由於此串聯佈置被置放於VSSD和VDDD之間，所以運算放大器10N的反相輸入終端IN-的電壓值是已知的。由於運算放大器10N的虛擬接地，所以運算放大器10N的非反相輸入終端IN+的電壓值也是已知的。通過已知被放置在運算放大器10N的VDDD與非反相輸入終端IN+之間的電阻器R2的值，被施加到電晶體TN的電流IN是已知的，並且取決於R1和R2的值而相關於電流產生器30的值。
因此，根據本發明的補償裝置的電流產生模組可包括電流源被連接(優選為被直接連接)到電晶體的第一終端D或到第三終端S，或者(如圖6所例示)，電阻器被連接到電晶體的第一終端D或到第三終端S並且被放置在已知電壓的兩個節點之間，流過電晶體的電流相關於另一已知電流(例如電流產生器30的電流)。
有利地，此電阻器可通過如圖6中所例示的實體電阻來實現，或者通過切換電容器電路或適當偏置電晶體來實現。
圖7例示根據本發明的補償裝置1的另一實施例，其中存在與N型的電晶體TN和與P型的電晶體TP共享的單一電流產生模組。此實施例中的電流產生模組包括已知值的電阻器R6，其被放置在已知電壓的兩個節點(即運算放大器10P和10N的兩個非反相輸入終端IN+)之間。實際上，由於運算放大器10P和10N的虛擬接地，在其非反相輸入終端IN+處的電壓對應於其反相輸入終端IN-處的電壓，其已知為由被放置於VDDD和VSSD之間的分壓器所決定，該分壓器包括已知值的電阻器R3，R4和R5。
在圖7的實施例中，流過電晶體TN和TP的給定或已知值的電流是在兩個供應源VDDD和VSSD之間的差異的函數。如果兩個供應電壓之一個隨著f=I/(CV)=1/(RC)變異，則此實施例允許更好地控制待補償的數位電路的頻率f。
圖7中的虛線表示將電阻器R4和R6中的每一個分成兩個部分是可行的，使得包括N型的電晶體TN的補償裝置完全對稱於包括P型的電晶體TP的補償裝置。
還必須注意的是在圖7的情況下，包括N型的電晶體TN的補償裝置被連接到包括P型的電晶體TP的補償裝置。因此，舉例來說，此實施例比圖3所示的實施例更為緊湊。
根據另一實施例，電流產生模組是可變電流產生模組，其產生可由用戶在不同值中所選擇的給定值的電流。
在一個優選實施例中，可使用電流DAC來產生可被用來偏置補償裝置1的電晶體的可編程電流。作為輸入，將需要參考電流。PTAT電流參考將提供相依於溫度(T)和電阻(R)值(I與T/R成比例)的電流。 另或者，如果電阻器被使用本領域技術人員公知的特定電流產生電路以操作在三極管區域中的MOS電晶體所取代，則可消除不期望的溫度相依性。
根據另一實施例(未例示)，根據本發明的補償裝置包括振盪器(例如頻率fXO的XTAL振盪器)和由該振盪器進行時控並且其電壓參考相關於第一和第二供應電壓VSSD和VDDD而使得它們的比例保持恆定的切換電容器電路；以及電容器CI，其匹配待補償的電路2的電容器，以便補償此電容器的電容變異。
在一個優選實施例中，電容器CI的電容使用單元之佈局佈線(placed and routed，P & R)的組合來形成，以匹配邏輯設計條件。
換句話說，將切換電壓(VI)定義為核心邏輯供應電壓(VDDD)的一部分，例如對兩者使用帶隙參考將導致以下關係：fDIG=K‧fXO‧(CI‧VI)/(CDIG‧VDDD)
其中K是電流DAC增益，可被適應於將具有不同邏輯深度的設計列入考慮的參數。所有其它術語都是相同實體參數的比率，並且因此它們的變異將被抵消。於是，數位單元的延遲被鎖定到振盪器的頻率。
儘管圖3至圖9顯示包括至多兩個電晶體(一個N型和一個P型)的補償電路，但是應該理解到本發明不限於此數量。在實際實施中，電晶體的數量可以更高(例如30或40個電晶體)，並且可將相同類型(N或P)的電晶體進行串聯及/或並聯放置以更好地平均其製程變異。
圖8顯示經正規化為0.9V ION_min條件的速度，動態和洩漏電功率如何在VDD和VBB範圍內演變。也顯示出與此技術(低電壓技術(LVT))中可用的最高速度MOS的比較。
具有點的線對應於在不同供應電壓下以給定頻率fmax進行的操作。例示出動態和洩漏功率的權衡。當ION掃過在給定供應電壓下可達成的頻率範圍時，矩形將相對應的允許範圍重組。
對於如同(例如在記憶體中)其中閒置對作用單元的比例非常高的洩漏關鍵應用來說，圖8顯示最好是提高供應電壓以達到所想要速度，而不是通過調諧第四終端來降低電晶體Vth。這是常規的動態電壓頻率縮放技術(DVFS)。
當洩漏不主導動態功率時，如同(例如在數位加速器或處理器中)其中每個閘的平均轉換速率要高許多，提高速度的同時保持低供應電壓可造成顯著的動態功率節省，然而在代價上提高更快速的洩漏(在0.5V下x60的速度導致x2000的洩漏)。這是本發明所提出的新方案，其在圖8中被稱為DVBBFS，其中BB代表本體偏置。
因此，根據本發明的補償電路允許根據設計的類型(記憶體或處理器/加速器中非常不同的需求)來達成動態和洩漏功率的最佳權衡。
如此確保對ION/IOFF電流比例的良好控制，因此在低電壓下(例如在SRAM中)具有強健的滯留。
如此允許通過最小化ION電流以在SRAM單元中進行低洩漏下的滯留。
如此允許動態地調節速度和洩漏(例如在閒置模式下的低洩漏，高速模式下的較更高洩漏)，從而消除功率閘控的需要和滯留正反器的使用。
1‧‧‧補償裝置
2‧‧‧類比及/或數位電路
3‧‧‧輸入/輸出電路
10N、10P‧‧‧運算放大器
20N、20P‧‧‧電流產生器
30、32‧‧‧裝置
100‧‧‧電子裝置
BAT‧‧‧電池
D、D’‧‧‧第一終端
G、G’‧‧‧第二終端
IN+‧‧‧非反相輸入終端
IN-‧‧‧反相輸入終端
IN、I’N、IP‧‧‧電流
S、S’‧‧‧第三終端
TN、TP、T’N、T’P‧‧‧電晶體
VBN、VBP‧‧‧輸出終端/第四終端
VDDD、VSSD‧‧‧供應源

Claims (15)

  1. 一種用於補償類比及/或數位電路的PVT變異的補償裝置，所述補償裝置包括：電晶體，所述電晶體包括：第一終端(D)，第二終端(G)，第三終端(S)，和第四終端(B，G’，G’’)，所述第四終端(B，G’，G’’)允許修改所述電晶體的閾值電壓(Vth)其中所述電晶體被配置為處於飽和區域，其中在所述第三終端(S)處的電壓具有預定值，其中在所述第二終端(G)處的電壓與所述第三終端(S)處的電壓之間的差異具有預定值，電流產生模組，其被配置為產生預定值的電流，補償模組，其被配置為通過調節所述第四終端(B，G’，G’’)的電壓來迫使所述電流在所述第一終端(D)和所述第三終端(S)之間流動，其中所述電流產生模組是可變電流產生模組，其產生可由用戶在不同值中所選擇的給定值的電流，所述電晶體被操作以在次閾值區域中工作。
  2. 如請求項1所述的補償裝置，其中所述數位電路的速度是成比例地鏈接至可被所述用戶選擇的所述給定值的所述電流，藉由選擇所述可變電流產生模組的所述電流的所述值，使得所述數位電路的所述速度是被所述用 戶所調節。
  3. 如請求項1所述的補償裝置，所述第四終端(B，G’，G’’)是所述電晶體的本體終端(B)、或所述電晶體的背側閘極終端(G’)、或者是如果所述電晶體包括兩個閘極終端，則是所述電晶體的第二閘極終端(G’’)。
  4. 如請求項1所述的補償裝置，包括第一供應源(VSSD；VDDD)，以及優選地有與所述第一供應源不同的第二供應源(VDDD；VSSD)。
  5. 如請求項1所述的補償裝置，由所述電流產生模組所產生的給定或已知值的所述電流是至少一個供應源的函數，優選地是在所述第一供應源(VSSD；VDDD)與所述第二供應源(VDDD；VSSD)之間的差異的函數。
  6. 如請求項3所述的補償裝置，所述補償模組包括運算放大器，所述運算放大器包括反相輸入終端(IN-)，非反相輸入終端(IN+)和輸出終端，其中：所述反相輸入終端(IN-)被連接到所述電流產生模組和到所述電晶體的所述第三終端(S)所述非反相輸入終端(IN+)被連接到所述第一供應源(VSSD；VDDD)，所述輸出終端(OUT)被連接到所述第四終端(B，G’，G’’)，並且其中所述第二供應源(VDDD；VSSD)被連接到所述電晶體的所述第一終端(D)。
  7. 如請求項3所述的補償裝置，所述補償模組包括運算放大器，所述運算放大器包括反相輸入終端(IN-)，非反相輸入終端(IN+)和輸出終端， 其中：所述非反相輸入終端(IN+)被連接到所述電流產生模組和到所述電晶體的所述第一終端(D)所述反相輸入終端(IN-)被連接到所述第二供應源(VDDD；VSSD)，或被連接到用以保證所述電晶體的飽和的電壓，所述輸出終端(OUT)被連接到所述第四終端(B，G’，G’’)，並且其中所述第一供應源(VSSD；VDDD)被連接到所述電晶體的所述第三終端(S)。
  8. 如請求項1所述的補償裝置，所述補償模組包括比較器，其後隨電荷泵模組和積分器。
  9. 如請求項1所述的補償裝置，所述電晶體的所述第二終端(G)被連接到：所述第一終端(D)，固定電壓(VDD/2)的節點，或所述第三終端(S)。
  10. 如請求項1所述的補償裝置，所述電流產生模組包括：電流源，其被連接到所述電晶體的所述第一終端(D)或所述第三終端(S)，或電阻器，其被連接到所述電晶體的所述第一終端(D)或所述第三終端(S)，並且被放置在已知電壓的兩個節點之間，流過所述電晶體的電流相關於另一個電流。
  11. 如請求項9所述的補償裝置，所述電阻器由實體電阻、切換電容器電路或偏置電晶體來實施。
  12. 如請求項3所述的補償裝置，所述模組具有在所述第一供應源(VSSS)的電壓與所述第二供應源(VDDD)的電壓之間的差異被包括在50mV和900mV之間，優選地大致等於500mV。
  13. 如請求項3所述的補償裝置，其包括太陽能電池或捕獲源，所述太陽能電池或所述捕獲源直接地產生在所述第一供應源和所述第二供應源的電壓之間的差異，並且優選地包括用於產生高於及/或低於用於供應所述電流產生模組及/或所述補償模組的所述第一供應源和所述第二供應源的電壓的裝置。
  14. 如請求項1所述的補償裝置，其中所述電流產生模組包括電流DAC，其用於產生用來偏置所述電晶體的可編程電流，所述電流DAC具有作為輸入的參考電流。
  15. 一種電子裝置，其包括：根據請求項1到14中任一項的至少一個補償裝置，類比及/或數位電路，其包括至少一個電晶體，用於將所述補償模組的所述輸出終端(OUT)連接到所述類比及/或數位電路的所述電晶體的所述第四終端(VBP，VBN)的裝置，其中，在給定時刻，在所述補償裝置的所述電晶體中的所述第二終端(G)處的電壓與所述第三終端(S)處的電壓之間的差異大致等於在所述類比及/或數位電路的所述電晶體中的所述第二終端(G)處的電壓與所述第三終端 (S)處的電壓之間的差異，其中，在相同時刻，在所述補償裝置的所述電晶體中的所述第四終端(B，G’，G’’)處的電壓與所述第三終端(S)處的電壓之間的差異大致等於在所述類比及/或數位電路的所述電晶體中的所述第四終端(B，G’，G’’)處的電壓與所述第三終端(S)處的電壓之間的差異，並且其中所述補償裝置的所述電晶體與所述類比及/或數位電路的所述電晶體具有相同技術。
TW106124324A 2016-07-22 2017-07-20 用於補償類比及/或數位電路之製程電壓溫度變異的補償裝置 TWI732904B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/IB2016/054383 WO2018015791A1 (en) 2016-07-22 2016-07-22 Compensation device for compensating pvt variations of an analog and/or digital circuit
WOPCT/IB2016/054383 2016-07-22
??PCT/IB2016/054383 2016-07-22

Publications (2)

Publication Number Publication Date
TW201817167A TW201817167A (zh) 2018-05-01
TWI732904B true TWI732904B (zh) 2021-07-11

Family

ID=56738137

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106124324A TWI732904B (zh) 2016-07-22 2017-07-20 用於補償類比及/或數位電路之製程電壓溫度變異的補償裝置

Country Status (7)

Country Link
US (1) US11012067B2 (zh)
EP (1) EP3488527A1 (zh)
JP (1) JP7113811B2 (zh)
KR (1) KR102627217B1 (zh)
CN (1) CN109845110B (zh)
TW (1) TWI732904B (zh)
WO (1) WO2018015791A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102330744B1 (ko) * 2016-11-04 2021-11-25 딥마인드 테크놀로지스 리미티드 신경망을 이용한 장면 이해 및 생성
US10804864B2 (en) * 2018-03-16 2020-10-13 Board Of Trustees Of Michigan State University Digital wireless transmitter with merged cell switching and linearization techniques
US10796729B2 (en) 2019-02-05 2020-10-06 Micron Technology, Inc. Dynamic allocation of a capacitive component in a memory device
US11194726B2 (en) 2019-02-25 2021-12-07 Micron Technology, Inc. Stacked memory dice for combined access operations
US10705552B1 (en) * 2019-07-08 2020-07-07 The Boeing Company Self-optimizing circuits for mitigating total ionizing dose effects, temperature drifts, and aging phenomena in fully-depleted silicon-on-insulator technologies
JP2021082094A (ja) * 2019-11-21 2021-05-27 ウィンボンド エレクトロニクス コーポレーション 電圧生成回路およびこれを用いた半導体装置
CN114779868B (zh) * 2022-06-22 2022-10-14 成都信息工程大学 一种适用于高速数字电路的低噪声稳压电源电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040135621A1 (en) * 2002-10-21 2004-07-15 Masaya Sumita Semiconductor integrated circuit apparatus
US20040169526A1 (en) * 2003-02-18 2004-09-02 Matsushita Electric Industrial Co., Ltd. Current driver circuit
US20100164607A1 (en) * 2008-12-25 2010-07-01 Elpida Memory, Inc. Semiconductor device that can adjust substrate voltage
US20110215862A1 (en) * 2010-03-02 2011-09-08 Stmicroelectronics (Rousset) Sas Internal supply voltage circuit of an integrated circuit
TWI501545B (zh) * 2013-12-13 2015-09-21 Univ Nat Taiwan 溫度補償電路及用於降低溫度係數的電流源電路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9201053A (nl) * 1992-06-15 1994-01-03 Koninkl Philips Electronics Nv Switched capacitor ladingspomp, alsmede zaagtandoscillator voorzien van een dergelijke switched capacitor ladingspomp.
US5397934A (en) * 1993-04-05 1995-03-14 National Semiconductor Corporation Apparatus and method for adjusting the threshold voltage of MOS transistors
US6411156B1 (en) * 1997-06-20 2002-06-25 Intel Corporation Employing transistor body bias in controlling chip parameters
JP2005536105A (ja) * 2002-08-08 2005-11-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ トランジスタのしきい値電圧を制御するための回路および装置
US7498865B2 (en) 2003-02-25 2009-03-03 Panasonic Corporation Semiconductor integrated circuit with reduced speed variations
JP5211692B2 (ja) * 2005-04-28 2013-06-12 日本電気株式会社 半導体装置
TWI451697B (zh) * 2006-05-03 2014-09-01 Synopsys Inc 極低功率類比補償電路
US8310298B2 (en) * 2006-09-20 2012-11-13 International Business Machines Corporation Ratioed feedback body voltage bias generator
US20090167420A1 (en) * 2007-12-28 2009-07-02 International Business Machines Corporation Design structure for regulating threshold voltage in transistor devices
EP2120124B1 (en) * 2008-05-13 2014-07-09 STMicroelectronics Srl Circuit for generating a temperature-compensated voltage reference, in particular for applications with supply voltages lower than 1V
JP4791581B2 (ja) * 2009-08-01 2011-10-12 株式会社半導体理工学研究センター サブスレッショルドディジタルｃｍｏｓ回路のための電源電圧制御回路及び制御方法
JP2011096950A (ja) 2009-10-30 2011-05-12 Elpida Memory Inc 半導体装置、センスアンプ回路、半導体装置の制御方法及びセンスアンプ回路の制御方法
JP5826153B2 (ja) * 2012-11-27 2015-12-02 三菱電機株式会社 半導体装置
WO2015136413A1 (en) * 2014-03-12 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9660647B2 (en) * 2014-10-27 2017-05-23 Sk Hynix Memory Solutions Inc. Calibration device and memory system having the same
US9762245B1 (en) * 2016-06-14 2017-09-12 Globalfoundries Inc. Semiconductor structure with back-gate switching
US10571939B2 (en) * 2017-09-29 2020-02-25 Arm Limited Configuration of voltage regulation circuitry

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040135621A1 (en) * 2002-10-21 2004-07-15 Masaya Sumita Semiconductor integrated circuit apparatus
US20040169526A1 (en) * 2003-02-18 2004-09-02 Matsushita Electric Industrial Co., Ltd. Current driver circuit
US20100164607A1 (en) * 2008-12-25 2010-07-01 Elpida Memory, Inc. Semiconductor device that can adjust substrate voltage
US20110215862A1 (en) * 2010-03-02 2011-09-08 Stmicroelectronics (Rousset) Sas Internal supply voltage circuit of an integrated circuit
TWI501545B (zh) * 2013-12-13 2015-09-21 Univ Nat Taiwan 溫度補償電路及用於降低溫度係數的電流源電路

Also Published As

Publication number Publication date
WO2018015791A1 (en) 2018-01-25
KR20190044053A (ko) 2019-04-29
US11012067B2 (en) 2021-05-18
TW201817167A (zh) 2018-05-01
US20190280688A1 (en) 2019-09-12
CN109845110B (zh) 2024-04-02
JP7113811B2 (ja) 2022-08-05
CN109845110A (zh) 2019-06-04
EP3488527A1 (en) 2019-05-29
KR102627217B1 (ko) 2024-01-19
JP2019523597A (ja) 2019-08-22

Similar Documents

Publication Publication Date Title
TWI732904B (zh) 用於補償類比及/或數位電路之製程電壓溫度變異的補償裝置
KR102509824B1 (ko) 발진기
TWI447553B (zh) 適用於邏輯系統的線性電壓調節電路
US20090079406A1 (en) High-voltage tolerant low-dropout dual-path voltage regulator with optimized regulator resistance and supply rejection
US5369354A (en) Intermediate voltage generating circuit having low output impedance
JP2007026337A (ja) 電圧レギュレータ
EP3462274B1 (en) Semiconductor devices for sensing voltages
US11175686B2 (en) Low-temperature drift ultra-low-power linear regulator
US9998099B2 (en) Feed-forward bias circuit
US20200019202A1 (en) Current source circuit
TWI680366B (zh) 單一電晶體控制的穩壓器及應用此穩壓器的積體電路
JP3491910B2 (ja) 演算増幅器
JP4627651B2 (ja) 定電圧発生回路
CN114172499A (zh) 复位电路
TWI528369B (zh) 參考供應電壓產生裝置
Kim et al. Optimal body biasing for minimum leakage power in standby mode
US11177803B2 (en) Threshold tracking power-on-reset circuit
JP2006155359A (ja) 降圧回路
JP2006155357A (ja) 降圧回路
KR102397443B1 (ko) 프로세스 및 온도 변화에 따라 변경되는 전압을 제공하는 집적 회로
CN107783578A (zh) Ldo电路
JP2012049925A (ja) 水晶発振回路用の電圧源回路
Utomo et al. Low dropout regulator with temperature coefficient curvature correction topology
KR20070073378A (ko) 저 전압용 내부 전압 발생회로