CN107783578A - Ldo电路 - Google Patents
Ldo电路 Download PDFInfo
- Publication number
- CN107783578A CN107783578A CN201610717546.8A CN201610717546A CN107783578A CN 107783578 A CN107783578 A CN 107783578A CN 201610717546 A CN201610717546 A CN 201610717546A CN 107783578 A CN107783578 A CN 107783578A
- Authority
- CN
- China
- Prior art keywords
- circuit
- transistor
- nmos pass
- bias
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
本申请公开了一种低功耗线性稳压器LDO电路，包括：一功率管，为所述功率管提供偏置电压的一偏置电压产生电路，为所述偏置电压产生电路提供偏置电流的一偏置电流产生电路。本申请可以降低电路的功耗和实现的复杂度，且可减小芯片面积。
Description
技术领域
本申请涉及芯片电源管理领域，特别是涉及一种低功耗LDO(LOW DROP-OUT线性稳压器)电路。
背景技术
近些年来，如何降低芯片的功耗成为芯片设计中的重要课题。在芯片的使用中，很多情况下芯片会处于低功耗待机状态。此时就需要一个低功耗的LDO电路为芯片提供电源。
传统的LDO电路由带隙参考电路，运算放大器和电阻等部分组成，其结构如图1所示。带隙参考电路产生一个与温度及电压无关的参考电压VREF，运算放大器与功率管MP3组成的反馈回路用来保持输出电压的稳定。
在传统LDO电路结构中，带隙参考电路和运算放大器均需要消耗功耗，因此降低传统结构的LDO电路功耗存在限制。
芯片在低功耗状态工作时所需要的电流会很小，如果在这种情况下采用传统LDO电路为其供电，可能会出现LDO电路本身消耗的静态电流大于芯片本身消耗电流的情况。
另外传统的LDO电路结构还需要进行补偿以保证环路的稳定性，从而使得电路的设计复杂度增加。
发明内容
本申请要解决的技术问题是提供一种LDO电路，可以降低电路的功耗和实现的复杂度，且可减小芯片面积。
为解决上述技术问题，本申请的LDO电路，包括：一功率管，为所述功率管提供偏置电压的一偏置电压产生电路，为所述偏置电压产生电路提供偏置电流的一偏置电流产生电路。
本申请没有采用运算放大器和带隙参考电路，电路运行稳定，可以有效降低电路功耗；电路结构简单，电路的设计复杂度降低，能减小芯片的面积。
附图说明
下面结合附图与具体实施方式对本申请作进一步详细的说明：
图1是传统的LDO电路原理图；
图2是本申请的低功耗LDO电路一实施例原理图。
具体实施方式
参见图2所示，本申请所述的低功耗LDO电路在下面的实施例中包括：一偏置电流产生电路，一偏置电压产生电路，一功率管。
所述偏置电流产生电路，由多个串联的PMOS晶体管PMOSC和第一NMOS晶体管MN1组成，其中，多个串联的PMOS晶体管PMOSC中，所有PMOS管的栅极均接地GND，第一个PMOS管的源极与电源电压VDD相连接，最后一个PMOS管的漏极与第一NMOS晶体管MN1的漏极和栅极相连接，第一NMOS晶体管MN1的源极接地GND。
多个串联的PMOS晶体管PMOSC用来产生大的电阻，该电阻与第一NMOS晶体管MN1结合可以产生一个偏置电流，偏置电流的大小可以通过改变PMOS管的个数和宽长比来调节。
所述偏置电压产生电路，由第二NMOS晶体管MN2、第一PMOS晶体管MP1，第二PMOS晶体管MP2和多个采用二极管连接方式串联连接的MOS管MOSC构成，通过调整串联的MOS管个数、类型、宽长比以及偏置电流的大小来产生不同的偏置电压。
第一PMOS晶体管MP1和第二PMOS晶体管MP2的源极与电源电压VDD相连接，第一PMOS晶体管MP1的栅极和漏极、第二PMOS晶体管MP2的栅极与第二NMOS晶体管MN2的漏极相连接；第二NMOS晶体管MN2的栅极与所述偏置电流产生电路中的第一NMOS晶体管MN1的栅极相连接，第二NMOS晶体管MN2的源极接地GND。
第二PMOS晶体管MP2的漏极与多个采用二极管连接方式串联连接的MOS管MOSC中的第一个NMOS晶体管的漏极和栅极相连接，多个采用二极管连接方式串联连接的MOS晶体管MOSC中最后一个PMOS晶体管的漏极接地GND。
在本实施例中，所述偏置电压产生电路的多个采用二极管连接方式串联连接的MOS管MOSC，由两个采用二极管连接方式的NMOS晶体管和一个采用二极管连接方式的PMOS晶体管组成。这样产生的偏置电压Vbias约为2Vgsn+|Vgs|，Vgsn、Vgsp分别为NMOS晶体管和PMOS晶体管的栅源电压，由此，本申请所述的低功耗LDO电路的输出电压为Vgsn+|Vgsp|，可以确保输出电压VOUT满足数字电路的要求。
所述功率管，由第三NMOS晶体管MN3构成。第三NMOS晶体管MN3的漏极与电源电压VDD相连接，其栅极与所述偏置电压产生电路中第二PMOS晶体管MP2的漏极相连接，其源极与负载电路LOAD和电容C1的一端相连接，负载电路LOAD和电容C1的另一端接地GND。第三NMOS晶体管MN3的源极作为电路的输出端输出电压VOUT。
所述偏置电流通过电流镜电路(第一NMOS管MN1和第二NMOS管MN2，第一PMOS晶体管MP1和第二PMOS晶体管MP2)加到采用二极管方式串联连接的多个MOS晶体管MOSC上，从而为功率管MN3的栅极提供偏置电压Vbias，这样LDO电路的输出电压值为Vbias-Vgs，Vgs为功率管的栅源电压值；通过调节偏置电压Vbias的大小可以改变LDO电路的输出电压VOUT。
Claims (6)
1.一种线性稳压器LDO电路，其特征在于，包括：一功率管，为所述功率管提供偏置电压的一偏置电压产生电路，为所述偏置电压产生电路提供偏置电流的一偏置电流产生电路。
2.如权利要求1所述的电路，其特征在于：所述偏置电流产生电路，由多个串联的PMOS晶体管和第一NMOS晶体管组成，其中，多个串联的PMOS晶体管中，所有PMOS管的栅极均接地，第一个PMOS管的源极与电源电压相连接，最后一个PMOS管的漏极与第一NMOS晶体管的漏极和栅极相连接，第一NMOS晶体管的源极接地。
3.如权利要求2所述的电路，其特征在于：通过改变所述多个串联的PMOS晶体管的个数和宽长比来调节偏置电流的大小。
4.如权利要求1或2所述的电路，其特征在于：所述偏置电压产生电路，由第二NMOS晶体管、第一PMOS晶体管，第二PMOS晶体管和多个采用二极管连接方式串联连接的MOS晶体管构成；第一PMOS晶体管和第二PMOS晶体管的源极与电源电压相连接，第一PMOS晶体管的栅极和漏极、第二PMOS晶体管的栅极与第二NMOS晶体管的漏极相连接；第二NMOS晶体管的栅极与所述偏置电流产生电路中的第一NMOS晶体管的栅极相连接，第二NMOS晶体管的源极接地；第二PMOS晶体管的漏极与多个采用二极管连接方式串联连接的MOS晶体管中的第一个NMOS晶体管的漏极和栅极相连接，多个采用二极管连接方式串联连接的MOS晶体管中最后一个PMOS晶体管的漏极接地GND。
5.如权利要求4所述的电路，其特征在于：所述功率管，由第三NMOS晶体管构成；第三NMOS晶体管的漏极与电源电压相连接，其栅极与所述偏置电压产生电路中第二PMOS晶体管的漏极相连接，负载电路连接在第三NMOS晶体管的源极与地之间。
6.如权利要求4所述的电路，其特征在于：通过调整所述多个采用二极管连接方式串联连接的MOS晶体管个数、类型、宽长比和/或偏置电流的大小来产生不同的偏置电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610717546.8A CN107783578A (zh) | 2016-08-24 | 2016-08-24 | Ldo电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610717546.8A CN107783578A (zh) | 2016-08-24 | 2016-08-24 | Ldo电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107783578A true CN107783578A (zh) | 2018-03-09 |
Family
ID=61388769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610717546.8A Withdrawn CN107783578A (zh) | 2016-08-24 | 2016-08-24 | Ldo电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107783578A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109947167A (zh) * | 2019-03-14 | 2019-06-28 | 上海奥令科电子科技有限公司 | 一种负压线性稳压器 |
-
2016
- 2016-08-24 CN CN201610717546.8A patent/CN107783578A/zh not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109947167A (zh) * | 2019-03-14 | 2019-06-28 | 上海奥令科电子科技有限公司 | 一种负压线性稳压器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9030186B2 (en) | Bandgap reference circuit and regulator circuit with common amplifier | |
| CN102176185B (zh) | 亚阈值cmos基准源 | |
| CN103389766B (zh) | 一种亚阈值非带隙基准电压源 | |
| KR20100077271A (ko) | 기준전압 발생회로 | |
| US20140103900A1 (en) | Low power reference generator circuit | |
| JP2005148942A (ja) | 定電圧回路 | |
| CN109450415A (zh) | 一种延迟电路 | |
| CN102495661A (zh) | 一种基于两种阈值电压mos器件的带隙基准电路 | |
| CN111190453A (zh) | 高电源抑制比基准电路 | |
| TW201817167A (zh) | 用於補償類比及／或數位電路之製程電壓溫度變異的補償裝置 | |
| CN113485505B (zh) | 高压低功耗带隙基准电压源 | |
| JP2011048601A (ja) | 基準電流電圧発生回路 | |
| CN104049668B (zh) | 低压差线性稳压器 | |
| CN106020322A (zh) | 一种低功耗cmos基准源电路 | |
| KR20070087987A (ko) | 저전압 레귤레이티드 캐스코드 회로 및 이를 이용한 시모스아날로그 회로 | |
| CN110377094B (zh) | 一种低温漂极低功耗线性稳压器 | |
| CN101667050B (zh) | 高精度电压基准电路 | |
| CN103440011A (zh) | 具有压差补偿的线性恒流源电路 | |
| CN101853037A (zh) | 一种节能稳压器 | |
| CN202257343U (zh) | 低压带隙基准电压产生电路 | |
| JP3216880U (ja) | チップの低電力デジタル回路用のリニア電圧管理装置 | |
| CN107783578A (zh) | Ldo电路 | |
| CN107979285B (zh) | 一种电源转换电路 | |
| Pérez-Bailón et al. | A power efficient LDO regulator for portable CMOS SoC measurement systems | |
| Rikan et al. | A low leakage retention LDO and leakage-based BGR with 120nA quiescent current |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20180309 |
|
| WW01 | Invention patent application withdrawn after publication |