CN102279610A - 一种极低功耗、宽温度范围亚阈值基准电压源 - Google Patents

Abstract

本发明涉及一种极低功耗、宽温度范围带隙基准源，属于模拟集成电路设计领域。该基准源包括启动电路、基准电压产生电路、基准电压输出电路和电压缓冲器；启动电路与基准电压产生电路相连，基准电压产生电路与基准电压输出电路相连，基准电压输出电路连接到缓冲器；其中，启动电路用于保证电路在启动过程时能够脱离非理想工作点并进入正常工作点，并保证在电源电压受到干扰时电路能够不偏离正常工作点，基准电压产生电路用于给电路提供偏置电流以及产生一个独立于地的基准电压，基准电压输出电路用于输出一个相对地电位的基准电压。本发明在极低功耗，较宽的温度范围内下可以实现较低的基准电压温度系数，而且对工艺的敏感性很低。

Description

一种极低功耗、宽温度范围亚阈值基准电压源

技术领域

本发明属于模拟集成电路领域，特别涉及一种极低功耗、宽温度范围亚阈值型电压基准源电路。

背景技术

电压基准源是集成电路中不可或缺的构成模块，它的作用是为其他电路模块提供一个对电源电压、温度等无关的基准电压。随着标准CMOS工艺进入深亚微米时代，电源电压必须随着工艺的进步而下降，同时器件的本征增益也随着工艺的进步而变小。因此，模拟集成电路遇到了越来越大的挑战。此外，随着基于电池的移动设备的迅速增加，功耗问题越来越成为集成电路设计的瓶颈。

为了适应工艺的进步和低功耗电路设计的需求，电压基准源也必须降低功耗。为了降低基准源系统的功耗，各国论文、专利中已经提出了很多方法。对于基于三极管的传统电压基准源，降低功耗最直接的方法是增加电阻的阻值，从而使基准源电路中每条支路的电流降低。对于功耗为纳瓦级的电压基准源电路来说，各条支路的电阻阻值一般为兆欧量级，这会占用很大的版图面积，而且因为电阻产生的输出噪声也会增大。对于基于亚阈值结构的电压基准源来说，由于电路中的MOS管工作于亚阈值区，因此亚阈值结构的电压基准源的功耗一般会在微瓦以下的极低功耗。

国际上有关亚阈值结构电压基准源的文献报导了一种典型的典型亚阈值结构电压基准源的输出电路结构，如图1所示，该电路设计适用的温度范围一般是-20℃-80℃，基本符合大部分民用电子产品的要求。

图1中的电路在高温下器件参数的变化以及亚阈值基准源电路可靠性下降的原因说明如下：

图1中所示电路主要由两个电流镜PMOS管以及1个高阈值的NMOS管M_tk以及一个普通阈值的NMOS管M_th组成。其连接关系如下：M_tk的源极和衬底与地相连，栅极与M_th的栅极相连，漏极与M_th的源极相连；M_th的源极与M_tk的漏极相连，衬底与地相连，栅极与源极以及电流镜PMOS管M₂的漏极相连。

M_tk与M_th均工作于亚阈值区，亚阈值区MOS管的源漏电流I_D满足表达式(1)：

$I_D=\frac{W}{L}{I}_0\exp \left(\frac{V_{\mathrm{gs}}-V_{\mathrm{th}}}{\mathrm{\η}{V}_T}\right)---\left(1\right)$

其中，I₀是MOS管工作于亚阈值区的本征电流，V_gs为MOS管的栅源电压，V_th为MOS管的阈值电压，V_T是一个正比于绝对温度T的一个电压值，常温下约为26mV，W是MOS管的沟道宽度，L是MOS管的沟道长度，η是一个与工艺相关的值。

式(2)为在不考虑漏电流的情况下，即流过M_tk与M_th的电流相等，理想基准电压的表达式，基准电压为M_tk与M_th栅源电压的差值：

$V_{\mathrm{bg}}\left(\mathrm{ideal}\right)=V_{\mathrm{gs},\mathrm{tk}}-V_{\mathrm{gs},\mathrm{tn}}=V_{\mathrm{th},\mathrm{tk}}-V_{\mathrm{th},\mathrm{tn}}+\frac{\mathrm{\ηkT}}{q}\ln \left[\frac{t_{\mathrm{ox},\mathrm{tk}}{(W/L)}_{\mathrm{tn}}}{t_{\mathrm{ox},\mathrm{tn}}{(W/L)}_{\mathrm{tk}}}\right]---\left(2\right)$

其中，k是波尔兹曼常数，q为电子的电荷量，t_ox是MOS管栅的厚度。

由于M_tn的源极电位高于衬底电位，考虑到高温下的过载流子效应，有一部分电流将从M_tn的源极和衬底之间漏掉。这样，流过M_th的电流将小于流过M_tk的电流，表达式(2)将被修正为表达式(3)：

$V_{\mathrm{bg}}=V_{\mathrm{gs},\mathrm{tk}}-V_{\mathrm{gs},\mathrm{tn}}=V_{\mathrm{th},\mathrm{tk}}-V_{\mathrm{th},\mathrm{tn}}+\frac{\mathrm{\ηkT}}{q}\ln [\frac{t_{\mathrm{ox},\mathrm{tk}}{(W/L)}_{\mathrm{tn}}}{t_{\mathrm{ox},\mathrm{tn}}{(W/L)}_{\mathrm{tk}}}\×\frac{I_{D,\mathrm{tk}}}{I_{D,\mathrm{th}}}]---\left(3\right)$

$=V_{\mathrm{bg}}\left(\mathrm{ideal}\right)+\frac{\mathrm{\ηkT}}{q}\ln \left(\frac{I_{D,\mathrm{tk}}}{I_{D,\mathrm{th}}}\right)=V_{\mathrm{bg}}\left(\mathrm{ideal}\right)+V_{\mathrm{bg}}\left(\mathrm{error}\right)$

其中，I_D为MOS管的源漏电流。

基准电压温度系数TC见表达式(4)

$\mathrm{TC}=\frac{V_{\mathrm{bg}}\left(\mathrm{error}\right)}{V_{\mathrm{bg}}*\mathrm{TR}}\×{10}^6\≈\frac{V_{\mathrm{bg}}\left(\mathrm{error}\right)}{V_{\mathrm{bg}}\left(\mathrm{ideal}\right)*\mathrm{TR}}\×{10}^6---\left(4\right)$

其中，TR为温度的变化范围。

这样，高温下，基准电压值就偏离了预设值，并且其温度稳定性也会变差。以umc0.18um工艺下的某基准源电路为例说明。在150℃时，如果每条支路的电流为10nA，M_tn的源衬漏电流将会达到8nA，基准电压的偏差值V_bg(error)为41.8mV，TC的误差值达到424ppm/℃。

随着工艺的改进，器件特征尺寸的缩小，MOS器件的栅越来越薄，漏电流会越来越大，这个效应会更加明显。

由于某些领域的电子产品要求器件能够工作于125℃以上，这时就需要对限制亚阈值结构电压基准源温度适用范围的因素进行分析，并做出改进，使之具备较宽的工作温度范围。

发明内容

本发明的目的是为克服现有技术中的不足，提供一种极低功耗、宽温度范围带隙电压基准源，本发明具有应用温度范围宽，输出电压灵活度高，电路结构简单等显著优点，特别适用于低功耗、高温可靠性要求高的集成电路的应用。

本发明提供的一种极低功耗、宽温度范围亚阈值基准电压源，其特征在于，该基准源电路包括启动电路、基准电压产生电路，基准电压输出电路以及缓冲器电路四部分；其中，启动电路与基准电压产生电路相连，基准电压产生电路与基准电压输出电路相连，基准电压输出电路连接到电压缓冲器；启动电路用于保证电路在上电后整个电路能够摆脱非正常工作状态而工作于正常的工作状态；基准电压产生电路用于产生一个恰当的电流以及一个与温度和电源电压无关的基准电压；基准电压输出电路将该基准电压复制后输出；缓冲器电路用于增强电压基准源电路的驱动能力。

本发明的优点和积极效果：

本发明利用亚阈值结构实现的具有较好温度系数、以及较宽温度范围的电压基准源。该电路结构简单，可以工作中1V的低电压电源电压下，在消耗很小的静态功耗的情况下实现一种较低温度系数、较宽温度范围(可工作于-40℃-150℃)的电压基准源，特别适用于便携式移动设备等低电压、低功耗系统中，同时适用于某些对高温可靠性要求较高的系统中。

附图说明

图1为一种典型亚阈值结构电压基准源的输出电路结构；

图2本发明的组成框图；

图3为本发明的具体实施电路结构图；

图4为本发明的基准电压产生电路中的运算放大器AMP的组成电路结构图。

具体实施方式

下面将参考附图，结合实施例，对本发明进行详细描述，以更加明确本发明的目的、实施过程和优点。

本发明的一种极低功耗、宽温度范围亚阈值基准电压源如图2所示，它由启动电路、基准电压产生电路，基准电压输出电路以及缓冲器电路组成。

启动电路用于保证电路在上电后整个电路能够摆脱非正常工作状态而进入正常的工作状态，并保证在电源电压受到干扰时电路能够不偏离正常工作点；

基准电压产生电路用于产生一个与电源电压、温度以及工艺弱相关的基准电压，以及产生整个电路工作所需的偏置电流；

基准电压输出电路用于复制并输出一个相对于地电位的基准电压；

缓冲器电器是用于增强电压基准源电路的驱动能力；

上述各部分电路的连接关系为：启动电路与基准电压产生电路相连，基准电压产生电路与基准电压输出电路相连，基准电压输出电路与电压缓冲器连接

本发明的基准电压源的实施电路如图3所示，各部分电路分别说明如下：

启动电路如图3中虚线框I所示，它由NMOS管M₁₀，M₁₁，M₁₃和PMOS管M₁₂组成，其中，PMOS管M₁₂的栅极和漏极相连，并与NMOS管M₁₁的漏极相连，其源极与电源相连；NMOS管M₁₁的漏极与栅极相连，源极与NMOS管M₁₀的漏极以及NMOS管M₁₃的栅极相连；NMOS管M₁₀的源极与地相连，栅极与基准电压输出电路中的PMOS管M₆的漏极相连；NMOS管M₁₃的源极与地相连，漏极与基准电压产生电路中的运放输出相连。

启动电路的工作原理为：若基准电压源电路进入非理想工作点，即PMOS管M₁₂的栅极电压很高而且输出电流为零，这时启动电路中的NMOS管M₁₀被关断，从而使点A的电压处于高电位；这时，NMOS管M₁₃导通，从而将点B处的电压拉低，这时PMOS管M₄，M₅，M₆导通，电路开始工作，从而输出电压达到设定值。当输出电压达到设定值后，启动电路中的NMOS管M₁₀导通，从而拉低点A处的电压，这时，NMOS管M₁₃关断，使启动电路与主体电路(明确什么电路)分离。PMOS管M₁₀，NMOS管M₁₁分别处于二极管连接形式并进行串联，主要目的是为了降低启动电路在主体电路进入设定的工作区域后的静态电流。当整个电路工作于正常的工作状态时，启动电路中的MOS管均处于亚阈值区域。

基准电压产生电路如图3中虚线框II所示，该电路是图1中亚阈值基准源电路结构的改进。基准电压产生电路由2个NMOS管(M₁，M₂)，3个PMOS管(M₃，M₄，M₅)以及一个运放AMP构成，其中，M₁是高阈值(常温下典型值约为0.6V)NMOS管，连接关系为：PMOS管M₄与M₅构成电流镜，运放用于钳制M₄与M₅的漏极，使之电位相等，PMOS管M₃是二极管链接，用来复制基准电压；NMOS管M₁的源极与地相连，漏极与栅极相连并且与运放的负输入端V_IN2以及PMOS管M₄的漏极相连；NMOS管M₂的源极与地相连，漏极与栅极相连并且与PMOS管M₃的漏极相连；PMOS管M₄的源极与电源相连，栅极与PMOS管M₅的栅极以及运放的输出相连；PMOS管M₅的源极与电源相连，漏极与PMOS管M₃的源极以及运放的正输入端V_IN1相连；其中运算放大器AMP的组成如图4所示，由3个NMOS管(M₁₄，M₁₅，M₁₈)以及2个PMOS管(M₁₆，M₁₇)构成，其结构是一个最基本的一阶差转单运放。

本电路对图1电路的改进是将M_tk与M_th分开置于两条支路中，使得其源极均可与地相连，不存在源衬电位差而导致的高温下漏电。用运放来牵制两条支路中的两个节点的电位，使得两个NMOS的管的栅源电压可以求差，从而得到了基准电压，如图3所示，这个电压值被加在了二极管连接的PMOS管M₃的两端。

本基准电压输出电路的作用是复制基准电压产生电路中PMOS管M₃上的电压，输出一个相对于地电位的基准电压。本电路如图3中虚线框III所示，由4个PMOS管M₆、M₇、M₈、M₉组成，PMOS管M₆的源极与电源相连，栅极与基准电压产生电路中的PMOS管M₄，M₅的栅极相连，漏极与PMOS管M₇的源极相连；PMOS管M₇的栅极与漏极相连，并且与PMOS管M₈的源极相连；PMOS管M₈的栅极与漏极相连，并且与PMOS管M₉的源极相连；PMOS管M₉的栅极和漏极相连，并且与地相连其中M₇，M₈，M₉。3个PMOS管是与M₃一样的PMOS管，因此可以得到1-3倍于最小基准电压的基准输出。

在上述实施中，缓冲器采用运算放大器构成常规的一个电压跟随器。对于选用的运算放大器，应保证以下几点：第一应保证运算放大器有足够高的增益，使其输出电压能够良好的跟随基准电压。增益越高，跟随特性越好。第二应保证具有足够强的驱动能力以保证将负载驱动到V_REF电位上。

为了便于充分理解本发明，上面对本发明的详细描述中阐述了很多具体细节，其中没有对集成电路中的基本公式、方法和电路进行详细的描述，以避免冲淡本发明的主要内容。但是，没有这些细节也可以实施本发明，对于从事本领域的人员来说这是显而易见的。

除了上述实例中给出的电路结构外，本领域的技术人员还可以根据本发明的补偿理论，运用集成电路设计理论和原理设计出其他形式的带隙基准源。在不背离本发明的精神和范围的前提下，可以设计出的电路形式还有很多，但是，他们均属于所附权利要求的保护范围。

Claims (3)

1.一种极低功耗、宽温度范围亚阈值基准电压源，其特征在于，该基准源电路包括启动电路、基准电压产生电路，基准电压输出电路以及缓冲器电路四部分；其中，启动电路与基准电压产生电路相连，基准电压产生电路与基准电压输出电路相连，基准电压输出电路连接到电压缓冲器；启动电路用于保证电路在上电后整个电路能够摆脱非正常工作状态而工作于正常的工作状态；基准电压产生电路用于产生一个恰当的电流以及一个与温度和电源电压无关的基准电压；基准电压输出电路将该基准电压复制后输出；缓冲器电路用于增强电压基准源电路的驱动能力。

2.如权利要求1所述的基准电压源，其特征在于，所述启动电路由1个PMOS管(M₁₂)以及3个NMOS管(M₁₀，M₁₁，M₁₃)构成，连接关系为：第一PMOS管(M₁₂)的栅极和漏极相连，并与第二NMOS管(M₁₁)的漏极相连，其源极与电源相连；第二NMOS管(M₁₁)的漏极与栅极相连，源极与第一NMOS管(M₁₀)的漏极以及第三NMOS管(M₁₃)的栅极相连；第一NMOS管(M₁₀)的源极与地相连，栅极与基准电压输出电路中的第五PMOS管(M₆)的漏极相连；第三NMOS管(M₁₃)的源极与地相连，漏极与基准电压产生电路中的运放输出相连；基准电压产生电路由2个NMOS管(M₁，M₂)，3个PMOS管(M₃，M₄，M₅)以及一个运放(AMP)构成，连接关系为：第四NMOS管(M₁)的源极与地相连，漏极与栅极相连并且与运放(AMP)的负输入端V_IN2以及第三PMOS管(M₄)的漏极相连；第五NMOS管(M₂)的源极与地相连，漏极与栅极相连并且与第二PMOS管(M₃)的漏极相连；第三PMOS管(M₄)的源极与电源相连，栅极与第四PMOS管(M₅)的栅极以及运放(AMP)的输出相连；第四PMOS管(M₅)的源极与电源相连，漏极与第二PMOS管(M₃)的源极以及运放(AMP)的正输入端V_IN1相连；基准电压输出电路由4个PMOS管(M₆，M₇，M₈，M₉)构成，其中第五PMOS管(M₆)采用电流镜像管，第六PMOS管(M₇)，第七PMOS管(M₈)与第八PMOS管(M₉)采用电压复制管，与基准电压产生电路的第二PMOS管(M₃)管完全相同，连接关系为：第五PMOS管(M₆)的源极与电源相连，栅极与基准电压产生电路中的第三PMOS管(M₄)，第四PMOS管(M₅)的栅极相连，漏极与第六PMOS管(M₇)的源极相连；第六PMOS管(M₇)的栅极与漏极相连，并且与第七PMOS管(M₈)的源极相连；第七PMOS管(M₈)的栅极与漏极相连，并且与第八PMOS管(M₉)的源极相连；第八PMOS管(M₉)的栅极和漏极相连，并且与地相连，PMOS管(M₉，M₈，M₇)的源极均作为基准电压输出接点，其电位分别对应于最小基准电压的1倍，2倍，3倍。

3.如权利要求2所述的基准电压源，其特征在于，所述基准电压产生电路中的运放AMP由3个NMOS管(M₁₄，M₁₅，M₁₈)以及2个PMOS管(M₁₆，M₁₇)构成，其连接关系为：第六NMOS管(M₁₈)的源极与地相连，栅极与基准电压产生电路中的节点(V_A)相连，漏极与第七NMOS管(M₁₄)以及第八NMOS管(M₁₅)的源极相连；第七NMOS管(M₁₄)的栅极作为运放的正输入端V_IN1，漏极与第九PMOS管(M₁₆)的漏极相连；第八NMOS管(M₁₅)的栅极作为运放的负输入端V_IN2，漏极与第十PMOS管(M₁₇)的漏极相连；第九PMOS管(M₁₆)的源极与电源相连，栅极与漏极相连并且与第十PMOS管(M₁₇)的栅极相连；第十PMOS管(M₁₇)的源极与电源相连，漏极作为运放的输出。

Images