CN107479616A - 一种超低功耗带隙基准电路 - Google Patents
一种超低功耗带隙基准电路 Download PDFInfo
- Publication number
- CN107479616A CN107479616A CN201710671418.9A CN201710671418A CN107479616A CN 107479616 A CN107479616 A CN 107479616A CN 201710671418 A CN201710671418 A CN 201710671418A CN 107479616 A CN107479616 A CN 107479616A
- Authority
- CN
- China
- Prior art keywords
- oxide
- metal
- semiconductor
- circuit
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及带隙基准电路领域，尤指一种超低功耗带隙基准电路。包括启动电路、偏置电路、亚阀值区工作电路、基准电压输出电路、基准电流输出电路，所述启动电路与偏置电路输入端连接，所述偏置电路分别与启动电路、基准电压输出电路和基准电流输出电路连接，且提供电流偏置；本发明的超低功耗带隙基准电路主要包括启动电路、偏置电路、亚阀值区工作电路、基准电压输出电路和基准电流输出电路，结构简单，减少了芯片面积和功耗，能够保证在不同的电源电压下提供一个稳定的基准电流，同时保证在不同的温度和电源电压下提供一个稳定的基准电压。
Description
技术领域
本发明涉及带隙基准电路领域，尤指一种超低功耗带隙基准电路。
背景技术
常规的零温度系数带隙基准源是利用二极管正向导通电压具有负温度系数，和两个工作在不相等的电流密度下双极晶体管基级和发射级电压的差值与绝对温度成正比，利用正温度系数和负温度系数两个电路叠加得到一个零温度系数的基准源电路。
隙基准电路主要应用在芯片内部的模拟电路中，为系统提供一个不随温度和电源电压变化的基准电压。基准电压可以用于比较器和ADC等模块的参考电压，基准电流可以用于运放和比较器等模拟模块的偏置电流。由于基准电压不随温度变化，不随电源电压变化，用它当作基准的电路的输出受电源和温度的影响较小。如LDO的参考电压就通常采用带隙基准电压，因此LDO的输出电压，在其工作范围内其输出电压随输入电压的变化较小，随温度变化也较小，可以在不同的温度和电源输入电压下提供一个稳定的输出电压。
传统的带隙基准电路往往需要运放，使得基准电路的功耗增加，同时为了得到不同的电流密度下工作的双极型晶体管，需要成一定面积比例的两路双极型晶体管，这无形中也增加了芯片面积。因此传统的基准电压电路主要存在功耗较高，面积较大的问题。
发明内容
为解决上述问题，本发明提供一种节省了面积和功耗的超低功耗带隙基准电路。
为实现上述目的，本发明采用的技术方案是：一种超低功耗带隙基准电路，包括启动电路、偏置电路、亚阀值区工作电路、基准电压输出电路、基准电流输出电路，所述启动电路与偏置电路输入端连接，所述偏置电路分别与启动电路、基准电压输出电路和基准电流输出电路连接，且提供电流偏置；
所述亚阀值区工作电路包括第一MOS管M1、第二MOS管M2、第三MOS管M3，所述第一MOS管M1、第二MOS管M2和第三MOS管M3均工作在亚阀值区，所述第一MOS管M1栅极与漏极短接，且还与第三MOS管M3的源极连接，所述第三MOS管M3的栅极与漏极短接，且还与偏置电路连接，所述第一MOS管M1的栅极与第二MOS管M2的栅极连接，所述第一MOS管M1和第二MOS管M2的源极还与启动电路连接；
所述基准电压输出电路包括三极管Q1、第二电阻R2、第十四MOS管M14、第十五MOS管M15，所述三极管Q1的基极和集电极短接，且分别与启动电路和亚阀值区工作电路连接，所述三极管Q1的发射极通过第二电阻R2与第十五MOS管M15的漏极连接，且所述第十五MOS管M15漏极作为基准电压输出端，所述第十五MOS管M15的源极与第十四MOS管M14的漏接连接，所述第十四MOS管M14的源极分别与启动电路、基准电流输出电路、偏置电路连接。
具体地，所述启动电路包括第九MOS管M9、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20、第二十一MOS管M21，所述第十七MOS管M17的栅极与电源VDD连接，漏极分别与第十六MOS管M16、第十八MOS管M18的栅极连接，所述第十七MOS管M17的源极与第十八MOS管M18的源极连接，且还与三极管Q1的基极连接，所述第十六MOS管M16的漏极和源极均与第二十MOS管M20的源极连接，所述第二十MOS管M20的漏极与第十九MOS管M19的源极连接，所述第十九MOS管M19的漏极与第十八MOS管M18的漏极连接，所述第十八MOS管M18的源极与第二十一MOS管M21的漏极连接，所述第二十MOS管M20、第十九MOS管M19的栅极均与偏置电路连接，所述第二十一MOS管M21的栅极与第九MOS管M9的栅极连接，所述第九MOS管M9的源极和漏极与偏置电路连接。
其中，所述第九MOS管M9、第十六MOS管M16、第十九MOS管M19、第二十MOS管M20均为NMOS管，所述第十七MOS管M17、第十八MOS管M18和第二十一MOS管M21均为PMOS管。
具体地，所述偏置电路包括第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13，所述第十MOS管M10源极与第十四MOS管M14的源极连接，漏极与第十一MOS管M11的源极连接，所述第十一MOS管M11的漏极与第十二MOS管M12的漏极连接，所述第十二MOS管M12的源极与第十三MOS管M13的漏极连接，所述第十三MOS管M13的源极与三极管Q1的基极连接，所述第十MOS管M10、第十一MOS管M11和第十二MSO管M12的栅极分别与启动电路连接，所述第十二MOS管M12的栅极还与第三MOS管M3的漏极连接，所述第十三MOS管M13的栅极与第一MOS管M1的漏极连接。
其中，所述第十MOS管M10和第十一MOS管M11均为NMOS管，所述第十二MOS管M12和第十三MOS管M13均为PMOS管。
具体地，所述基准电流输出电路包括第二十三MOS管M23、第二十四MOS管M24，所述第二十三MOS管M23的源极与第十四MOS管M14的源极连接，漏极与第二十四MOS管M24的源极连接，所述第二十三MOS管M23和第二十四MOS管M24的栅极分别与启动电路连接，所述第二十四MOS管M24的漏极作为基准电流输出端。
本发明的有益效果在于：本发明的超低功耗带隙基准电路主要包括启动电路、偏置电路、亚阀值区工作电路、基准电压输出电路和基准电流输出电路，结构简单，减少了芯片面积和功耗，能够保证在不同的电源电压下提供一个稳定的基准电流，同时保证在不同的温度和电源电压下提供一个稳定的基准电压。
附图说明
图1 是本发明的电路原理图。
图2 是本具体实施例基准电压随电源电压变化的曲线图。
图3 是本具体实施例基准电压随温度变化的曲线图。
附图标号说明：1. 启动电路；2. 偏置电路；3. 亚阀值区工作电路；4.基准电压输出电路；5.基准电流输出电路。
具体实施方式
请参阅图1所示，本发明关于一种超低功耗带隙基准电路，包括启动电路1、偏置电路2、亚阀值区工作电路3、基准电压输出电路4、基准电流输出电路5，所述启动电路1分别与、基准电压输出电路4、基准电流输出电路5和偏置电路2输入端连接，所述偏置电路2分别为启动电路1、基准电压输出电路4和基准电流输出电路5提供电流偏置；
所述亚阀值区工作电路3包括第一MOS管、第二MOS管、第三MOS管，所述第一MOS管、第二MOS管和第三MOS管均工作在亚阀值区，所述第一MOS管栅极与漏极短接，且还与第三MOS管的源极连接，所述第三MOS管的栅极与漏极短接，且还与偏置电路2连接，所述第一MOS管的栅极与第二MOS管的栅极连接，所述第一MOS管和第二MOS管的源极还与启动电路1连接；
所述基准电压输出电路4包括三极管、第二电阻、第十四MOS管、第十五MOS管，所述三极管的基极和集电极短接，且分别与启动电路和亚阀值区工作电路连接，所述三极管的发射极通过第二电阻与第十五MOS管的漏极连接，且所述第十五MOS管漏极作为基准电压输出端，所述第十五MOS管的源极与第十四MOS管的漏接连接，所述第十四MOS管的源极分别与启动电路1、基准电流输出电路5、偏置电路2连接。即所述第十五MOS管M15的栅极分别与偏置电路中的第十一MOS管M11的栅极、基准电流输出电路中第二十四MOS管M24的栅极以及启动电路中第十九MOS管M19的栅极相连接；同理，所述十四MOS管M14的栅极连接关系与之类似，分别与第七MOS管M7、第八MOS管M8、第十MOS管M10、第二十三MOS管M23和第二十MOS管M20的栅极相连接。
具体地，所述启动电路1包括第九MOS管、第十六MOS管、第十七MOS管、第十八MOS管、第十九MOS管、第二十MOS管、第二十一MOS管，所述第十七MOS管的栅极与电源VDD连接，漏极分别与第十六MOS管、第十八MOS管的栅极连接，所述第十七MOS管的源极与第十八MOS管的源极连接，且还与三极管的基极连接，所述第十六MOS管的漏极和源极均与第二十MOS管的源极连接，所述第二十MOS管的漏极与第十九MOS管的源极连接，所述第十九MOS管的漏极与第十八MOS管的漏极连接，所述第十八MOS管的源极与第二十一MOS管的漏极连接，所述第二十MOS管、第十九MOS管的栅极均与偏置电路连接，所述第二十一MOS管的栅极与第九MOS管的栅极连接，所述第九MOS管的源极和漏极与偏置电路2连接。
其中，所述第九MOS管、第十六MOS管、第十九MOS管、第二十MOS管均为NMOS管，所述第十七MOS管、第十八MOS管和第二十一MOS管均为PMOS管。
具体地，所述偏置电路2包括第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管，所述第十MOS管源极与第十四MOS管的源极连接，漏极与第十一MOS管的源极连接，所述第十一MOS管的漏极与第十二MOS管的漏极连接，所述第十二MOS管的源极与第十三MOS管的漏极连接，所述第十三MOS管的源极与三极管的基极连接，所述第十MOS管、第十一MOS管和第十二MSO管的栅极分别与启动电路1连接，所述第十二MOS管的栅极还与第三MOS管的漏极连接，所述第十三MOS管的栅极与第一MOS管的漏极连接。
其中，所述第十MOS管和第十一MOS管均为NMOS管，所述第十二MOS管和第十三MOS管均为PMOS管。该偏置电路2主要为第五MOS管M5、第二十四MOS管M24、第十五MOS管M15和第十九MOS管M19提供偏置，第十二MOS管M12和第十三MOS管M13的偏置电压由第三MOS管M3和第一MOS管M1的漏极电压来决定。
具体地，所述基准电流输出电路5包括第二十三MOS管、第二十四MOS管，所述第二十三MOS管的源极与第十四MOS管的源极连接，漏极与第二十四MOS管的源极连接，所述第二十三MOS管和第二十四MOS管的栅极分别与启动电路1连接，所述第二十四MOS管的漏极作为基准电流输出端。
与现有技术相比，本发明的超低功耗带隙基准电路主要包括启动电路1、偏置电路2、亚阀值区工作电路3、基准电压输出电路4和基准电流输出电路5，结构简单，减少了芯片面积和功耗，能够保证在不同的电源电压下提供一个稳定的基准电流，同时保证在不同的温度和电源电压下提供一个稳定的基准电压。
下面通过具体实施例对本发明作进一步的说明。
本具体实施例的带隙基准电路如图1所示，为了节省功耗，第一MOS管M1和第三MOS管M3都工作在亚阈值区。根据第一MOS管M1和第二MOS管M2的栅电压相同，有VGS1 ＝ VGS2 ＋IR；由于第一MOS管M1和第三MOS管M3工作在亚阈值区，电流I＝I0exp[VGS ／(nkt/q)]W／L ，其中K是玻耳滋曼常数，q是电子的电量，n与偏置电压有关，在室温下300K或27°C，VGS1 =0.3V时，nkt/q约为30mV。 IOUT＝[nkt/(qR1)]ln[(L1W2) /(L2W1)] 从表达式可知该电流与电源无关。本具体实施例中（W2 /L2)／（W1/L1)＝4，第一电阻R1＝580K。将VGS1 = 0.3V，nkt/q为30mV 带入计算得电流为I2＝71nA。该基准电路的总电流仅为280nA。
本具体实施例所选用的工艺中，POLY电阻为负温度系数，工作在亚阈值区的MOS管的导通电阻具有负温度系数，因此在第一MOS管M1的支路电流I具有正温度系数，其内部的二极管或PN结正向导通时具有负温度系数，这里采用基级和集电极短接的PNP管来形成片内的PN结，该PN结正向电压具有负温度系数。在电流为I2时二极管的温度系数除以电流的温度系数就可以得到第二电阻R2的了理论值，由于POLY电阻具有负温度系数，因此实际应用的第二电阻R2的值需要理论值加上随温度变化的修正值，这个修正值相对较小。
本具体实施例是采用PN结正向电压为负温度系数，加上正温度系数的电阻两端电压得到一个零温度系数的基准电压VREF。通过实际测试结果可知，本具体实施例的基准电压值VREF在温度从－40°C到125°C变化时电压变化为4mV.为了确保当电源电压从1.8V到5V变化时，输出基准电压几乎保持不变，即要求第十四MOS管M14和第十五MOS管M15的支路电流在电源从1.8V到5V变化时，电流几乎保持不变，这样基准电压才能保持恒定。为了保持电流I的值不变，从上面的表达式可知，就是要求保持VGS2 的值在电源电压从1.8V到5V变化时保持相对恒定，因此这里将第二MOS管M2宽长比做得较大，使其导通时的等效电阻相对较小。当该支路电流微小变化时第二MOS管M2的VGS变化较小，虽然从上面 IOUT 的表达式来看电流的大小与VGS无关，但IOUT 的表达式中含有因子n,n与VGS 弱相关，在n微小变化时可以看作是不变的常量，从而维持了第二MOS管M2支路的电流相对不变。通过电流镜镜像过来的第十四MOS管M14和第十五MOS管M15支路电流在电源1.8V到5V变化时维持不变，从而保证了基准电压的不变。为了减小沟长调制效应的影响，在第一MOS管M1电流支路、第二MOS管M2电流支路和第十三MOS管M13电流支路，除了第一MOS管M1、第二MOS管M2和第十三MOS管M13外，其它MOS管都用长沟道的MOS管。同时由于相同尺寸PMOS管在相同的情况下跨导小于NOMS管，若第六MOS管M6管用PMOS管，则会导致电压下降过多，从而使得建立基准电压VREF所需的电源电压比较高，若用一个较大宽长比的PMOS管来代替现在较小宽长比的NMOS管，则受沟常调制效应的影响，很难使电流随电源变化的因子达到理想值。因此第六MOS管M6用NMOS管。经过上述处理后的电路，电源从1.8V到5V变化时，基准电压VREF变化在1mV左右。
在本具体实施例中，第九MOS管、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20和第二十一MOS管M21组成了启动电路1。电源电压VDD刚开始上电时，第十七MOS管M17由于栅端电压较低，没有导通，其MOS电容耦合电源电压到第十七MOS管M17的漏端，第十七MOS管M17的漏端电压跟随电源电压，随着电源电源VDD的电压上升，第十七MOS管M17开始导通，从而第十七MOS管M17的漏端电压变为低电平，第十八MOS管M18开始关断，电源通过第十九MOS管M19和第二十MOS管M20共源共栅结构向第二十一MOS管M21的MOS电容充电，在第二十一MOS管M21的MOS电容的电压未充到VDD之前，第九MOS管M9管是导通的，电源向第三MOS管M3支路注入电流，防止这类与电源无关的电路稳定在电流为零的点，最终该支路的电流为71nA,整个电路的功耗在283nA。一段时间后该MOS电容的电压被充到VDD的电压值时，从而第九MOS管M9关断。其中，第二十三MOS管M23和第二十四MOS管M24支路的电流镜可以为其它电路提供电流偏置，及偏置电流，该支路可以被复制成很多路，当作其它电路的偏置，如比较器和运放等。
与传统技术相比，请参阅图2和图3所示，本具体实施例的基准电路功耗只有283nA,同时当电源电压从1.8V到5V变化时，基准电压只变化1mV,温度从负40摄氏度到125摄氏度变化时，基准电压最大变化4mV。在其工作范围内其输出电压随输入电压的变化较小，随温度变化也较小，保证了在不同的温度和电源输入电压下提供一个稳定的输出电压。
以上实施方式仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通工程技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明的权利要求书确定的保护范围内。
Claims (4)
1.一种超低功耗带隙基准电路，其特征在于：包括启动电路、偏置电路、亚阀值区工作电路、基准电压输出电路、基准电流输出电路，所述启动电路与偏置电路输入端连接，所述偏置电路分别与启动电路、基准电压输出电路和基准电流输出电路连接，且提供电流偏置；
所述亚阀值区工作电路包括第一MOS管、第二MOS管、第三MOS管，所述第一MOS管栅极与漏极短接，且还与第三MOS管的源极连接，所述第三MOS管的栅极与漏极短接，且还与偏置电路连接，所述第一MOS管的栅极与第二MOS管的栅极连接，所述第一MOS管和第二MOS管的源极还与启动电路连接；
所述基准电压输出电路包括三极管、第二电阻、第十四MOS管、第十五MOS管，所述三极管的基极和集电极短接，且分别与启动电路和亚阀值区工作电路连接，所述三极管的发射极通过第二电阻与第十五MOS管的漏极连接，且所述第十五MOS管漏极作为基准电压输出端，所述第十五MOS管的源极与第十四MOS管的漏接连接，所述第十四MOS管的源极分别与启动电路、基准电流输出电路、偏置电路连接。
2.根据权利要求1所述的一种超低功耗带隙基准电路，其特征在于：所述启动电路包括第九MOS管、第十六MOS管、第十七MOS管、第十八MOS管、第十九MOS管、第二十MOS管、第二十一MOS管，所述第十七MOS管的栅极与电源VDD连接，漏极分别与第十六MOS管、第十八MOS管的栅极连接，所述第十七MOS管的源极与第十八MOS管的源极连接，且还与三极管的基极连接，所述第十六MOS管的漏极和源极均与第二十MOS管的源极连接，所述第二十MOS管的漏极与第十九MOS管的源极连接，所述第十九MOS管的漏极与第十八MOS管的漏极连接，所述第十八MOS管的源极与第二十一MOS管的漏极连接，所述第二十MOS管、第十九MOS管的栅极均与偏置电路连接，所述第二十一MOS管的栅极与第九MOS管的栅极连接，所述第九MOS管的源极和漏极与偏置电路连接。
3.根据权利要求1所述的一种超低功耗带隙基准电路，其特征在于：所述偏置电路包括第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管，所述第十MOS管源极与第十四MOS管的源极连接，漏极与第十一MOS管的源极连接，所述第十一MOS管的漏极与第十二MOS管的漏极连接，所述第十二MOS管的源极与第十三MOS管的漏极连接，所述第十三MOS管的源极与三极管的基极连接，所述第十MOS管、第十一MOS管和第十二MSO管的栅极分别与启动电路连接，所述第十二MOS管的栅极还与第三MOS管的漏极连接，所述第十三MOS管的栅极与第一MOS管的漏极连接。
4.根据权利要求1所述的一种超低功耗带隙基准电路，其特征在于：所述基准电流输出电路包括第二十三MOS管、第二十四MOS管，所述第二十三MOS管的源极与第十四MOS管的源极连接，漏极与第二十四MOS管的源极连接，所述第二十三MOS管和第二十四MOS管的栅极分别与启动电路连接，所述第二十四MOS管的漏极作为基准电流输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710671418.9A CN107479616B (zh) | 2017-08-08 | 2017-08-08 | 一种超低功耗带隙基准电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710671418.9A CN107479616B (zh) | 2017-08-08 | 2017-08-08 | 一种超低功耗带隙基准电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107479616A true CN107479616A (zh) | 2017-12-15 |
| CN107479616B CN107479616B (zh) | 2019-06-04 |
Family
ID=60599957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710671418.9A Active CN107479616B (zh) | 2017-08-08 | 2017-08-08 | 一种超低功耗带隙基准电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107479616B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109725675A (zh) * | 2018-12-27 | 2019-05-07 | 上海华力集成电路制造有限公司 | 共源共栅电流偏置结构及电流偏置电路和sub-bgr |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101819449A (zh) * | 2010-04-16 | 2010-09-01 | 上海理工大学 | 亚阈值mosfet带隙基准源 |
| CN102279610A (zh) * | 2011-04-13 | 2011-12-14 | 清华大学 | 一种极低功耗、宽温度范围亚阈值基准电压源 |
| CN102495661A (zh) * | 2011-12-26 | 2012-06-13 | 电子科技大学 | 一种基于两种阈值电压mos器件的带隙基准电路 |
| JP2015114815A (ja) * | 2013-12-11 | 2015-06-22 | 株式会社東芝 | 基準電圧回路 |
| CN104950971A (zh) * | 2015-06-11 | 2015-09-30 | 中国人民解放军国防科学技术大学 | 一种低功耗亚阈值型cmos带隙基准电压电路 |
-
2017
- 2017-08-08 CN CN201710671418.9A patent/CN107479616B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101819449A (zh) * | 2010-04-16 | 2010-09-01 | 上海理工大学 | 亚阈值mosfet带隙基准源 |
| CN102279610A (zh) * | 2011-04-13 | 2011-12-14 | 清华大学 | 一种极低功耗、宽温度范围亚阈值基准电压源 |
| CN102495661A (zh) * | 2011-12-26 | 2012-06-13 | 电子科技大学 | 一种基于两种阈值电压mos器件的带隙基准电路 |
| JP2015114815A (ja) * | 2013-12-11 | 2015-06-22 | 株式会社東芝 | 基準電圧回路 |
| CN104950971A (zh) * | 2015-06-11 | 2015-09-30 | 中国人民解放军国防科学技术大学 | 一种低功耗亚阈值型cmos带隙基准电压电路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109725675A (zh) * | 2018-12-27 | 2019-05-07 | 上海华力集成电路制造有限公司 | 共源共栅电流偏置结构及电流偏置电路和sub-bgr |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107479616B (zh) | 2019-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106527572B (zh) | 一种低功耗低温漂cmos亚阈值基准电路 | |
| CN107340796B (zh) | 一种无电阻式高精度低功耗基准源 | |
| CN105116954B (zh) | 一种宽输入电压范围和高精度输出的自偏置带隙基准电路 | |
| CN106527559B (zh) | 一种低电压纳瓦量级全cmos电流模式基准电压源 | |
| CN105676938B (zh) | 一种超低功耗高电源抑制比电压基准源电路 | |
| CN105974996B (zh) | 一种基准电压源 | |
| CN108897365A (zh) | 一种高精度电流模式基准电压源 | |
| CN103389766A (zh) | 一种亚阀值非带隙基准电压源 | |
| CN104516391A (zh) | 一种低功耗低温漂的cmos基准电压源 | |
| CN207352505U (zh) | 一种无电阻式高精度低功耗基准源 | |
| CN103412596A (zh) | 一种基准电压源 | |
| CN106020318B (zh) | 一种高精度低温漂带隙基准电压源 | |
| CN101149628B (zh) | 一种基准电压源电路 | |
| CN108415503A (zh) | 一种低压低功耗基准电路 | |
| CN114489221B (zh) | 一种带隙基准电压源电路及带隙基准电压源 | |
| CN105320198B (zh) | 一种低功耗高psrr带隙基准源 | |
| CN206292654U (zh) | 一种低电压纳瓦量级全cmos电流模式基准电压源 | |
| CN107479616B (zh) | 一种超低功耗带隙基准电路 | |
| CN107992145A (zh) | 一种具有超低功耗特性的电压基准电路 | |
| CN107479606A (zh) | 超低功耗低压带隙基准电压源 | |
| CN208188713U (zh) | 一种低压低功耗基准电路 | |
| CN112433556A (zh) | 一种改进的带隙基准电压电路 | |
| CN208188720U (zh) | 一种超低功耗基准电路 | |
| CN201035440Y (zh) | 电流镜 | |
| CN108279729A (zh) | 用于带隙基准电路的启动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 518000 B01, 5 / F, block B, building 2, shenzhenwan science and technology ecological park, Shahe West Road, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province Patentee after: Shenzhen Jinrui Technology Co.,Ltd. Address before: 518000 B01, 5 / F, block B, building 2, shenzhenwan science and technology ecological park, Shahe West Road, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN C&A TECHNOLOGY Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: An ultra low power bandgap reference circuit Effective date of registration: 20220609 Granted publication date: 20190604 Pledgee: Shenzhen hi tech investment small loan Co.,Ltd. Pledgor: Shenzhen Jinrui Technology Co.,Ltd. Registration number: Y2022980007412 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20230907 Granted publication date: 20190604 Pledgee: Shenzhen hi tech investment small loan Co.,Ltd. Pledgor: Shenzhen Jinrui Technology Co.,Ltd. Registration number: Y2022980007412 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right |