JPH10111730A - デジタル回路の省電力化の方法と装置。 - Google Patents
デジタル回路の省電力化の方法と装置。Info
- Publication number
- JPH10111730A JPH10111730A JP8295594A JP29559496A JPH10111730A JP H10111730 A JPH10111730 A JP H10111730A JP 8295594 A JP8295594 A JP 8295594A JP 29559496 A JP29559496 A JP 29559496A JP H10111730 A JPH10111730 A JP H10111730A
- Authority
- JP
- Japan
- Prior art keywords
- control
- controlled
- network
- waveform
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 77
- 238000005265 energy consumption Methods 0.000 claims description 8
- 230000015654 memory Effects 0.000 claims description 5
- 238000011156 evaluation Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims description 2
- 230000000737 periodic effect Effects 0.000 claims description 2
- 238000012937 correction Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Logic Circuits (AREA)
- Power Sources (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 効率のよい省電力化を行って、バッテリ駆動
のコンピュータ等の動作時間を延長する。 【解決手段】 デジタル回路網のクロック周波数又はパ
ルスデューティの波形２を制御対象として、制御時には
クロック波形はできるだけ多くＯＶを利用する。即ち、
省電力制御前のパルス繰返し周波数の振幅スペクトラム
の中心１が、中心３へ移行するように制御する。
のコンピュータ等の動作時間を延長する。 【解決手段】 デジタル回路網のクロック周波数又はパ
ルスデューティの波形２を制御対象として、制御時には
クロック波形はできるだけ多くＯＶを利用する。即ち、
省電力制御前のパルス繰返し周波数の振幅スペクトラム
の中心１が、中心３へ移行するように制御する。
Description
【０００１】
【産業上の利用分野】省電力デジタル回路。省電力コン
ピューター。省電力用携帯及び車及び航空機等の移動体
用デジタル回路搭載機器。ワードプロセッサー。
ピューター。省電力用携帯及び車及び航空機等の移動体
用デジタル回路搭載機器。ワードプロセッサー。
【０００２】
【従来の技術】ｌｎ Ｃｉｒｃｕｉｔ Ｅｍｍｕｌａｔ
ｏｒ（ｌＣＦ）。 但し之は余り高度な回路の制御をせ
づに、ただ停止させしかも回路及びソフトウエア開発時
に使われる高価な物である。
ｏｒ（ｌＣＦ）。 但し之は余り高度な回路の制御をせ
づに、ただ停止させしかも回路及びソフトウエア開発時
に使われる高価な物である。
【０００３】
【発明が解決しようとする課題】効率のよい省電力化。
動的な省電力制御を可能にする。
動的な省電力制御を可能にする。
【０００４】
【課題を解決するための手段】デジタル回路網のクロッ
クの周波数１と必要であればＰｕｌｓｅ Ｄｕｔｖ等の
波形２を制御要素とし、クロック波形に成るべくＯＶを
利用する条件と回路網と使用状態からの要求事項から導
きだされる条件を基本的な拘束条件にし、制御が必要な
要素の、又は、制御が必要な回路網の部分の、又は、制
御が必要な全回路網の、又は、可能なかぎりの電気的入
出力等の制御可能又は観測可能な電気的エネルギー消費
要素や制御が必要な回路網の部分又は全部を制御対象シ
ステムとし、対象システムの電気的消費エネルギーを最
小にする又は減少させる様にクロックの周波数と必要で
あればＰｕｌｓｅ Ｄｕｔｙ等の波形２を必要に合わせ
制御する。第二の方法では、デジタル回路網のクロック
の周波数１と必要であればＰｕｌｓｅ Ｄｕｔｙ等の波
形２を制御要素とし、クロック波形に成るべくＯＶを利
用する条件と回路網と使用状態からの要求事項から導き
だされる条件を基本的な拘束条件にし、制御が必要な要
素の、又は、制御が必要な回路網の部分の、又は、制御
が必要な全回路網の、又は、可能なかぎりの電気的入出
力等の制御可能又は観測可能な電気的エネルギー消費要
素や制御が必要な回路網の部分又は全部を制御対象シス
テムとし、対象システムの電気的消費エネルギーを主な
評価関数又は評価碁準の要素として電気的消費エネルギ
ーを最小にする又は減少させる様にクロックの周波数と
必要であればＰｕｌｓｅ Ｄｕｔｙ等の波形２を必要に
合わせ最適制御する。第三の方法では、前記の各方法
に、制御が必要な要素の、又は、制御が必要な回路網の
部分の、又は、制御が必要な全回路網の、又は、可能な
がぎりの電気的入出力等の制御可能な電気的エネルギー
消費要素や制御が必要な回路網の部分又は全部の制御可
能な物理量を制御要素に加え、対象システムの電気的消
費エネルギーを最小にする又は減少させる様に、各方法
で各制御要素を必要に合わせ制御する。したがって、各
制御要素の入出力のパターンが電気的消費エネルギーを
減少させるように制御される。第四の方法では、請求項
３で、各制御要素の制御の条件又は方法として各制御要
素の入出力波形でＯＶをより多く使用する様に、電力消
費減少用制御時にはクロックと動作周波数を低くし、更
に必要であれば、パルス波形のＤｕｔｙをＯＶをより多
く使用する様に変更し、状態及び出力及び制御方程式を
構築し各請求項の方法で制御する方法とそれを使用した
装置。第五の方法では、請求項３で、各制御要素の制御
の条件又は方法として各制御要素の入出力波形でＯＶを
より多く使用する様に状態及び出力及び制御方程式を構
築し各請求項の方法で制御する。次に前記の各方法とこ
れらの有効な任意の組み合わせによる方法で以下の事を
更に組み込む方法を以下にあげる。第六の方法では、各
制御要素の制御の条件又は方法として各制御要素の入出
力波形でＯＶをより多く使用し、更に動作電圧を可能な
部分又は全体で、最小の動作保証電圧にまで最小時に減
少させる様に状態及び出力及び制御方程式を構築し各請
求項の方法で制御する。第七の方法では、各制御要素の
制御の条件又は方法として各制御要素の入出力波形でＯ
Ｖをより多く使用し、更に動作電圧を可能な部分又は全
体で、最小の動作保証電圧にまで最小時に減少させる様
に制御する。更に前記の各方法、又は、これらの有効な
任意に組み合わせた方法を使用する場合は以下の実現の
方法と使用方法がある。まづ前記の各方法、又は、これ
らの有効な任意に組み合わせた方法を使用する装置にお
いて、上記の方法をを内蔵したクロック波形や制御可能
要素を制御する回路を特化して搭載、又は、上記の方法
を実現するアルゴリズムを不揮発状又は揮発状又は両方
のメモリー上のソフトウエアやファームウエアに搭載
し、制御及び演算回路において利用し、各対象回路要素
を制御する。第二には、前記の各方法、又は、これらの
有効な任意に組み合せた方法を使用する装置において、
揮発性又は不揮発性メモリーによる記憶装置上の記憶領
域、又は、レジスターその他の記憶又は制御回路を上記
の省電力制御回路等の省電力制御サブシステムのインタ
ーフェースとして搭載し、システムを利用する応用ソフ
トウエアやファームウエア又は応用システムの制御下、
さらにシステム管理（オペレーテイングシステム）ソフ
トウエアやファームウエアの制御下に動作可能にし、応
用システムとシステム管理（オペレーテイングシステ
ム）ソフトウエア等の省電力制御サブシステム外部から
の制御を可能にする。上記二つの実装方法にたいし、前
記の各方法、又は、これらの有効な任意に組み合わせた
方法を使用する装置において、使用していない、又は、
将来使用されるとは指定されていない、又は、将来使用
されるとは予測されない、装置の部分や全体及び回路要
素や回路部分や回路全体に対し、周期的又は非周期的な
状態監視または、イベントの発生や終了や変化、さらに
使用者のプログラミングや指定により、連続的に又はス
イッチングのように又は不連続的に省電力制御を、特
に、応用ソフトウエアやファームウエア又は応用システ
ム、きらにシステム管理（オペレーテイングシステム）
ソフトウエアやファームウエアにより行い省電力化を行
う。これらの方法とこの方法を用いた装置により解決す
る。
クの周波数１と必要であればＰｕｌｓｅ Ｄｕｔｖ等の
波形２を制御要素とし、クロック波形に成るべくＯＶを
利用する条件と回路網と使用状態からの要求事項から導
きだされる条件を基本的な拘束条件にし、制御が必要な
要素の、又は、制御が必要な回路網の部分の、又は、制
御が必要な全回路網の、又は、可能なかぎりの電気的入
出力等の制御可能又は観測可能な電気的エネルギー消費
要素や制御が必要な回路網の部分又は全部を制御対象シ
ステムとし、対象システムの電気的消費エネルギーを最
小にする又は減少させる様にクロックの周波数と必要で
あればＰｕｌｓｅ Ｄｕｔｙ等の波形２を必要に合わせ
制御する。第二の方法では、デジタル回路網のクロック
の周波数１と必要であればＰｕｌｓｅ Ｄｕｔｙ等の波
形２を制御要素とし、クロック波形に成るべくＯＶを利
用する条件と回路網と使用状態からの要求事項から導き
だされる条件を基本的な拘束条件にし、制御が必要な要
素の、又は、制御が必要な回路網の部分の、又は、制御
が必要な全回路網の、又は、可能なかぎりの電気的入出
力等の制御可能又は観測可能な電気的エネルギー消費要
素や制御が必要な回路網の部分又は全部を制御対象シス
テムとし、対象システムの電気的消費エネルギーを主な
評価関数又は評価碁準の要素として電気的消費エネルギ
ーを最小にする又は減少させる様にクロックの周波数と
必要であればＰｕｌｓｅ Ｄｕｔｙ等の波形２を必要に
合わせ最適制御する。第三の方法では、前記の各方法
に、制御が必要な要素の、又は、制御が必要な回路網の
部分の、又は、制御が必要な全回路網の、又は、可能な
がぎりの電気的入出力等の制御可能な電気的エネルギー
消費要素や制御が必要な回路網の部分又は全部の制御可
能な物理量を制御要素に加え、対象システムの電気的消
費エネルギーを最小にする又は減少させる様に、各方法
で各制御要素を必要に合わせ制御する。したがって、各
制御要素の入出力のパターンが電気的消費エネルギーを
減少させるように制御される。第四の方法では、請求項
３で、各制御要素の制御の条件又は方法として各制御要
素の入出力波形でＯＶをより多く使用する様に、電力消
費減少用制御時にはクロックと動作周波数を低くし、更
に必要であれば、パルス波形のＤｕｔｙをＯＶをより多
く使用する様に変更し、状態及び出力及び制御方程式を
構築し各請求項の方法で制御する方法とそれを使用した
装置。第五の方法では、請求項３で、各制御要素の制御
の条件又は方法として各制御要素の入出力波形でＯＶを
より多く使用する様に状態及び出力及び制御方程式を構
築し各請求項の方法で制御する。次に前記の各方法とこ
れらの有効な任意の組み合わせによる方法で以下の事を
更に組み込む方法を以下にあげる。第六の方法では、各
制御要素の制御の条件又は方法として各制御要素の入出
力波形でＯＶをより多く使用し、更に動作電圧を可能な
部分又は全体で、最小の動作保証電圧にまで最小時に減
少させる様に状態及び出力及び制御方程式を構築し各請
求項の方法で制御する。第七の方法では、各制御要素の
制御の条件又は方法として各制御要素の入出力波形でＯ
Ｖをより多く使用し、更に動作電圧を可能な部分又は全
体で、最小の動作保証電圧にまで最小時に減少させる様
に制御する。更に前記の各方法、又は、これらの有効な
任意に組み合わせた方法を使用する場合は以下の実現の
方法と使用方法がある。まづ前記の各方法、又は、これ
らの有効な任意に組み合わせた方法を使用する装置にお
いて、上記の方法をを内蔵したクロック波形や制御可能
要素を制御する回路を特化して搭載、又は、上記の方法
を実現するアルゴリズムを不揮発状又は揮発状又は両方
のメモリー上のソフトウエアやファームウエアに搭載
し、制御及び演算回路において利用し、各対象回路要素
を制御する。第二には、前記の各方法、又は、これらの
有効な任意に組み合せた方法を使用する装置において、
揮発性又は不揮発性メモリーによる記憶装置上の記憶領
域、又は、レジスターその他の記憶又は制御回路を上記
の省電力制御回路等の省電力制御サブシステムのインタ
ーフェースとして搭載し、システムを利用する応用ソフ
トウエアやファームウエア又は応用システムの制御下、
さらにシステム管理（オペレーテイングシステム）ソフ
トウエアやファームウエアの制御下に動作可能にし、応
用システムとシステム管理（オペレーテイングシステ
ム）ソフトウエア等の省電力制御サブシステム外部から
の制御を可能にする。上記二つの実装方法にたいし、前
記の各方法、又は、これらの有効な任意に組み合わせた
方法を使用する装置において、使用していない、又は、
将来使用されるとは指定されていない、又は、将来使用
されるとは予測されない、装置の部分や全体及び回路要
素や回路部分や回路全体に対し、周期的又は非周期的な
状態監視または、イベントの発生や終了や変化、さらに
使用者のプログラミングや指定により、連続的に又はス
イッチングのように又は不連続的に省電力制御を、特
に、応用ソフトウエアやファームウエア又は応用システ
ム、きらにシステム管理（オペレーテイングシステム）
ソフトウエアやファームウエアにより行い省電力化を行
う。これらの方法とこの方法を用いた装置により解決す
る。
【０００５】
【発明の実施の形態】同上。
【０００６】
【発明の効果】同上の方法により、桁違の電力消費量の
減少が省電力制御時に実現可能になり、しかも、省電力
制御サブシステム外部からの制御が可能なため、任意の
条件下での省電力制御の駆動とその制御範囲が決めら
れ、動的な省電力制御が可能になり、システム全体とし
ての省電力及び要求性能との最適化と最大限の省電力が
動的に可能になる。之により例えば、バッテリー駆動の
コンピュターの動作時間が大幅に増加出来る。
減少が省電力制御時に実現可能になり、しかも、省電力
制御サブシステム外部からの制御が可能なため、任意の
条件下での省電力制御の駆動とその制御範囲が決めら
れ、動的な省電力制御が可能になり、システム全体とし
ての省電力及び要求性能との最適化と最大限の省電力が
動的に可能になる。之により例えば、バッテリー駆動の
コンピュターの動作時間が大幅に増加出来る。
【図１】省電力制御前と制御中の波形振幅スペクトラム
の概念図。
の概念図。
【図２】省電力制御前と制御中の波形の概念図。 １．省電力制御前のパルス繰り返し周波数の振幅スペク
トラムの中心成分。 ２．省電力制御前のパルスの波形。 ３．省電力制御中のパルス繰り返し周波数の振幅スペク
トラムの中心成分。 ４．省電力制御中のパルスの波形。
トラムの中心成分。 ２．省電力制御前のパルスの波形。 ３．省電力制御中のパルス繰り返し周波数の振幅スペク
トラムの中心成分。 ４．省電力制御中のパルスの波形。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年７月３１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】デジタル回路の省電力化の方法と装置。
Claims (12)
- 【請求項１】デジタル回路網のクロックの周波数と必要
であればＰｕｌｓｅ Ｄｕｔｙ等の波形を制御要素と
し、クロック波形に成るべくＯＶを利用する条件と回路
網と使用状態からの要求事項から導きだされる条件を基
本的な拘束条件にし、制御が必要な要素の、又は、制御
が必要な回路網の部分の、又は、制御が必要な全回路網
の又は、可能なかぎりの電気的入出力等の制御可能又は
観測可能な電気的エネルギー消費要素や制御が必要な回
路網の部分又は全部を制御対象システムとし、対象シス
テムの電気的消費エネルギーを最小にする又は減少させ
る様にクロックの周波数と必要であればＰｕｌｓｅ Ｄ
ｕｔｙ等の波形を必要に合わせ制御する方法とそれを使
用する装置。 - 【請求項２】デジタル回路網のクロックの周波数と必要
であればＰｕｌｓｅ Ｄｕｔｙ等の波形を制御要素と
し、クロック波形に成るべくＯＶを利用する条件と回路
網と使用状態からの要求事項から導きだされる条件を基
本的な拘束条件にし、制御が必要な要素の、又は、制御
が必要な回路網の部分の、又は、制御が必要な全回路網
の又は、可能ながぎりの電気的入出力等の制御可能又は
観測可能な電気的エネルギー消費要素や制御が必要な回
路網の部分又は全部を制御対象システムとし、対象シス
テムの電気的消費エネルギーを主な評価関数又は評価基
準の要素として電気的消費エネルギーを最小にする又は
減少させる様にクロックの周波数と必要であればＰｕｌ
ｓｅ Ｄｕｔｙ等の波形を必要に合わせ最適制御する方
法とそれを使用する装置。 - 【請求項３】請求項１、２の各方法に、制御が必要な要
素の、又は、制御が必要な回路網の部分の、又は、制御
が必要な全回路網の、又は、可能ながぎりの電気的入出
力等の制御可能な電気的エネルギー消費要素や制御が必
要な回路網の部分又は全部の制御可能な物理量を制御要
素に加え、対象システムの電気的消費エネルギーを最小
にする又は減少させる様に、各方法で各制御要素を必要
に合わせ制御する方法とそれを使用する装置。したがっ
て、各制御要素の入出力のパターンが電気的消費エネル
ギーを減少させるように制御される。 - 【請求項４】請求項３で、各制御要素の制御の条件又は
方法として各制御要素の入出力波形でＯＶをより多く使
用する様に、電力消費減少用制御時にはクロックと動作
周波数を低くし、更に必要であれば、パルス波形のＤｕ
ｔｙをＯＶをより多く使用する様に変更し、状態及び出
力及び制御方程式を構築し各請求項の方法で制御する方
法とそれを使用した装置。 - 【請求項５】請求項３で、各制御要素の制御の条件又は
方法として各制御要素の入出力波形でＯＶをより多く使
用する様に状態及び出力及び制御方程式を構築し各請求
項の方法で制御する方法とそれを使用した装置。 - 【請求項６】請求項１、２、３、４、５とこれらの有効
な任意の組み合わせによる方法で、各制御要素の制御の
条件又は方法として各制御要素の入出力波形でＯＶをよ
り多く使用し、更に動作電圧を可能な部分又は全体で、
最小の動作保証電圧にまで最小時に減少させる様に状態
及び出力及び制御方程式を構築し各請求項の方法で制御
する方法とそれを使用した装置。 - 【請求項７】請求項１、２、３、４、５、６とこれらの
有効な任意の組み合わせによる方法で、各制御要素の制
御の条件又は方法として各制御要素の入出力波形でＯＶ
をより多く使用し、更に動作電圧を可能な部分又は全体
で、最小の動作保証電圧にまで最小時に減少させる様に
制御する方法とそれを使用した装置。 - 【請求項８】請求項１、２、３、４、５、６、７の各方
法、又は、これらの有効な任意に組み合わせた方法を使
用する装置に、上記の方法を内蔵したクロック波形や制
御可能要素を制御する回路を特化して搭載し、各対象回
路要素を制御する方法とそれを用いる装置。 - 【請求項９】請求項１、２、３、４、５、６、７の各方
法、又は、これらの有効な任意に組み合わせた方法を使
用する装置において、上記の方法を実現するアルゴリズ
ムを不揮発状又は揮発状又は両方のメモリー上のソフト
ウエアやファームウエアに搭載し、制御及び演算回路に
おいて利用し、各対象回路要素を制御する方法とそれを
用いる装置。 - 【請求項１０】請求求項１、２、３、４、５、６、７、
８、９の各方法、又は、これらの有効な任意に組み合わ
せた方法を使用する装置において、レジスターその他の
記憶又は制御回路を上記の省電力制御回路等の省電力制
御サブシステムのインターフェースとして搭載し、シス
テムを利用する応用ソフトウエアやファームウエア又は
応用システムの制御下、さらにシステム管理（オペレー
テイングシステム）ソフトウエアやファームウエアの制
御下に動作可能にし、応用システムとシステム管理（オ
ペレーテイングシステム）ソフトウエア等の省電力制御
サブシステム外部がらの制御を可能にする方法とこの方
法を用いる装置。 - 【請求項１１】請求項１、２、３、４、５、６、７、
８、９の各方法、又は、これらの有効な任意に組み合わ
せた方法を使用する装置において、揮発性又は不揮発性
メモリーによる記憶装置上の記憶領域を上記の省電力制
御回路等の省電力制御サブシステムのインターフェース
として使用し、システムを利用する応用ソフトウエアや
ファームウエア又は応用システムの制御下、さらにシス
テム管理（オペレーテイングシステム）ソフトウエアや
ファームウエアの制御下に動作可能にし、応用システム
とシステム管理（オペレーテイングシステム）ソフトウ
エア等の省電力制御サブシステム外部からの制御を可能
にする方法とこの方法を用いる装置。 - 【請求項１２】請求項１、２、３、４、５、６、７、
８、９、１０、１１の各方法、又は、これらの有効な任
意に組み合わせた方法を使用する装置において、使用し
ていない、又は、将来使用されるとは指定されていな
い、又は、将来使用されるとは予測されない、装置の部
分や全体及び回路要素や回路部分や回路全体に対し、周
期的又は非周期的な状態監視または、イベントの発生や
終了や変化、さらに使用者のプログラミングや指定によ
り、連続的に又はスイッチングのように又は不連続的に
省電力制御を、特に、応用ソフトウエアやファームウエ
ア又は応用システム、さらにシステム管理（オペレーテ
イングシステム）ソフトウエアやファームウエアにより
行う方法とこれを用いる装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8295594A JPH10111730A (ja) | 1996-10-03 | 1996-10-03 | デジタル回路の省電力化の方法と装置。 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8295594A JPH10111730A (ja) | 1996-10-03 | 1996-10-03 | デジタル回路の省電力化の方法と装置。 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10111730A true JPH10111730A (ja) | 1998-04-28 |
Family
ID=17822656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8295594A Pending JPH10111730A (ja) | 1996-10-03 | 1996-10-03 | デジタル回路の省電力化の方法と装置。 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10111730A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008081916A1 (ja) * | 2006-12-28 | 2008-07-10 | Nec Corporation | 半導体集積回路装置及び電源電圧制御方式 |
-
1996
- 1996-10-03 JP JP8295594A patent/JPH10111730A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008081916A1 (ja) * | 2006-12-28 | 2008-07-10 | Nec Corporation | 半導体集積回路装置及び電源電圧制御方式 |
| US8004351B2 (en) | 2006-12-28 | 2011-08-23 | Nec Corporation | Semiconductor integrated circuit device and power supply voltage control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4808108B2 (ja) | プロセッサシステム | |
| US6249167B1 (en) | Semiconductor integrated circuit, semiconductor device, and electronic equipment comprising the same | |
| KR20050115325A (ko) | 프로세서 시스템의 동적 전력 관리를 위한 방법 및 장치 | |
| WO2007122596A1 (en) | Method and system for power-state transition controllers | |
| EP1688820A2 (en) | Clock supplying method and information processing apparatus | |
| EP0713292A2 (en) | A feedback latch and method therefor | |
| JP2003108260A (ja) | 情報処理装置及び情報処理装置の制御方法 | |
| JPH10111730A (ja) | デジタル回路の省電力化の方法と装置。 | |
| EP0594969B1 (en) | Data processing system and method for calculating the sum of a base plus offset | |
| Antonio et al. | Implementation of dynamic voltage frequency scaling on a processor for wireless sensing applications | |
| US7489975B2 (en) | Power supply device, information processing apparatus, and power control method | |
| Radhika et al. | Design of digital pulse width modulator architecture with digital PID controller for DC-DC converter using FPGA | |
| Matas et al. | A synthesis of fuzzy control surfaces in CMOS technology | |
| JPH05282067A (ja) | 動作クロック発生装置 | |
| US6566906B1 (en) | Specialized programmable logic region with low-power mode | |
| US6794949B1 (en) | Frequency generating device and method thereof | |
| JP2020170377A (ja) | 電源制御回路、パワーマネージメント回路および電子機器 | |
| Al-Numay et al. | Digital tracking control for PWM systems with unacceptable zeros | |
| US6937062B1 (en) | Specialized programmable logic region with low-power mode | |
| JP2003271542A (ja) | ダイレクトアクセスコントローラ | |
| Mooney et al. | Application-specific instruction-set processor for control of multi-rail DC-DC converter systems | |
| JPS60195631A (ja) | デ−タ処理装置 | |
| KR100706224B1 (ko) | 컴퓨터 시스템의 웨이크 업 방법 | |
| JP3049041B1 (ja) | Ｃｐｕクロックの制御方法および回路 | |
| KR0148528B1 (ko) | 마이크로 제어기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080417 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090417 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090417 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100417 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110417 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 16 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |