CN1700601B - 逻辑电路装置 - Google Patents

Abstract

可编程逻辑电路是基于电路数据的可变电路组件。电路数据存储器存储多个电路数据和性能要求。特性数据存储器存储每个可编程逻辑电路的特性数据。控制单元计算多个可编程逻辑电路的最小电压以执行基于性能要求的多个电路数据，并有选择地将多个电路数据分配给多个可编程逻辑电路以便使分配给每个可编程逻辑电路的电路数据的性能要求落在最小电压下可编程逻辑电路的工作范围之内。提供单元为多个可编程逻辑电路提供最小电压。

Description

逻辑电路装置

本申请基于2004年5月17日提交的在先日本专利申请P2004-146554，并要求其优先权；该专利申请的全部内容在此引用作为参考。

技术领域

本发明涉及一种同时使用多个可编程逻辑电路的逻辑电路装置。

背景技术

一种集成电路中所配置的电路可以执行多个步骤的处理。有时，需要快速处理性能的步骤，又需要低速处理性能的步骤。在这种情况下，集成电路的工作速度遵循快速处理性能的步骤。相应地，在集成电路中，处理性能被保留，而功耗变大。

为了降低集成电路的功耗，一种降低时钟信号频率(时钟频率)的方法被认为是有效的方法。通常，可操作电压近似于工作频率的基函数，而功耗与电压的平方和频率的乘积成比例。因此，通过控制频率和电压，可以降低功耗。另一方面，降低时钟信号频率意味着降低集成电路的处理性能。

近来，提出了一种在所要实现的功能的工作期间可变的可编程逻辑功能。可编程逻辑功能在电路工作期间可以改变电路的全部或部分逻辑结构。例如，现场可编程门阵列(FPGA)就具有快速可变逻辑结构。以下，这种电路被称为“可编程逻辑电路”。

在一种分时操作可编程逻辑电路的方法中，在长时间内操作快速处理性能所需的步骤的单元电路，而在短时间内操作足以满足慢处理性能的步骤的单元电路。在这种情况下，可以减轻处理性能的过剩。

如果一个逻辑电路装置包括多个可编程逻辑电路，那么，为每个可编程逻辑电路分配一个单元电路(处理)，以便均分每个可编程逻辑电路的总处理时间。除此之外，通过改变时钟频率和电源电压，可以降低功耗。然而，如果每个可编程逻辑电路具有不同的工作特性(电压和频率)，那么电路的工作特性具有最差的特性控制。相应地，不可能有效利用较好功率效率的可编程逻辑电路。

另一方面，在日本专利公开(Kokai)PH08-44581中，提出了一种具有自修复功能的可编程信息系统。在这种系统中，可以自动重建其组件以免故障，这样，可以再生正常功能。然而，如果故障出现在系统的任意可编程逻辑电路中，那么系统无法处理该故障。

发明内容

本发明涉及一种逻辑电路装置，用于即使每个可编程逻辑电路具有不同的工作特性，也可以通过为每个可编程逻辑电路提供适当的电压来降低总功耗。

根据本发明的一个方面，提供了一种逻辑电路装置，包括：多个可编程逻辑电路，每个都具有基于电路数据的可变电路组件；电路数据存储器，用于存储多个电路数据和性能要求，电路数据表示处理的单元电路，性能要求表示单元电路的处理性能；提供单元，用于为多个可编程逻辑电路提供电压；特性数据存储器，用于存储每个可编程逻辑电路的特性数据，特性数据表示电压的工作范围；和控制单元，用于计算多个可编程逻辑电路的最小电压以执行基于性能要求的多个电路数据，用于有选择地将多个电路数据分配给多个可编程逻辑电路以便使分配给每个可编程逻辑电路的电路数据的性能要求以最小电压落在可编程逻辑电路的工作范围之内，和用于控制所述提供单元以便为多个可编程逻辑电路提供最小电压。

根据本发明的另一个方面，还提供了一种逻辑电路装置，包括：多个可编程逻辑电路，每个都具有基于电路数据的可变电路组件，每个可编程逻辑电路具有不同的处理性能；电路数据存储器，用于存储多个电路数据和各自针对电路数据的性能要求；和控制单元，用于根据处理性能和性能要求有选择地将多个电路数据分配给多个可编程逻辑电路。

根据本发明的又一个方面，还提供了一种计算机程序产品，包括：所述产品中所含的计算机可读程序代码，用于使计算机可以使用其中每个都具有基于电路数据的可变电路组件的多个可编程逻辑电路，所述计算机可读程序代码包括：第一程序代码，用于存储多个电路数据和性能要求，电路数据表示处理的单元电路，性能要求表示单元电路的处理性能；第二程序代码，用于存储每个可编程逻辑电路的特性数据，特性数据表示电压的工作范围；第三程序代码，用于计算多个可编程逻辑电路的最小电压以执行基于性能要求的多个电路数据；第四程序代码，用于有选择地将多个电路数据分配给多个可编程逻辑电路以便使分配给每个可编程逻辑电路的电路数据的性能要求以最小电压落在可编程逻辑电路的工作范围之内；和第五程序代码，用于为多个可编程逻辑电路提供最小电压。

附图说明

图1是作为一个应用例子的逻辑电路装置的框图。

图2是可编程逻辑电路的第一种工作状态的框图。

图3是可编程逻辑电路的第二种工作状态的框图。

图4是可编程逻辑电路的第三种工作状态的框图。

图5是可编程逻辑电路的第四种工作状态的框图。

图6是可编程逻辑电路的内部组成的框图。

图7是可编程逻辑电路的重配置处理的流程图。

图8是根据第一实施例的逻辑电路装置的框图。

图9是逻辑电路装置的一般处理的示意图。

图10是图8中的控制单元15的分配处理的流程图。

图11是图8的逻辑电路装置的处理的流程图。

图12是图8的逻辑电路装置的另一处理的流程图。

图13是根据第二实施例的逻辑电路装置的框图。

图14是每个可编程逻辑电路的单元电路的分配方法的示意图。

图15是图13的逻辑电路装置的处理的流程图。

图16是图13的逻辑电路装置的另一处理的流程图。

图17是图13的逻辑电路装置的另一处理的流程图。

图18是根据第三实施例的逻辑电路装置的框图。

图19是图18的逻辑电路装置的处理的流程图。

图20是图18的逻辑电路装置的另一处理的流程图。

图21是根据第四实施例的逻辑电路装置的框图。

具体实施方式

下面，将参照附图来说明本发明的各种实施例。在说明实施例之前，先说明含有多个可编程逻辑电路的逻辑电路装置的概要。图1是作为一个应用例子的逻辑电路装置的框图。在这一应用例子中，四个步骤(步骤A～步骤D)构成的处理由一个可编程逻辑电路1521来执行。为了简化说明，将说明一个可编程逻辑电路的情况。

通常，这一处理可以由专用电路A、B、C和D以及用于临时保存每个专用电路的输入/输出的FIFO类存储器1500、1501、1502、1503和1504来实现。不过，在图1中，没有使用四个专用电路，而是使用含有可编程逻辑电路1521以及电路数据A、B、C和D的逻辑电路装置1520。

此外，可编程逻辑电路1521具有电路的重配置特性。简单地说，通过从外部改变电路数据，可编程逻辑电路可以改变其电路配置。例如，如图2中所示，可编程逻辑电路1521起基于电路数据A的电路A的作用。在这种情况下，如图3中所示，通过提供电路数据B，可编程逻辑电路1521起电路B的作用。

本实施例的逻辑电路1520利用可编程逻辑电路的重配置特性。如图2～5中所示，可编程逻辑电路1521在第一定时起电路A的作用，在第二定时起电路B的作用，在第三定时起电路C的作用，而在第四定时起电路D的作用。相应地，在第一定时，只执行电路A的处理，而停止其他电路B～D的处理。这样，通过改变可编程逻辑电路1521所实现的一种电路，就可以有选择地执行步骤A、B、C和D的处理。

如果要改变所要处理电路，那么FIFO切换单元1522改变与可编程逻辑电路1521连接的FIFO类存储器。例如，如果要使可编程逻辑电路1521起电路C的作用，那么将FIFO 1502连接到可编程逻辑电路1521的输入端，并将FIFO 1503连接到可编程逻辑电路1521的输出端。如果要使可编程逻辑电路1521起电路D的作用，那么将FIFO 1503连接到可编程逻辑电路1521的输入端，并将FIFO 1504连接到可编程逻辑电路1521的输出端。

可编程逻辑电路1521的每个电路的操作次序可以预先确定或动态确定。

图6是可编程逻辑电路1521的内部组成的框图。可编程逻辑电路1521包括多个单元块2000和多个用于连接每个单元块的单元块连接单元2010。单元块2000包括用于执行输入数据的逻辑操作的LUT 2001和用于当将LUT 2001的计算结果输出到另一个单元块时使输出同步的D触发器2002。单元块2000包括用于存储多个电路数据的RAM 2003和用于切换提供给LUT 2001的电路数据的切换单元2004。此外，单元块2000还包括当切换LUT 2001的电路数据时保存和恢复D触发器2002中的瞬态(状态)数据的RAM 2005和用于切换所保存和恢复的瞬态数据的切换单元2006。

单元块连接单元2010包括用于根据单元块之间的连接关系的电路数据将操作结果从单元块2000输出到另一个单元块，用于存储多个规定单元块之间的连接关系电路数据的RAM 2012，和用于切换提供给连接单元2011的电路数据的切换单元2013。

RAM 2003接收来自外部的与逻辑操作有关的电路数据并存储这些电路数据。RAM 2012接收来自外部的与单元块之间的连接关系有关的电路数据并存储这些电路数据。RAM 2005与外部之间接收和发送瞬态数据。切换单元2004、2006和2013根据来自外部的控制信号执行切换操作。

图7是可编程逻辑电路1521工作期间重配置处理的流程图。在这种情况下，重配置控制由一个在可编程逻辑电路1521之外的控制单元(图6中未示出)来执行。

在步骤S2101中，控制单元分别将(与所要操作的电路相应的)电路数据2003-2和电路数据2012-2从外部提供给RAM 2003和RAM2012。此外，控制单元还将(与该电路相应的)瞬态数据2005-2从外部提供给RAM 2005。

在步骤S2102中，控制单元停止向可编程逻辑电路1521提供时钟信号，从而停止可编程逻辑电路1521的处理。

在步骤S2103中，控制单元将FIFO(图6中未示出)连接到可编程逻辑电路1521。

在步骤S2104中，控制单元向切换单元2006发送一个控制信号，从而将D触发单元2002中的瞬态数据保存到RAM 2005中。所保存的瞬态数据作为瞬态数据2005-1存储在RAM 2005中。

在步骤S2105中，控制单元向切换单元2004发送一个控制信号。切换单元2004将(与所要操作的电路有关的)的电路数据2003-2从RAM 2003复制到LUT 2001中。控制单元向切换单元2013发送一个控制信号。切换单元2013将(与所要操作的电路的连接关系有关的)电路数据2012-2从RAM 2012复制到连接单元2011中。此外，控制单元还向切换单元2006发送一个控制信号。切换单元2006在D触发单元2002上恢复(与所要操作的电路相应的)瞬态数据2005-2。

在步骤S2106中，控制单元再一次开始提供时钟信号。此外，必要的话，在RAM 2005中保存的瞬态数据2005-1(步骤S2104中)可以保存到外部存储器(图6未示出)中。

这样，便实现了逻辑电路的重配置。如果必要的数据已经存储在RAM 2003、2005和2012中，那么可以省略步骤S2101。

下面，将参照这些图来说明本发明的各种实施例。

图8是根据第一实施例的逻辑电路装置的框图。通过参照图8，说明使用多个操作可变电路的逻辑电路装置(即多个可编程逻辑电路)。

可编程逻辑电路单元11包括多个可编程逻辑电路1，2，...m，并且由时钟/电压提供单元12来馈电。可编程逻辑电路1，2，...m实际上具有相同的配置，但具有不同的处理性能和工作特性。在第一实施例中，这些可编程逻辑电路的可操作处理速度的上限之间相差最大为30％。工作特性是指时钟频率与供电电压之间的关系。在第一实施例中，即使可编程逻辑电路1，2，...m具有相同的频率，它们也不一定总以相同的供电电压来操作。

此外，可编程逻辑电路1，2，...m分别包括多个可编程逻辑单元和用于连接这些逻辑单元的连接单元。通过提供逻辑数据，这些可编程逻辑单元可以起到诸如“与”单元、“或”单元和“或非”单元等逻辑单元的作用。此外，通过提供规定逻辑单元之间的连接关系的连接数据，它们还可以执行诸如算术四则运算的各种操作处理。

电路数据存储器13包括一个存储区，用于存储多个电路数据1，2，...n。该电路数据包括用于重配置编程逻辑电路1，2，...m的每个逻辑单元的信息，即用于对可编程逻辑电路进行编程的信息。具体地说，该电路数据包括上述逻辑数据和连接数据。在电路数据存储器13中，性能要求存储区附有各个电路数据存储区。性能要求存储区存储了每个单元电路的性能要求(电路数据)的指数。单元电路表示根据电路数据配置在可编程逻辑电路中的单一操作电路(处理)。作为性能要求1，2，...n的指数，例如，当利用单一可编程逻辑电路不变地操作单元电路时，应用不会使单元电路的处理失败的最小时钟频率。

电路数据存储器13与电路数据提供单元14连接。电路数据提供单元14根据来自控制单元15的控制信号有选择地将电路数据存储器13的电路数据1，2，...n提供给可编程逻辑电路单元11的可编程逻辑电路1，2，...m。简要地说，利用电路数据提供单元14和控制单元15，将有选择地对多个可编程逻辑电路进行编程的逻辑数据输入到多个可编程逻辑电路，并根据每个可编程逻辑电路的处理性能将预定处理分配给多个可编程逻辑电路，从而执行该预定处理。

工作范围存储器17和瞬态数据管理单元18与控制单元15连接。工作范围存储器17存储每个可编程逻辑电路的处理性能的上限和下限(可操作指数)。具体地说，工作范围存储器17存储表示每个可编程逻辑电路以多少电压(功率)和多少MHz(时钟频率)工作的功率数据表。

瞬态数据管理单元18与瞬态数据存储器19连接，并管理可编程逻辑电路单元11的工作状态。例如，瞬态数据存储器19包括用于存储与可编程逻辑电路1，2，...m相应的瞬态数据1，2，...M的存储区。当可编程逻辑电路的处理中断时，瞬态数据管理单元18临时存储与瞬态数据存储器19的存储区相应的处理状态(瞬态数据)。处理状态表示在可编程逻辑电路的处理的中断时刻可编程逻辑电路中每个逻辑单元的输出/输入值。

此外，控制单元15与FIFO装置20、输入FIFO选择单元21和输出FIFO选择单元22连接。当输入到FIFO装置20的数据作为预定量被存储时，控制单元15对可编程逻辑电路单元11进行操作。如图8中所示，FIFO装置20包括FIFO-1～FIFO-(N-1)、输入FIFO-a和输出FIFO-b。

下面，说明第一实施例的逻辑电路装置的功能。

图9是在图1的组件中的基本处理的示意图。如图9中所示，可编程逻辑电路1～m所配置的多个单元电路1～n执行专用处理。每个单元电路都与一个FIFO连接，而控制单元15监控每个FIFO中所存储的数据量。这样，可以确定所要执行的单元电路。FIFO可以是专用硬件或是以先进先出方式操作的通用存储器。

例如，控制单元15判断作为每个单元电路的输入端的FIFO中的数据量是否大于预定阈值以及作为每个单元电路的输出端的FIFO中的数据量是否小于预定阈值。根据判断结果，控制单元15确定每个可编程逻辑电路所要操作的单元电路并重配置每个可编程逻辑电路。

如果执行处理，那么从电路数据存储器13中所存储的多个电路数据1～n中提取出合适的电路数据，并通过电路数据提供单元14将其加载到合适的可编程逻辑电路中。单元电路配置在可编程逻辑电路中。输入FIFO选择单元21将一个存有输入数据(单元电路的处理对象)的FIFO选为输入FIFO。输出FIFO选择单元22将一个存有输出数据(单元电路的处理结果)的FIFO选为输出FIFO。输入数据从输入FIFO提供到可编程逻辑电路，而单元电路的处理结果存储在输出FIFO中。

在上述组件中，控制单元15从电路数据存储器13的性能要求存储区中获得每个单元电路的性能要求(电路数据)，并将一个单元电路分配给可编程逻辑电路，这样，在每个可编程逻辑电路的处理性能都不超过每个可编程逻辑电路的上限(存储在工作范围存储器中)的情况下，使所有可编程逻辑电路的总功率最小。图10是控制单元15的单元电路分配的处理的流程图。

首先，通过查阅电路数据存储器13中的性能要求存储区，控制单元15得到分配给每个可编程逻辑电路的每个单元电路的性能要求(例如，处理速度)(S11)。控制单元15得到每个可编程逻辑电路的功率数据(例如，时钟频率与电压之间的关系)(S12)。控制单元15根据分配给可编程逻辑电路的每个单元电路的性能要求，计算每个可编程逻辑电路的总性能要求。具体地说，每个可编程逻辑电路根据从电路数据1～n中选出的多个电路数据执行多个处理，并计算执行每个可编程逻辑电路的处理的总性能要求。然后，通过查阅工作范围存储器17，控制单元15确定每个可编程逻辑电路的处理性能以执行预定时间内的总性能要求，并根据该处理性能计算每个可编程逻辑电路的功耗(S13)。

此外，控制单元15比较每个可编程逻辑电路的功耗，选择分配给具有最大功耗的可编程逻辑电路的单元电路之一(S14)，并将这一单元电路重新分配给最小功耗的另一个可编程逻辑电路(S15)。

单元电路的分配可以按如下方式执行。首先，通过查阅电路数据存储器13中的性能要求存储区，控制单元15得到分配给每个可编程逻辑电路的每个单元电路的性能要求，并计算所有可编程逻辑电路的总性能要求。控制单元15得到工作范围存储器17中所存储的每个可编程逻辑电路的功率数据(表示性能要求与驱动电压之间的关系)。通过参照功率数据，控制单元15计算所有可编程逻辑电路的最小驱动电压以实现总性能要求。假定每个可编程逻辑电路均通过最小驱动电压来操作，那么将每个单元电路都分配给可编程逻辑电路。如果分配了每个单元电路使得通常通过最小驱动电压可以操作所有可编程逻辑电路，那么可以采用这种分配。如果在最小驱动电压的操作期间任何可编程逻辑电路的时钟频率超过这一可编程逻辑电路的上限，那么将分配给该可编程逻辑电路的任何单元电路重新分配给另一个可编程逻辑电路。然而，如果在最小驱动电压的操作期间可编程逻辑电路的时钟频率仍然超过这一可编程逻辑电路的上限，那么控制单元15有选择地再将每个单元电路分配给可编程逻辑电路，假定所有可编程逻辑电路在某个阶段都以较高驱动电压工作(时钟/电压提供单元12可变的最小单位，例如0.1V)。控制单元15重复上述处理，直到分配成功。

图11是根据第一实施例的逻辑电路装置的另一处理的流程图。如图11中所示，每一时钟的功耗被定义为功率效率，并计算每个可编程逻辑电路的功率效率和功耗。通过比较每个可编程逻辑电路的功率效率，选择分配给最差功率效率的可编程逻辑电路的单元电路之一，并将其分配给最好功率效率的另一个可编程逻辑电路。

例如，首先，得到分配给每个可编程逻辑电路的单元电路的性能要求(S21)。得到每个可编程逻辑电路的功率数据(S22)。根据每个可编程逻辑电路的性能要求和功率数据，计算每个可编程逻辑电路的功耗值(S23)。再者，计算一个时钟周期的功耗作为每个可编程逻辑电路的功率效率(S24)。根据这一计算结果，选择分配给具有最差功率效率的可编程逻辑电路的单元电路之一(S25)。将这一单元电路重新分配给最好功率效率的另一个可编程逻辑电路(S26)。功率效率并不局限于每一时钟周期，而可以是每多个时钟周期。

图12是根据第一实施例的逻辑电路装置的另一处理的流程图。首先，得到分配给可编程逻辑电路的每个单元电路的性能要求(S31)。得到每个可编程逻辑电路的功率数据(S32)。根据功率数据，计算所有可编程逻辑电路的总功耗(S33)。然后，根据所有可编程逻辑电路的总功耗，计算每个可编程逻辑电路的最高性能的阈值(S34)。针对每个可编程逻辑电路，判断阈值与性能要求之间的差值是否大于预定值(S35)。如果差值大于预定值(步骤S35中为：“是”)，那么选择分配给性能要求大于阈值的可编程逻辑电路的单元电路之一(S36)。将这一单元电路重新分配给性能要求小于预定值的另一个可编程逻辑电路(S37)。如果差值不大于预定值(步骤S35中为：“否”)，那么处理结束。在S37中，可将这一单元电路分配给具有最好功率效率的可编程逻辑电路。

此外，根据所有可编程逻辑电路的总性能要求和功率数据，在最小功率的理想分配的情况下，可以将每个可编程逻辑电路的处理性能设置为阈值。将一这理论值与每个可编程逻辑电路的总性能要求进行比较。在这种情况下，选择分配给总性能要求大于理论值的可编程逻辑电路的单元电路之一，并将其重新分配给总性能要求不大于理论值的另一个可编程逻辑电路。可以以预定间隔执行分配给可编程逻辑电路的单元电路的分配变化。此外，通过监控每个可编程逻辑电路的总性能要求，可以在总性能要求变化时执行单元电路的分配变化。

工作范围存储器17可以存储一个表，该表相应地存储处理性能和功耗值作为功率数据。在这种情况下，如果控制单元15通过查阅使用处理性能的表计算功耗值，可以返回该功耗值。否则，工作范围存储器17可以存储性能/功率转换系数作为功率数据。在这种情况下，如果控制单元15通过利用性能/功率转换系数计算处理性能来计算功耗值，可以返回(所计算的)功耗值。

如果在S14、S25和S36中选择了一个单元电路，那么可以从分配给可编程逻辑电路的单元电路中选择一个最高性能要求的单元电路。否则，可以选择一个最低性能要求的单元电路，或者可以选择预定单元电路。

通过测量每个单元电路的工作时间(例如，控制单元15包括一个如图9中的工作时间测量单元中所示的时钟)，即使每个单元电路的处理负载动态变化，也能估算每个单元电路的处理要求。例如，可以用工作时间与时钟频率的乘积作为表示定时上的性能要求的指数。通过根据所估算的性能要求适当改变分配，即使每个可编程逻辑电路的工作特性有个别差异，也能降低系统的功耗。

图13是根据第二实施例的逻辑电路装置的框图。在第二实施例中，可编程逻辑电路单元111包括可编程逻辑电路1～m和时钟/电压提供单元1～m，时钟/电压提供电路1～m每个都与可编程逻辑电路1～m连接并为可编程逻辑电路1～m提供时钟信号/电压。控制单元15根据分配给每个可编程逻辑电路的单元电路的总性能要求，计算每个可编程逻辑电路的工作频率，以执行预定时间内的所有处理。将工作频率发送到时钟/电压提供单元。每个时钟/电压提供单元存储一个表，该表相应地存储相应可编程逻辑电路的时钟频率和电压。通过查阅使用工作频率的表，可以将时钟信号和电压提供给相应的可编程逻辑电路。

在第二实施例中，根据处理负载，利用上述分配方法将单元电路分配给每个可编程逻辑电路，并分别为每个可编程逻辑电路执行频率/电压的控制。

图14是这样一个示意图：在不考虑每个工作特性来分配单元电路以均分每个可编程逻辑电路的处理负载的情况下的平均功耗(上图)，和在考虑每个可编程逻辑电路的工作特性(利用本实施例的方法)来分配单元电路的情况下的平均功耗(图下侧)。

在图14中，可编程逻辑电路B与可编程逻辑电路A、C和D相比具有更好的功率效率。利用本实施例的单元电路的分配方法，最好功率效率的可编程逻辑电路B的总性能要求提高，而较差功率效率的可编程逻辑电路A、C和D的总性能要求相对降低。因此，与分配单元电路以均分每个处理负载的情况相比，在本实施例的分配方法中所有可编程逻辑电路的平均功耗较低。

图15是根据第二实施例的逻辑电路装置的处理的流程图。首先，得到分配给每个可编程逻辑电路的单元电路的性能要求(S41)。然后，计算每个可编程逻辑电路的总性能要求(S42)。在单元电路的分配变化的情况下，控制单元15将每个可编程逻辑电路的总性能要求与每个可编程逻辑电路的处理性能的下限(存储在工作范围存储器17中)进行比较(S43)。如果总性能要求低于下限，那么，根据下限与总性能要求之间的差值计算可编程逻辑电路的停止时间(S44)。在这一可编程逻辑电路利用下限的处理性能执行所分配的处理(所分配单元电路)后，该可编程逻辑电路被停止该段停止时间(S45)。

就可编程逻辑电路被停止而言，控制单元15可以在预定间隔后再次起动时钟的提供。再者，通过以预定间隔控制被停止的可编程逻辑电路的操作起动，控制单元15可以在任意时刻停止可编程逻辑电路。

图16是根据第二实施例的逻辑电路装置的另一处理的流程图。首先，得到分配给每个可编程逻辑电路的单元电路的性能要求(S51)。然后，计算每个可编程逻辑电路的总性能要求(S52)。在单元电路的分配变化的情况下，控制单元15将每个可编程逻辑电路的总性能要求与每个可编程逻辑电路的处理性能的下限(存储在工作范围存储器17中)进行比较(S53)。如果可编程逻辑电路的总性能要求低于下限，并且如果另一可编程逻辑电路的处理性能低于上限，那么，控制单元15将分配给该可编程逻辑电路的单元电路转变到另一可编程逻辑电路(S54)，并停止该可编程逻辑电路(S55)。

在单元电路的分配变化的情况下，如果可编程逻辑电路的总性能要求大于处理性能的上限(存储在工作范围存储器17中)，并且如果此时存在另一被停止的可编程逻辑电路，那么，为所有可编程逻辑电路(包括另一被停止的可编程逻辑电路)执行单元电路的分配变化，并起动另一被停止的可编程逻辑电路的操作。图17是根据第二实施例的逻辑电路装置的这一处理的流程图。

首先，得到分配给每个可编程逻辑电路的单元电路的性能要求(S61)。然后，计算每个可编程逻辑电路的总性能要求(S62)。然后，判断总性能要求是否高于存储在工作范围存储器17中的处理性能的上限(S63)。如果总性能要求高于上限，那么有选择地将所有单元电路重新分配给包括被停止的可编程逻辑电路在内的可编程逻辑电路(S64)。然后，被停止的可编程逻辑电路开始操作(S65)。

在单元电路的分配变化的情况下，如果总性能要求不高于所有可编程逻辑电路的上限，并且如果此时存在至少一个被停止的可编程逻辑电路，那么，为所有可编程逻辑电路(该至少一个被停止的可编程逻辑电路除外)执行单元电路的分配变化。

在停止至少一个可编程逻辑电路和为其他可编程逻辑电路(每个都在连续工作)重新分配单元电路的情况下，可以按功耗值降低的次序或当前性能要求降低的次序来为其他可编程逻辑电路分配单元电路。否则，可以根据另一种方法来为预定可编程逻辑电路分配单元电路。

在停止至少一个可编程逻辑电路和为其他可编程逻辑电路(每个都在连续工作)重新分配单元电路的情况下，可以重复地从分配给最大功耗值的可编程逻辑电路的单元电路中选择一个单元电路，并将其分配给另一个可编程逻辑电路以便起动操作。分配给最高总性能要求的可编程逻辑电路的至少一个单元电路可以重新分配给另一个可编程电路以起动操作。在起动可编程逻辑电路的操作的情况下，(原来分配给该可编程逻辑电路的)被重新分配给另一可编程逻辑电路的单元电路可以返回给该可编程逻辑电路。可以从分配给每个都在操作的可编程逻辑电路的单元电路中选择预定数量的单元电路，并将其分配给另一个可编程逻辑电路以便起动操作。

在第二实施例中，如果可编程逻辑电路具有备用的处理性能，那么一个预定可编程逻辑电路停止而其他可编程逻辑电路继续执行处理。因此可以降低系统的功耗。

图18是根据第三实施例的逻辑电路装置的框图。在第三实施例中，在图13的逻辑电路装置中增加了一个工作检查单元23。针对每个可编程逻辑电路的(时钟频率和电压的)上限和下限(存储在工作范围存储器17中)，工作检查单元23利用检查的单元电路检查每个可编程逻辑电路是否在上限和下限范围内工作正常。如果检测到工作正常，那么每个可编程逻辑电路返回到正常处理。

如果检测到上限的工作反常，那么工作检查单元23利用预定值或比率使上限降低，然后再进行检查。如果检测到下限的工作反常，那么工作检查单元23利用预定值或比率使下限提高，然后再进行检查。反复地重新确定上限和下限并进行检查直到可编程逻辑电路工作正常。如果通过检查检测到工作反常，可以改变频率和电压再进行检查。可以通过固定频率改变电压再进行检查，或可以通过固定电压改变频率再进行检查。

工作检查单元23可以通过以预定间隔停止任意可编程逻辑电路的操作的方式来检查该可编程逻辑电路。工作检查单元23可以检查所有的各自在启动后立即激活的可编程逻辑电路。否则，可执行两种检查处理。

图19是根据第三实施例的逻辑电路装置的处理的流程图。首先，将用于故障检查的单元电路加载到可编程逻辑电路上(S71)。然后，对该可编程逻辑电路执行故障检查(S72)，并判断该可编程逻辑电路是否有故障(S73)。如果检测到故障，那么将该可编程逻辑电路的时钟频率的上限(存储在工作范围存储器17中)置为“0”(S74)。在这种情况下，可以将电压的上限置为“0”。然后，将分配给该可编程逻辑电路的单元电路转变到其他可编程逻辑电路(S75)。

如上所述，通过配置和操作每个可编程逻辑电路上的检查电路，工作检查单元23检测到无论电压/频率工作反常的可编程逻辑电路。如果检测到工作反常的可编程逻辑电路，工作检查单元23将这一可编程逻辑电路的处理性能的上限(存储在工作范围存储器中)置为“0”，然后将分配给该可编程逻辑电路的单元电路重新分配给其他可编程逻辑电路。

检查电路可以为多个可编程逻辑电路执行相同的操作，并检测处理结果唯一不同的可编程逻辑电路。此外，还可以执行可编程逻辑电路的专用测试，比如扫描测试。工作检查单元23可以通过以预定间隔停止至少一个可编程逻辑电路的操作的方式进行检查，或可以检查所有的各自在启动后立即激活的可编程逻辑电路。

图20是根据第三实施例的逻辑电路装置的另一处理的流程图。首先，将用于故障检查的单元电路加载到可编程逻辑电路上(S81)。然后，对该可编程逻辑电路执行故障检查(S82)，并判断该可编程逻辑电路是否有故障(S83)。如果可编程逻辑电路有故障，那么根据故障检查结果确定该可编程逻辑电路中的故障部件(S84)。然后，扫描(检查)所有电路数据(S85)。通过扫描，确定(该可编程逻辑电路中)未使用该故障部件的电路数据(单元电路)(S86)。然后，判断是否没有确定未使用该故障部件的单元电路或者这样的单元电路的数量是否小于预定值(S87)。如果没有确定单元电路或单元电路的数量小于预定值，那么，停止该可编程逻辑电路(S88)，处理结束。如果确定了单元电路并且单元电路的数量不小于预定值，那么，判断单元电路的总性能要求是否低于故障检查前该可编程逻辑电路的总性能要求(S89)。如果单元电路的总性能要求低于故障检查前该该可编程逻辑电路的总性能要求，那么，将所有这样的单元电路全部分配给该可编程逻辑电路(S90)。然后，禁止该可编程逻辑电路的单元电路的分配变化(S91)，处理结束。

如果单元电路的总性能要求不低于故障检查前该该可编程逻辑电路的总性能要求，那么，将这样的单元电路中的每一个按次序分配给该可编程逻辑电路(S92)。当所分配的单元电路的总性能要求首次高于故障检查前该该可编程逻辑电路的总性能要求时，停止为该可编程逻辑电路分配单元电路(S93)，处理转至S91。

如上所述，在第三实施例中，新增加了停止所指定的可编程逻辑电路的单元电路的分配变化的控制。简单地说，如果检测到可编程逻辑电路工作反常，或者如果在检测到工作反常后进行了详细检查，那么工作检查单元23确定该可编程逻辑电路中的故障部件。然后，通过检查电路数据存储器13中所存储的电路数据，工作检查单元23检索未使用该故障部件的电路数据(单元电路)。这一检索可以通过检查电路数据中的预定位置的信息来实现。

检查完所有电路数据(所有单元电路)后，计算所有未使用该故障部件的单元电路的总性能要求。将这些单元电路分配给这一可编程逻辑电路，这样，所分配的单元电路的处理负载最大等于故障检查前该处理负载。

再者，此后不再执行该可编程逻辑电路的单元电路的分配变化，而执行其他可编程逻辑电路的单元电路的分配变化。在为一个(有故障的)可编程逻辑电路分配了未使用故障部件的单元电路时，如果分配给可编程逻辑电路的单元电路的性能要求小于该可编程逻辑电路的处理性能的下限(存储在工作范围存储器中)，那么停止这一可编程逻辑电路。在这种情况下，将分配给该可编程逻辑电路的所有单元电路都重新分配给其他可编程逻辑电路。

在第三实施例中，当在某一可编程逻辑电路中出现故障时，可以通过回避故障和通过利用与该故障部件无关的单元来继续进行处理。此外，可以将故障迅速通知给用户。

图21是根据第四实施例的逻辑电路装置的框图。在第四实施例中，在图18的第三实施例中新增了异常通知单元(发光装置控制单元24)作为一个外部装置。如果工作检查单元23检测到故障，那么，发光装置控制单元24控制发光装置(图21中未示出)发光。发光装置控制单元24可以为所有可编程逻辑电路共同地设置，或者为每个可编程逻辑电路不同地设置。在共同设置时，根据各个有故障的可编程逻辑电路的数量，可以改变发光操作(比如色彩或闪烁)。

在上述逻辑电路装置中，预定时间内按预定速度执行(比每个逻辑电路的处理速度更快)的处理内容(单元电路)被分配到可编程逻辑电路中，这样，可以使所有可编程逻辑电路的总功耗最小，并可以并行执行。与均分每个可编程逻辑电路的处理负载的分配方法比较，这些处理内容可以低功耗地按每个逻辑电路的处理速度来执行。

下面，举一个例子来说明。假定，逻辑电路1在供电电压为1.1V时以200MHz工作，而逻辑电路2在供电电压为1.1V时以150MHz工作。此外，假定，逻辑电路1在供电电压为1.2V时以250MHz工作，而逻辑电路2在供电电压为1.2V时以200MHz工作。简单地说，工作频率随电压的提高而提高。

在这种假定情况下，考虑这样一种情况：在预定时间内可以按工作350MHz的处理速度来执行处理内容。如果处理内容同等地分配给逻辑电路1和2，即如果处理内容175MHz(350MHz的一半)分别分配给逻辑电路1和2，那么，逻辑电路1可以以175MHz执行供电电压1.1V的处理，因为逻辑电路1在供电电压1.1V时可以以200MHz执行处理。另一方面，逻辑电路2不能在175MHz执行供电电压1.1V的处理，因为逻辑电路2在供电电压1.1V时最大可以以150MHz执行处理。因此，逻辑电路2的供电电压必须提高。

然而，对于供电电压1.1V，逻辑电路1可以以200MHz执行处理而逻辑电路2可以以150MHz执行处理。如果处理内容350MHz其中200MHz分配给逻辑电路1而其中150MHz分配给逻辑电路2，那么处理内容350MHz可以作为一个整体来处理。在这种情况下，逻辑电路1和逻辑电路2两者可以并行地以电压1.1V来工作。简单地说，预定时间内按预定速度执行(比每个可编程逻辑电路的处理速度更快)的处理内容被分配到各个可编程逻辑电路中，这样，可以使所有可编程逻辑电路的总功耗最小。与均分每个可编程逻辑电路的处理负载的分配方法比较，这些处理内容可以低功耗地按每个可编程逻辑电路的速度来执行。功耗与供电压成比例。因此，供电电压越高，功耗越小。

此外，当工作检查单元检测到任一可编程逻辑电路损坏时，可以将该可编程逻辑电路设置为不使用，同时略微提升其他可编程逻辑电路的供电电压。从而，可以弥补损坏的可编程逻辑电路所要执行的处理。

如上所述，在本发明中，如果多个可编程逻辑电路各自具有不同的工作特性，那么可以为每个可编程逻辑电路实现低功耗，同时提高系统的功率效率。

对熟练技术人员而言，考虑到本文所公开的本发明的说明和实践，显然还能得出本发明的其他实施例。这里的说明以及例子只是旨在举例说明，本发明的真实范围和思想如随后的权利要求书中所述。

Claims (18)

1.一种逻辑电路装置，包括：

多个可编程逻辑电路，每个都具有基于电路数据的可变电路组件；

电路数据存储器，用于存储多个电路数据和性能要求，电路数据表示处理的单元电路，性能要求表示单元电路的处理性能；

提供单元，用于为多个可编程逻辑电路提供电压；

特性数据存储器，用于存储每个可编程逻辑电路的特性数据，特性数据表示每个可编程逻辑电路的电压的工作范围；和

控制单元，用于计算多个可编程逻辑电路的最小电压以执行基于性能要求的多个电路数据，用于有选择地将多个电路数据分配给多个可编程逻辑电路以便使分配给每个可编程逻辑电路的电路数据的性能要求以最小电压落在可编程逻辑电路的处理性能的范围之内，和用于控制所述提供单元以便为多个可编程逻辑电路提供最小电压。

2.如权利要求1所述的逻辑电路装置，

其中，所述提供单元提供时钟信号以及电压。

3.如权利要求2所述的逻辑电路装置，

其中，特性数据包括时钟频率和电压的上限和下限，作为每个可编程逻辑电路的工作范围。

4.如权利要求3所述的逻辑电路装置，

其中，所述控制单元根据特性数据确定与最小电压有关的时钟频率，并控制所述提供单元为多个可编程逻辑电路提供具有最小电压的时钟频率的时钟信号。

5.如权利要求1所述的逻辑电路装置，

其中，所述控制单元根据每个可编程逻辑电路的所分配单元电路的性能要求和电压计算每个可编程逻辑电路的功耗值，并将最大功耗值的可编程逻辑电路的所分配单元电路之一重新分配给最小功耗值的另一可编程逻辑电路。

6.如权利要求1所述的逻辑电路装置，

其中，所述控制单元根据每个可编程逻辑电路的所分配单元电路的性能要求和电压计算每个可编程逻辑电路的时钟信号的每一周期的功率效率，并将具有最低功率效率的可编程逻辑电路的所分配单元电路之一重新分配给具有最高功率效率的另一可编程逻辑电路。

7.如权利要求1所述的逻辑电路装置，

其中，所述控制单元根据每个可编程逻辑电路的所分配单元电路的性能要求和电压计算所有可编程逻辑电路的总功耗值，根据总功耗值计算每个可编程逻辑电路的处理性能的阈值，并判断每个可编程逻辑电路的阈值与性能要求之间的差值是否大于预定值。

8.如权利要求7所述的逻辑电路装置，

其中，如果差值大于预定值，那么所述控制单元选择性能要求大于阈值的可编程逻辑电路的所分配单元电路之一，并将这一单元电路重新分配给性能要求小于阈值的另一个可编程逻辑电路。

9.如权利要求3所述的逻辑电路装置，

其中，所述提供单元为每个可编程逻辑电路分别提供时钟信号和电压。

10.如权利要求9所述的逻辑电路装置，

其中，所述控制单元计算每个可编程逻辑电路的所分配单元电路的性能要求，如果性能要求小于可编程逻辑电路的处理性能的下限则计算停止该可编程逻辑电路的时间，并停止该可编程逻辑电路一段该时间。

11.如权利要求9所述的逻辑电路装置，

其中，所述控制单元计算每个可编程逻辑电路的所分配单元电路的性能要求，如果性能要求小于可编程逻辑电路的处理性能的下限则停止该可编程逻辑电路，并将该可编程逻辑电路的所分配单元电路重新分配给其他可编程逻辑电路。

12.如权利要求9所述的逻辑电路装置，

其中，所述控制单元计算每个可编程逻辑电路的所分配单元电路的性能要求，如果至少一个可编程逻辑电路的所计算的性能要求大于所述至少一个可编程逻辑电路的处理性能的上限则有选择地将所有单元电路都重新分配给包括这一被停止的可编程逻辑电路在内的所有可编程逻辑电路，并起动这一被停止的可编程逻辑电路的操作。

13.如权利要求3所述的逻辑电路装置，

还包括：工作检查单元，用于将故障检查的单元电路加载到每个可编程逻辑电路中，并用于操作每个可编程逻辑电路中的故障检查的单元电路。

14.如权利要求13所述的逻辑电路装置，

其中，如果在可编程逻辑电路中检测到故障，那么所述工作检查单元将所述特性数据存储器中的该可编程逻辑电路的上限置为零；和

其中，所述控制单元将该可编程逻辑电路的所分配单元电路重新分配给其他可编程逻辑电路。

15.如权利要求14所述的逻辑电路装置，

其中，所述工作检查单元根据故障检查结果确定该可编程逻辑电路中的故障部件；和

其中，所述控制单元从所述电路数据存储器中选择未使用该故障部件的单元电路，如果这样的单元电路不存在或者单元电路的数量小于预定值则停止该可编程逻辑电路。

16.如权利要求15所述的逻辑电路装置，

其中，如果单元电路的数量不小于预定值并且单元电路的性能要求小于故障检查前该可编程逻辑电路的性能要求，那么，所述控制单元将这些单元电路分配给该可编程逻辑电路，并禁止该可编程逻辑电路的单元电路的分配变化。

17.如权利要求16所述的逻辑电路装置，

其中，如果单元电路的性能要求不小于故障检查前该可编程逻辑电路的性能要求，那么，所述控制单元将这些单元电路中的每一个按次序分配给该可编程逻辑电路，并且当所分配的单元电路的性能要求首次大于故障检查前该可编程逻辑电路的性能要求时，所述控制单元停止将每一单元电路分配给该可编程逻辑电路的操作。

18.如权利要求13所述的逻辑电路装置，

还包括：发光控制单元，用于当所述故障检查单元检测到可编程逻辑电路中的故障时，通过外部发光装置发光。

Images