JP5293396B2 - 情報処理装置、および情報処理装置の制御方法 - Google Patents

情報処理装置、および情報処理装置の制御方法 Download PDF

Info

Publication number
JP5293396B2
JP5293396B2 JP2009116669A JP2009116669A JP5293396B2 JP 5293396 B2 JP5293396 B2 JP 5293396B2 JP 2009116669 A JP2009116669 A JP 2009116669A JP 2009116669 A JP2009116669 A JP 2009116669A JP 5293396 B2 JP5293396 B2 JP 5293396B2
Authority
JP
Japan
Prior art keywords
board
main board
circuit
power consumption
assigned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009116669A
Other languages
English (en)
Other versions
JP2010267005A (ja
Inventor
修一 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009116669A priority Critical patent/JP5293396B2/ja
Publication of JP2010267005A publication Critical patent/JP2010267005A/ja
Application granted granted Critical
Publication of JP5293396B2 publication Critical patent/JP5293396B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)

Description

本発明は、処理を実行するプロセッサを複数設けることにより情報処理装置の性能を向上させる技術に関する。
汎用のプロセッサーボードを使い呼処理等の制御系処理やパケットプロトコル処理などの様々な処理を行うコンピュータにおいて、CPU(Central Processing Unit)を設けたメインボードに、別のCPUを搭載したメザニンボード(拡張基板)を増設して、メインボードとメザニンボードとの間で処理負荷の分散を図ることがあった。
負荷分散に関して、特許文献1に記載されたコンピュータでは、複数のCPUの使用率を測定し、使用率の高いCPUに対する処理負荷の一部を、使用率の低いCPUに割り当てている。
特開2003−46539号公報
しかし、特許文献1に記載されたコンピュータでは、メザニンボードの増設により処理負荷の分散を行うと、装置が大型化してしまうという問題があった。
コンピュータの外枠と、挿入するボードとのハードウェア仕様を定めた規格としてATCA(Advanced Telecom Communication Architecture)規格などがあるが、このような規格では、各ボードの消費電力値の上限が定められている。
メインボード上に、メインボードに供給される電力の一部を使用するメザニンボードを増設した場合、そのメザニンボードが消費電力の高いCPUを備えていると、消費電力が上限値を超えてしまうことがある。このため、メザニンボード上のCPUは、性能の低いものでなければならず、メザニンボードにメインボードの処理の一部を十分に割り当てることができなかった。
ハードウェア規格においてメインボードに必要な電力よりも大きな電力を供給できる電源に置き換えれば、メザニンボードに処理を十分に割り当てることができるが、それでは電源のサイズが大きくなり、装置が大型化してしまう。
本発明は、装置を大型化せずに、拡張基板の増設により処理負荷を分散する技術を提供することを目的とする。
上記目的を達成するために、本発明の情報処理装置は、割り当てられた処理を実行する回路を搭載した主基板と、前記主基板上に増設された基板であって、該主基板から電源の供給を受けて割り当てられた処理を実行する回路を搭載した拡張基板と、前記主基板に搭載された回路の消費電力の指標となる指標値と、前記拡張基板に搭載された回路の消費電力の指標となる指標値とを取得する指標値取得手段と、前記指標値取得手段により取得された前記主基板に対応する指標値と、前記拡張基板に対応する指標値とに基づいて、該主基板に対応する消費電力と該拡張基板に対応する消費電力との合計値が閾値を超えないように、該主基板に割り当てる処理の処理量と該拡張基板に割り当てる処理の処理量とを制御する制御手段と、を有する。
本発明の情報処理装置の制御方法は、割り当てられた処理を実行する回路を搭載した主基板と、前記主基板上に増設された基板であって、該主基板から電源の供給を受けて割り当てられた処理を実行する回路を搭載した拡張基板とを有する情報処理装置の制御方法であって、前記主基板に搭載された回路の消費電力の指標となる指標値と、前記拡張基板に搭載された回路の消費電力の指標となる指標値とを取得し、前記主基板に対応する指標値と、前記拡張基板に対応する指標値とに基づいて、該主基板に対応する消費電力と該拡張基板に対応する消費電力との合計値が閾値を超えないように、該主基板に割り当てる処理の処理量と該拡張基板に割り当てる処理の処理量とを制御する、情報処理装置の制御方法である。
本発明によれば、情報処理装置は、主基板と拡張基板との消費電力の合計値の指標となる指標値に基づいて、消費電力の合計値が閾値を超えないように、これらの基板に割り当てる処理負荷を制御する。このため、電源を大容量にする必要がなくなり、装置を大型化せずに処理負荷を分散できる。
本実施形態の情報処理装置の一構成例を示すブロック図である。 本実施形態の情報処理装置の外観図の一例である。 本実施形態の情報処理装置の一構成例を示すブロック図である。 本実施形態の情報処理装置の消費電力推定テーブルAの記載内容を示す図である。 本実施形態の情報処理装置の消費電力推定テーブルBの記載内容を示す図である。 本実施形態のロードバランス回路の動作を示すフローチャートである。 本実施形態のメインボード内負荷分散処理を示すフローチャートである。 一般的な情報処理装置の一構成例を示すブロック図である。
本発明を実施するための実施形態について図面を参照して詳細に説明する。図1は、本実施形態の情報処理装置1の一構成例を示す機能ブロック図である。情報処理装置1は、パケット処理などを行う情報処理装置であり、例えば汎用サーバー装置として使用される。同図を参照すると、情報処理装置1は、メインボード10、指標値取得部21、および制御部22を有する。
図2は、情報処理装置1の外形図の一例である。同図を参照すると、情報処理装置は、所定のハードウェア規格(例えば、ATCA規格)に準拠または合致した外枠40を有する。この外枠40に、外枠40と同じハードウェア規格に準拠または合致したメインボード10、13、およびスイッチボード30を含む各種のボードが挿入される。各メインボードのいずれか1以上には、図3で後述するメザニンボードが増設されている。
図1に戻り、メインボード10の上には、メザニンボード11が増設されている。メザニンボード11は、メインボード10上に追加で装着された拡張基板である。このメザニンボード11には、メインボード10に接続された電源から電力が供給される。
指標値取得部21は、メインボード10の消費電力の指標となる指標値と、そのメインボードに増設されたメザニンボード11の消費電力の指標となる指標値とを取得する。例えば、指標値として、メインボード10およびメザニンボード11に搭載された各CPUの使用率や、CPUを含む各デバイスの温度などが用いられる。
制御部22は、指標値に基づいて、メインボード間、またはメインボードとメザニンボードとの間において、処理負荷を分散する。
具体的には、制御部22は、各CPUの組み合わせや、各温度の組み合わせから、メインボード10およびメザニンボード11の消費電力の合計値を推定する。そして、制御部22は、その合計値が、メインボード10について定められた閾値を超えないように、消費電力が高いメインボードから低いメインボードへ処理負荷を分散する。消費電力の合計値の閾値は、メインボード10のハードウェア規格により定められた値である。
また、制御部22は、メインボード10およびメザニンボード11において、デバイスの温度やCPU使用率が閾値を超えないように、使用率や温度の高いCPUから低いCPUへ処理負荷を分散する。温度の閾値は、例えば、CPUの動作保障温度である。
図3は、図1で示した、メインボード10、指標値取得部21、および制御部22を実現する情報処理装置1の具体的な構成例を示すブロック図である。同図を参照すると、情報処理装置1は、メインボード10、電源回路12、メインボード13、およびスイッチボード30を有する。
図2では、情報処理装置1にメインボードを2枚設ける構成としているが、メインボードを3枚以上設けてもよいし、1枚しか設けなくてもよい。メインボードを複数枚設けている場合、全てのメインボードにメザニンボードを設けてもよいし、一部のメインボードにのみ、メザニンボードを設ける構成としてもよい。
メインボード10には、CPU101、102と、LAN(Local Area Network)コントローラ102とが設けられている。
メザニンボード11には、マルチコアCPU111、温度センサ回路112、監視回路113、およびLANコントローラ114が設けられている。
このメインボード10およびメザニンボード11は、情報処理装置1内でパケット処理装置として動作する。このパケット処理装置(10、11)は、SGSN(Serving GPRS Support Node)、GGSN(Gateway GPRS Support Node)、SGW(Serving Gateway)、PGW(Packet data network Gateway)等に該当し、IPパケット処理、GTP(GPRS Tunneling Protocol)パケット処理等のプロトコル処理を実施する。
電源回路12は、メインボード10およびメザニンボード11へ電源を供給する。
スイッチボード30は、メインボードと同じ規格に準拠または合致した基盤であり、ロードバランス回路301および、L2/L3スイッチ302を有する。このスイッチボード30には、対向装置2、およびメインボード13が接続される。
この対向装置2は、3GPPモバイルコアネットワークにおいて、インターネット網上のノードやRNC(Radio Network Controller)等に該当する。
CPU101、102は、メインボード10全体を制御し、3GPP(Third Generation Partnership Project)モバイルコアネットワーク等における呼処理等を行う演算処理装置である。LANコントローラ103は、スイッチボード30を経由して対向装置2との間でIP(Internet Protocol)パケットの送受信を行うためのイーサネット(登録商標)インタフェース装置である。
マルチコアCPU111は、専用のOS(Operation System)などを実行し、所定の処理を高速に処理するための演算処理装置である。例えば、マルチコアCPU111は、パケットプロトコル処理専用のプロセッサである。
温度センサ回路112は、メインボード10およびメザニンボード11の温度分布を測定する。詳細には、温度センサ回路112は、各ボード上のCPU(101、102、211)やデバイスの温度を測定する。監視回路113は、CPU101、102、およびマルチコアCPU111の各CPUの使用率を測定し、温度センサ回路112により測定された各ボードの温度状態を取得する。監視回路113は、これらのCPU使用率を示すCPU使用率情報と、各ボードの温度分布を示す温度情報とを、スイッチボード30へ、定期的に送信する。
ロードバランス回路301は、監視回路113から送信されたCPU使用率情報および温度情報に基づいて、メインボード10、13およびメザニンボード11のそれぞれに対するパケットの出力量の割り当てを変更する。L2/L3スイッチ302は、ロードバランス回路301が決定した割り当てに従って、トラヒックを制御する。
図3における温度センサ回路112、および監視回路113が、図1における指標値取得部21に相当する。図3におけるスイッチボード30が、図1における制御部22に相当する。
ロードバランス回路301の制御内容について詳細に説明する。ロードバランス回路301は、各CPUのCPU使用率と、各ボードの温度分布から、メインボード10およびメザニンボード11の消費電力の合計値を推定する。
例えば、ロードバランス回路301は、各CPUの使用率または各ボードの温度分布の組み合わせと、消費電力の合計値とを対応づけたテーブルを記憶しておき、測定した使用率または温度分布に対応する消費電力をテーブルから読み出す。
そして、ロードバランス回路301は、読み出した消費電力に基づいて、L2/L3スイッチ302を制御することにより、メインボード間、またはメインボードとメザニンボードとの間において、処理負荷を分散する。具体的には、ロードバランス回路301は、推定した消費電力が、閾値を超えないように、消費電力の高いボードから、低いボードへパケット処理の負荷を分散する。
また、ロードバランス回路301は、各ボードにおいて、デバイスの温度や、CPUの使用率が閾値を超えないように、温度やCPUの高いボードから低いボードへパケット処理の負荷を分散する。
図4は、ロードバランス回路301が、消費電力を推定するために用いる消費電力推定テーブルAの一例を示した図である。同図を参照すると、消費電力推定テーブルAには、メインボード、メザニンボードのそれぞれの「CPU使用率」と、「消費電力」および「判定」とが対応付けて記載されている。
メインボードの「CPU使用率」欄には、メインボード10に搭載されたCPU101、102のCPU使用率の平均値が記載される。メザニンボードの「CPU使用率」欄には、メザニンボード11に搭載されたマルチコアCPU111のCPU使用率が記載される。
「消費電力」欄には、各CPU使用率から推定されるメインボード10およびメザニンボード11の消費電力の合計値に対する評価内容が記載される。例えば、「消費電力」は、「高」、「中」、「低」の3段階で評価される。「判定」欄には、「消費電力」をボードへの負荷の増減の判定に用いる情報が記載される。例えば、「判定」欄には、「消費電力」は、「高」、「中」、「低」に対応づけて「L3」、「L2」、「L1」が記載される。「消費電力」が「高」(「L3」)の場合、メインボード10およびメザニンボード11の消費電力値は、ハードウェア規格に基づく閾値未満の上限値を超えていることを意味する。
図5は、ロードバランス回路301が、消費電力を推定するために用いる消費電力推定テーブルBの一例を示した図である。同図を参照すると、消費電力推定テーブルBには、メインボードおよびメザニンボードのそれぞれの「温度」と、「消費電力」および「判定」とが対応付けて記載されている。
メインボードの「温度」欄には、メインボード10に搭載されたCPU101、102の温度と、ボード上のデバイスの温度との平均値が記載される。メザニンボードの「温度」欄には、メザニンボード11に搭載されたマルチコアCPU111の温度と、ボード上のデバイスの温度との平均値が記載される。
「消費電力」欄および「判定」欄の記載は、図4の消費電力推定テーブルAの「消費電力」欄および「判定」欄の記載と同様である。
例えば、ロードバランス回路301は、図4、5の消費電力推定テーブルA、Bを参照し、CPU使用率や温度に対応する「判定」を求める。その「判定」が「L3」であった場合、ロードバランス回路301は、メインボード10、およびメザニンボード11への処理負荷を、消費電力が低い他のボード(13など)へ分散する。
本実施形態では、ロードバランス回路301は、CPUやデバイスの温度の平均値から、消費電力を推定する構成としている。しかし、ロードバランス回路301は、各CPUの温度のみや、各デバイスの温度のみから消費電力を推定してもよい。また、ロードバランス回路301は、平均値でなく、CPUやデバイスの温度の組み合わせから、消費電力を推定してもよい。
図6は、ロードバランス回路301の動作を示すフローチャートである。この動作は、情報処理装置1に電源を投入したときに開始する。ロードバランス回路301は、監視回路113から、CPU使用率情報および温度情報を受信する(ステップS1)。
ロードバランス回路301は、各CPUの使用率の組み合わせに対応する「判定」欄に記載の内容を図4に示した消費電力推定テーブルAから読み出す。そして、ロードバランス回路301は、CPU使用率情報から推定される消費電力が「L3」であるか否かを判断する(ステップS2)。
消費電力が「L3」でなければ(ステップS2:NO)、ロードバランス回路301は、各ボードの温度の組み合わせに対応する「判定」欄に記載の内容を図5に示した消費電力推定テーブルBから読み出す。そして、ロードバランス回路301は、温度情報から推定される消費電力が「L3」であるか否かを判断する(ステップS3)。
ステップS2またはステップS3において、消費電力が「L3」であれば、ロードバランス回路301は、メインボード10、およびメザニンボード11への処理負荷を、消費電力が低い他のボード(13など)へ分散する(ステップS4)。
ステップS3において、消費電力が「L3」でなければ(ステップS3:NO)、ロードバランス回路301は、メインボード内負荷分散処理を実行する(ステップS5)。ステップS4またはS5の後、ロードバランス回路301は、ステップS1に戻る。
図7は、メインボード内負荷分散処理を示すフローチャートである。同図を参照すると、ロードバランス回路301は、使用率が、閾値未満の上限値以上のCPU(201、202、211)が、メインボードまたはメザニンボードにあるか否かを判断する(ステップS51)。
使用率が上限値以上のCPUがなければ(ステップS51:No)、ロードバランス回路301は、温度が、閾値(動作保障温度)未満の上限値以上のCPUがあるか否かを判断する(ステップS52)。
使用率が上限値以上のCPUがある場合(ステップS51:YES)、または温度が上限値以上のCPUがある場合(ステップS52:YES)、ロードバランス回路301は、使用率や温度が高いCPUに対するパケット処理の負荷を、使用率や温度が低い他のCPUへ分散する(ステップS53)。
使用率が上限値以上のCPUがない場合(ステップS51:NO)、ステップS53の後、ロードバランス回路301は、メインボード内負荷分散処理を終了する。
本実施形態では、メインボード10が、本発明の主基板に相当し、メザニンボード11が、本発明の拡張基板に相当する。L2/L3スイッチ302が、本発明の経路制御回路に相当する。
なお、本実施形態では、情報処理装置1は、図4、5で示した消費電力推定テーブルA、Bを参照することにより、消費電力の合計値が閾値未満の所定値以上であるか否かを判断している。しかし、情報処理装置1は、これらのテーブルを設けず、CPU使用率や各デバイスの温度から、所定の計算式を使用して各基板の消費電力の合計値を算出し、算出した値が所定値以上であるか否かを判断する構成としてもよい。
また、図6および図7に示したフローチャートの全部または一部は、コンピュータプログラムにより実現することもできる。
本実施形態では、情報処理装置1は、各CPUの使用率が、それぞれの閾値を超えないように負荷分散する構成としている。しかし、メザニンボードのCPUの方がパケットを高速処理できる場合、情報処理装置1は、この制御に加えて、メインボードのCPU使用率より、メザニンボードのCPU使用率の方が所定値以上高くなるように、負荷分散することもできる。メザニンボードに優先的にパケット処理を割り当てることにより、装置全体の性能を向上できる。
以上説明したように、本実施形態によれば、情報処理装置は、主基板と拡張基板との消費電力の合計値の指標となる指標値に基づいて、合計値が閾値を超えないように、これらの基板に割り当てる処理負荷を制御する。このため、電源を大容量にする必要がなくなり、装置を大型化せずに、処理負荷を分散できる。
これに対して、温度センサ回路112、監視回路113、およびロードバランス回路301を設けずに、メザニンボードを増設して処理負荷を分散した場合の構成を図8に示す。同図に示すように、スイッチボードは、使用率や温度を示す情報を取得できないので、処理負荷に応じた各ボードの消費電力の変動を把握できない。そこで、各ボードの処理負荷が高くても消費電力が閾値を超えないようにするため、電源回路は、ハードウェア規格においてメインボードに必要な電力よりも大きな電力を供給できるものにしなければならない。この結果、電源が大型のものとなり、装置全体が大型化してしまう。
1 情報処理装置
10、13 メインボード
11 メザニンボード
21 指標値取得部
22 制御部
22 電源回路
30 スイッチボード
40 外枠
101、102 CPU
103 LANコントローラ
111 マルチコアCPU
112 温度センサ回路
113 監視回路
114 LANコントローラ
301 ロードバランス回路
302 L2/L3スイッチ
S1〜S5、S51〜S53 ステップ

Claims (9)

  1. 割り当てられた処理を実行する回路を搭載した主基板と、
    前記主基板上に増設された基板であって、該主基板から電源の供給を受けて割り当てられた処理を実行する回路を搭載した拡張基板と、
    前記主基板に搭載された回路の消費電力の指標となる指標値と、前記拡張基板に搭載された回路の消費電力の指標となる指標値とを取得する指標値取得手段と、
    前記指標値取得手段により取得された前記主基板に対応する指標値と、前記拡張基板に対応する指標値とに基づいて、前記主基板および前記拡張基板の消費電力の合計値を推定し、該推定した消費電力の合計値が閾値を超えず、かつ、消費電力が高い基板から消費電力が低い基板に処理が割り当てられるように、前記主基板および前記拡張基板に割り当てる処理を制御する制御手段と、
    を有する情報処理装置。
  2. 前記回路は、演算処理装置を含み、
    前記指標値は、演算処理装置の使用率を含む、請求項1に記載の情報処理装置。
  3. 前記指標値は、前記主基板に搭載された回路の温度と、前記拡張基板に搭載された回路の温度とを含む、請求項2に記載の情報処理装置。
  4. 前記制御手段は、それぞれの前記指標値の組み合わせと、前記合計値が前記閾値未満の所定値以上であるか否かを示す判定結果とを対応づけて記載したテーブルを参照し、該合計値が該所定値以上であるか否かに応じて、該主基板に割り当てる処理の処理量と該拡張基板に割り当てる処理の処理量とを制御する、請求項3に記載の情報処理装置。
  5. 前記制御手段は、前記演算処理装置の使用率が、該演算処理装置ごとに定められた使用率閾値を超えないように、前記主基板に割り当てる処理の処理量と前記拡張基板に割り当てる処理の処理量とを制御する、請求項2乃至4のいずれか1項に記載の情報処理装置。
  6. 前記制御手段は、前記回路の温度が、該回路の動作保障温度を超えないように、前記主基板に割り当てる処理の処理量と前記拡張基板に割り当てる処理の処理量とを制御する、請求項3乃至5のいずれか1項に記載の情報処理装置。
  7. 前記回路が実行する処理は、パケット処理である、請求項1乃至6のいずれか1項に記載の情報処理装置。
  8. 前記制御手段は、
    前記指標値に基づいて、前記主基板に対応する消費電力と前記拡張基板に対応する消費電力との合計値が前記閾値を超えないように、前記主基板に割り当てるパケット処理の処理量と前記拡張基板に割り当てるパケット処理の処理量とを決定するロードバランス回路と、
    前記ロードバランス回路により決定された前記処理量に基づいて、前記主基板により送受信されるパケットの経路と、前記拡張基板により送受信されるパケットの経路とを制御する経路制御回路と、
    を有する請求項7に記載の情報処理装置。
  9. 割り当てられた処理を実行する回路を搭載した主基板と、前記主基板上に増設された基板であって、該主基板から電源の供給を受けて割り当てられた処理を実行する回路を搭載した拡張基板とを有する情報処理装置の制御方法であって、
    前記主基板に搭載された回路の消費電力の指標となる指標値と、前記拡張基板に搭載された回路の消費電力の指標となる指標値とを取得し、
    前記主基板に対応する指標値と、前記拡張基板に対応する指標値とに基づいて、前記主基板および前記拡張基板の消費電力の合計値を推定し、該推定した消費電力の合計値が閾値を超えず、かつ、消費電力が高い基板から消費電力が低い基板に処理が割り当てられるように、前記主基板および前記拡張基板に割り当てる処理を制御する、情報処理装置の制御方法。
JP2009116669A 2009-05-13 2009-05-13 情報処理装置、および情報処理装置の制御方法 Expired - Fee Related JP5293396B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009116669A JP5293396B2 (ja) 2009-05-13 2009-05-13 情報処理装置、および情報処理装置の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009116669A JP5293396B2 (ja) 2009-05-13 2009-05-13 情報処理装置、および情報処理装置の制御方法

Publications (2)

Publication Number Publication Date
JP2010267005A JP2010267005A (ja) 2010-11-25
JP5293396B2 true JP5293396B2 (ja) 2013-09-18

Family

ID=43363943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009116669A Expired - Fee Related JP5293396B2 (ja) 2009-05-13 2009-05-13 情報処理装置、および情報処理装置の制御方法

Country Status (1)

Country Link
JP (1) JP5293396B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015022325A (ja) * 2013-07-16 2015-02-02 日本電信電話株式会社 電力消費量算出装置および方法
CN111107586B (zh) * 2019-12-24 2022-09-02 广东机电职业技术学院 一种bbu前传数据的处理方法及系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11296488A (ja) * 1998-04-09 1999-10-29 Hitachi Ltd 電子機器
US7337334B2 (en) * 2003-02-14 2008-02-26 International Business Machines Corporation Network processor power management
JP4095576B2 (ja) * 2004-05-17 2008-06-04 株式会社東芝 プログラマブル論理回路を用いる汎用論理回路装置
JP2007172182A (ja) * 2005-12-20 2007-07-05 Ricoh Co Ltd 電源制御装置および画像形成装置
JP2007172322A (ja) * 2005-12-22 2007-07-05 Canon Inc 分散処理型マルチプロセッサシステム、制御方法、マルチプロセッサ割り込み制御装置及びプログラム

Also Published As

Publication number Publication date
JP2010267005A (ja) 2010-11-25

Similar Documents

Publication Publication Date Title
US11550606B2 (en) Technologies for deploying virtual machines in a virtual network function infrastructure
JP4743293B2 (ja) 電力配分システムおよび方法
JPWO2015141337A1 (ja) 受信パケット分散方法、キュー選択器、パケット処理装置、プログラム、およびネットワークインタフェースカード
US11039332B2 (en) Performance measurement job control for 5G networks and network slicing
JP2015149578A (ja) 運用管理装置
CN102667723A (zh) 根据物理资源的可用性来均衡服务器负荷
WO2013133400A1 (ja) 制御装置、通信システム、スイッチ制御方法及びプログラム
CN106789751B (zh) 基于资源可用性的网络路由
JP2006129213A5 (ja)
WO2018040360A1 (zh) 一种整机柜功耗限制方法及装置
JP6192284B2 (ja) 通信装置及びその制御方法
WO2012133300A1 (ja) 仮想デスクトップシステム、ネットワーク処理装置、管理方法、及び管理プログラム
WO2018072596A1 (zh) Wifi模式的选择、控制方法及装置和计算机存储介质
JP5293396B2 (ja) 情報処理装置、および情報処理装置の制御方法
CN108259568B (zh) 任务分配方法、装置、计算机可读存储介质及电子设备
JP2024514643A (ja) パケット転送方法、装置、およびシステム、並びにコンピュータ可読記憶媒体
US9857865B2 (en) Balancing of servers based on sampled utilization ratio and corresponding power consumption
CN114071149A (zh) 分布式视频转码方法及相关装置
JP2009140212A (ja) 通信中継装置、サーバ、クライアント、ネットワークシステム、及び通信方法
JP2019032653A (ja) 分散方法
JP2008005096A (ja) トークンバケットによるトラヒック制御装置、方法及びプログラム
JP2006113827A (ja) Cpu余裕管理とトランザクション優先度による負荷分散方法
JP2013162219A (ja) 通信装置、通信システム、通信方法および通信プログラム
JP4952435B2 (ja) リソース管理装置及びそれを用いた無線ネットワーク制御装置
JP2008293232A (ja) 機器管理プログラム、通信機器及び機器管理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Ref document number: 5293396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees