JP2007172182A - 電源制御装置および画像形成装置 - Google Patents
電源制御装置および画像形成装置 Download PDFInfo
- Publication number
- JP2007172182A JP2007172182A JP2005367213A JP2005367213A JP2007172182A JP 2007172182 A JP2007172182 A JP 2007172182A JP 2005367213 A JP2005367213 A JP 2005367213A JP 2005367213 A JP2005367213 A JP 2005367213A JP 2007172182 A JP2007172182 A JP 2007172182A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply control
- control device
- power
- current value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Sources (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
【課題】 電源投入/遮断指示を受け、設定された遅延時間後に電源投入/遮断を行うことにより突入電流や消費電力を節減できるだけでなく、異常な過電流による回路素子損傷などを防ぐこともできるようにする。
【解決手段】 拡張ボードに搭載され、その拡張ボード内部への電源供給を制御する電源制御LSIにおいて、不揮発性メモリ501aに遅延時間を、不揮発性メモリ502aに検知電流値を記憶しておき、電源投入/遮断指示の信号を受けると、遅延回路部501がその信号を不揮発性メモリ501aに記憶された遅延時間だけ遅らせ、遅らされた信号で電源制御回路部502が電源投入/遮断を行うとともに、電源制御回路部502は、拡張ボード内部へ供給されている電源電流値を検知する電流検知回路502bが不揮発性メモリ502aに記憶された検知電流値を超える電流値を検知したとき電源を遮断する。
【選択図】 図4
【解決手段】 拡張ボードに搭載され、その拡張ボード内部への電源供給を制御する電源制御LSIにおいて、不揮発性メモリ501aに遅延時間を、不揮発性メモリ502aに検知電流値を記憶しておき、電源投入/遮断指示の信号を受けると、遅延回路部501がその信号を不揮発性メモリ501aに記憶された遅延時間だけ遅らせ、遅らされた信号で電源制御回路部502が電源投入/遮断を行うとともに、電源制御回路部502は、拡張ボード内部へ供給されている電源電流値を検知する電流検知回路502bが不揮発性メモリ502aに記憶された検知電流値を超える電流値を検知したとき電源を遮断する。
【選択図】 図4
Description
本発明は、電源制御装置および画像形成装置に関し、特に画像形成装置や複合画像情報装置など情報機器の機能拡張のために用いられる拡張ボードに搭載される電源制御LSIなど電源制御装置に関する。
画像形成装置や複合画像情報装置など情報機器では、制御用のボードを、例えばマザーボードとそのマザーボードにコネクタを介して接続される1つまたは複数の拡張ボードとから構成する。拡張用のバスは例えばPCI(Peripheral Component Interconnect)バス(登録商標)で、この場合、拡張ボードの接続にはPCIコネクタを用いる(特許文献1参照)。
このようなマザーボードと、そのマザーボードにPCIコネクタを介して接続された拡張ボードとから成るPCIシステムでは、従来、拡張ボードを制御したり拡張ボードに電源を供給したりする際、マザーボードにおけるイニシャライズ処理の終了タイミングに合わせて各拡張ボードに対する処理の開始を指示している。しかしながら、それぞれの拡張ボードでは、指示に応じて処理を開始する前の期間も電源が供給され無駄な電力消費が生じているという問題があった。
このような無駄な電力消費という問題を解決するために提案されたのが特許文献2に示されたPCIシステムである。このPCIシステムでは、拡張ボードを含む各ボードの電源を投入/遮断指示時からあらかじめ設定したタイミングだけ遅らせて投入/遮断する。投入をボードごとに設定した遅延時間だけ遅らせるのは、同時投入による突入電流の増大を避けるためであり、遮断を遅延させるのは拡張ボード内に記憶されているデータを保存するためである。
具体的には、マザーボード内のCPUがマザーボードおよび拡張ボードそれぞれに設けた電源制御LSIに投入/遮断指示を出す。これにより、各ボードの電源制御LSIは、指示を受け取ったときから、あらかじめ各ボードに設定されている遅延時間を経て各ボードの電源を投入/遮断させる。その結果、余分な電力消費をなくすることができる。
特開平9−34610号公報
特開2004−110203公報
このようなマザーボードと、そのマザーボードにPCIコネクタを介して接続された拡張ボードとから成るPCIシステムでは、従来、拡張ボードを制御したり拡張ボードに電源を供給したりする際、マザーボードにおけるイニシャライズ処理の終了タイミングに合わせて各拡張ボードに対する処理の開始を指示している。しかしながら、それぞれの拡張ボードでは、指示に応じて処理を開始する前の期間も電源が供給され無駄な電力消費が生じているという問題があった。
このような無駄な電力消費という問題を解決するために提案されたのが特許文献2に示されたPCIシステムである。このPCIシステムでは、拡張ボードを含む各ボードの電源を投入/遮断指示時からあらかじめ設定したタイミングだけ遅らせて投入/遮断する。投入をボードごとに設定した遅延時間だけ遅らせるのは、同時投入による突入電流の増大を避けるためであり、遮断を遅延させるのは拡張ボード内に記憶されているデータを保存するためである。
具体的には、マザーボード内のCPUがマザーボードおよび拡張ボードそれぞれに設けた電源制御LSIに投入/遮断指示を出す。これにより、各ボードの電源制御LSIは、指示を受け取ったときから、あらかじめ各ボードに設定されている遅延時間を経て各ボードの電源を投入/遮断させる。その結果、余分な電力消費をなくすることができる。
しかしながら、特許文献2記載のPCIシステムでは、省電力だけを目的に各ボードの電源投入/遮断遅延制御を行っており、過電流のような電源異常が発生しても対応できず回路素子を損傷させる危険がある。
本発明は、このような従来技術の問題を解決しようとするものであり、各ボードへの電源投入/遮断指示を受け、設定された遅延時間後に電源投入/遮断を行うことにより、消費電力を節減できるだけでなく、異常な過電流による回路素子の損傷などを防ぐこともできる拡張ボード内電源制御装置を提供することを目的とする。
本発明は、このような従来技術の問題を解決しようとするものであり、各ボードへの電源投入/遮断指示を受け、設定された遅延時間後に電源投入/遮断を行うことにより、消費電力を節減できるだけでなく、異常な過電流による回路素子の損傷などを防ぐこともできる拡張ボード内電源制御装置を提供することを目的とする。
前記課題を解決するために、請求項1記載の電源制御装置は、拡張ボードに搭載され、該拡張ボード内部への電源供給を制御する電源制御装置において、前記電源供給を制御するための制御データを記憶しておく記憶手段と、前記拡張ボード内部へ供給されている電源電流値を検知する電流検知手段と、該電流検知手段により検知された電源電流値の状況と前記制御データを用いて前記電源供給を制御する電源制御回路とを備える。
また、請求項2記載の電源制御装置は、請求項1記載の電源制御装置において、前記制御データとして遅延時間データを含み、前記拡張ボードに入力される電源供給の開始または遮断を示す制御信号を前記記憶手段に設定された該遅延時間データの示す遅延時間だけ遅延させる遅延回路を備え、前記電源制御回路は該遅延回路により遅延された制御信号を用いて電源供給の開始または遮断を制御する構成にする。
また、請求項3記載の電源制御装置は、請求項1記載の電源制御装置において、前記制御データとして検知電流設定値を含み、前記電源制御回路が、検知された前記電源電流値が過電流状態を示しているか否かを前記検知電流設定値に基づいて判定し、その判定結果に従って電源供給の遮断を制御する構成にする。
また、請求項4記載の電源制御装置は、請求項3記載の電源制御装置において、前記電源制御回路が、前記電源電流値が所定値以上であった場合、遮断遅延中であっても電源供給を即時遮断させる構成にする。
また、請求項5記載の電源制御装置は、請求項3記載の電源制御装置において、前記電源制御回路が、電源供給開始時に前記電源電流値が所定値以上であった場合、電源供給を即時遮断させる構成にする。
また、請求項6記載の電源制御装置は、請求項4または5記載の電源制御装置において、前記電源制御回路が、所定値以上の前記電源電流値を所定時間以上検知した場合に電源供給を即時遮断させる構成にする。
また、請求項7記載の電源制御装置は、請求項1乃至6のいずれか一項に記載の電源制御装置において、請求項1乃至6のいずれか一項に記載の電源制御装置において、前記電源制御装置が搭載されている前記拡張ボードは、PCIバスを含む信号線をボード間で接続するためのPCIコネクタを介してマザーボードに接続される構成にする。
また、請求項8記載の画像形成装置は、用紙上に画像を形成する画像形成装置において、請求項1乃至7のいずれか一項に記載の電源制御装置を備える。
また、請求項2記載の電源制御装置は、請求項1記載の電源制御装置において、前記制御データとして遅延時間データを含み、前記拡張ボードに入力される電源供給の開始または遮断を示す制御信号を前記記憶手段に設定された該遅延時間データの示す遅延時間だけ遅延させる遅延回路を備え、前記電源制御回路は該遅延回路により遅延された制御信号を用いて電源供給の開始または遮断を制御する構成にする。
また、請求項3記載の電源制御装置は、請求項1記載の電源制御装置において、前記制御データとして検知電流設定値を含み、前記電源制御回路が、検知された前記電源電流値が過電流状態を示しているか否かを前記検知電流設定値に基づいて判定し、その判定結果に従って電源供給の遮断を制御する構成にする。
また、請求項4記載の電源制御装置は、請求項3記載の電源制御装置において、前記電源制御回路が、前記電源電流値が所定値以上であった場合、遮断遅延中であっても電源供給を即時遮断させる構成にする。
また、請求項5記載の電源制御装置は、請求項3記載の電源制御装置において、前記電源制御回路が、電源供給開始時に前記電源電流値が所定値以上であった場合、電源供給を即時遮断させる構成にする。
また、請求項6記載の電源制御装置は、請求項4または5記載の電源制御装置において、前記電源制御回路が、所定値以上の前記電源電流値を所定時間以上検知した場合に電源供給を即時遮断させる構成にする。
また、請求項7記載の電源制御装置は、請求項1乃至6のいずれか一項に記載の電源制御装置において、請求項1乃至6のいずれか一項に記載の電源制御装置において、前記電源制御装置が搭載されている前記拡張ボードは、PCIバスを含む信号線をボード間で接続するためのPCIコネクタを介してマザーボードに接続される構成にする。
また、請求項8記載の画像形成装置は、用紙上に画像を形成する画像形成装置において、請求項1乃至7のいずれか一項に記載の電源制御装置を備える。
本発明によれば、電源供給を制御するための制御データを記憶しておく不揮発性記憶手段と、拡張ボード内部へ供給されている電源電流値を検知する電流検知手段と、その電流検知手段により検知された電源電流値の状況と前記制御データを用いて電源供給を制御できるので、各ボードへの電源投入/遮断指示を受け、不揮発性記憶手段に設定された遅延時間後に電源投入/遮断を行うことにより、突入電流や消費電力を節減できるとともに、不揮発性記憶手段に記憶された電流値を超える異常な過電流による回路素子損傷などを防ぐこともできる。
以下、図面を参照して本発明の実施形態を詳細に説明する。なお、この実施形態では、本発明の電源制御装置である電源制御LSIを搭載する拡張ボードがPCIシステムの拡張ボードであり、そのPCIシステムがプリンタに実施されている。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対位置などは特定的な記載がない限りこの説明の範囲をそれのみに限定する主旨ではなく、単なる説明例に過ぎない。
図1は、本発明の一実施形態としてデジタル複写機を示す外観図である。図示するように、この実施形態のデジタル複写機はプリンタ101とスキャナ102から成り、スキャナ102で読み取った画像データをプリンタ101で出力する。また、パーソナルコンピュータなどホスト装置につなぎ、プリンタとしても使用できる構成になっている。なお、この実施形態では、プリンタ101およびスキャナ102がテーブル103上に載置されている。
図2は、図1に示したデジタル複写機の制御系の構成を示すブロック図である。図示するように、デジタル複写機の制御系は、プリンタエンジン101aを制御してプリンタ機能を実現するプリンタモジュール部の制御基板としてのプリンタコントローラボード201と、プリンタ101側からスキャナ102を制御してスキャナ機能を実現するスキャナモジュール部の制御基板としてのスキャナコントローラボード202と、多機能化のための種々の制御を行うマザーボード203とから構成される。なお、図2において、符号204〜207はそれぞれプリンタコントローラボード201またはスキャナコントローラボード202をマザーボード203に接続するためのPCIコネクタを示す。
また、プリンタコントローラボード201は、プリンタエンジン101aとの間でデータのやり取りを行うためのASIC201a、プリンタ装置101のプリンタ機能の制御を行うためのCPU201b、メモリ201c、入出力制御部(以下、I/Oと称する)201d、RISCバスからなる内部ローカルバス201e、内部ローカルバス201eをPCIバス203aに接続するためのPCIバス変換LSI201f、後述するマザーボード203上のホストCPU203dからの制御により前記201a〜201fへの電源供給を制御するとともに電源の供給開始/遮断(以下、ON/OFFと称する)状態を監視する電源制御LSI201hなどを備えている。また、図示を省略するが、必要に応じてハードディスク記憶装置(以下、HDDと称する)など拡張メモリや他の構成要素も設けられ、同様に電源制御LSI201hにより電源供給が制御される。
図1は、本発明の一実施形態としてデジタル複写機を示す外観図である。図示するように、この実施形態のデジタル複写機はプリンタ101とスキャナ102から成り、スキャナ102で読み取った画像データをプリンタ101で出力する。また、パーソナルコンピュータなどホスト装置につなぎ、プリンタとしても使用できる構成になっている。なお、この実施形態では、プリンタ101およびスキャナ102がテーブル103上に載置されている。
図2は、図1に示したデジタル複写機の制御系の構成を示すブロック図である。図示するように、デジタル複写機の制御系は、プリンタエンジン101aを制御してプリンタ機能を実現するプリンタモジュール部の制御基板としてのプリンタコントローラボード201と、プリンタ101側からスキャナ102を制御してスキャナ機能を実現するスキャナモジュール部の制御基板としてのスキャナコントローラボード202と、多機能化のための種々の制御を行うマザーボード203とから構成される。なお、図2において、符号204〜207はそれぞれプリンタコントローラボード201またはスキャナコントローラボード202をマザーボード203に接続するためのPCIコネクタを示す。
また、プリンタコントローラボード201は、プリンタエンジン101aとの間でデータのやり取りを行うためのASIC201a、プリンタ装置101のプリンタ機能の制御を行うためのCPU201b、メモリ201c、入出力制御部(以下、I/Oと称する)201d、RISCバスからなる内部ローカルバス201e、内部ローカルバス201eをPCIバス203aに接続するためのPCIバス変換LSI201f、後述するマザーボード203上のホストCPU203dからの制御により前記201a〜201fへの電源供給を制御するとともに電源の供給開始/遮断(以下、ON/OFFと称する)状態を監視する電源制御LSI201hなどを備えている。また、図示を省略するが、必要に応じてハードディスク記憶装置(以下、HDDと称する)など拡張メモリや他の構成要素も設けられ、同様に電源制御LSI201hにより電源供給が制御される。
スキャナコントローラボード202は、スキャナ102との間でデータのやり取りを行うASIC202a、プリンタ101側からスキャナを動作させるためのI/O202b、RISCバスからなる内部ローカルバス202c、内部ローカルバス202cをPCIバス203aに接続するためのPCIバス変換LSI202f、マザーボード203上のホストCPU203dからの制御により前記202a〜202c、202fへの電源供給を制御するとともに電源のON/OFF状態を監視する電源制御LSI202hなどを備えている。また、図示は省略するが、必要に応じてCPUやHDDなど拡張メモリなど他の構成要素を設けることができ、同様に電源制御LSI202hにより電源供給が制御される。
マザーボード203は、汎用のPCIバス203a、ホストバスである内部ローカルバス203b、PCIバス203aと内部ローカルバス203bとを接続するPCIホストブリッジ203c、内部ローカルバス203bに接続されたホストCPU203d、メモリ203e、PCIバス203aに接続されたHDD203f、I/O203g、ホストCPU203dからの制御により前記203a〜203c、203e〜203gの電源供給を制御するとともに電源のON/OFF状態を監視する電源制御LSI203hを備えている。また、図示は省略するが、必要に応じて他の構成要素を設けることができ、同様に電源制御LSI203hにより電源供給が制御される。
マザーボード203は、汎用のPCIバス203a、ホストバスである内部ローカルバス203b、PCIバス203aと内部ローカルバス203bとを接続するPCIホストブリッジ203c、内部ローカルバス203bに接続されたホストCPU203d、メモリ203e、PCIバス203aに接続されたHDD203f、I/O203g、ホストCPU203dからの制御により前記203a〜203c、203e〜203gの電源供給を制御するとともに電源のON/OFF状態を監視する電源制御LSI203hを備えている。また、図示は省略するが、必要に応じて他の構成要素を設けることができ、同様に電源制御LSI203hにより電源供給が制御される。
図3は、図2に示した拡張ボードの取り付け状態を示す図である。マザーボード203側のPCIコネクタ205に、拡張ボードであるプリンタコントローラボード201およびスキャナコントローラボード202のPCIコネクタ204、205を挿入することにより、容易にシステムの拡張を行うことができる。
図4は電源制御LSI201h、202h、203h(図2参照)の内部構成を示すブロック図である。図示するように、この電源制御LSIは不揮発メモリ501aを有した遅延回路部501、不揮発メモリ502aおよび電流検知回路502bを有した電源制御回路部502を備える。
このような構成で、ホストCPU203dから電源制御信号503が遅延回路部501に入力され、その遅延回路部501は、内部ローカルバス201e、202c、203bを介して予め不揮発メモリ501aに設定された遅延時間だけ電源制御信号503の状態変化を遅らせた制御信号504を次段の電源制御回路部502に与える。こうして、電源制御回路部502は電流検知回路502bへ入力された電源を制御信号504の状態変化により制御してON/OFFさせ、供給電源505として出力させることで各デバイスへの電源供給を制御する。また、ホストCPU203dは電源制御状態信号506の信号状態変化を監視することで、供給電源505の状態を確認することができる。
また、電源制御回路部502は、内部ローカルバス201e、202c、203bを介して予め不揮発メモリ502aに設定した検知電流設定値と検知時間設定値に基づき、電流検知回路502bにより供給電源の電流検知を行い、電流検知回路502bへ入力された電源をON/OFFさせることにより各デバイスへの電源供給を制御する。
なお、この実施形態では、請求項記載の不揮発性記憶手段が不揮発メモリ501a、502aにより実現され、電流検知手段が電流検知回路502bにより実現される。
以下、本発明の各実施例を説明する。
図4は電源制御LSI201h、202h、203h(図2参照)の内部構成を示すブロック図である。図示するように、この電源制御LSIは不揮発メモリ501aを有した遅延回路部501、不揮発メモリ502aおよび電流検知回路502bを有した電源制御回路部502を備える。
このような構成で、ホストCPU203dから電源制御信号503が遅延回路部501に入力され、その遅延回路部501は、内部ローカルバス201e、202c、203bを介して予め不揮発メモリ501aに設定された遅延時間だけ電源制御信号503の状態変化を遅らせた制御信号504を次段の電源制御回路部502に与える。こうして、電源制御回路部502は電流検知回路502bへ入力された電源を制御信号504の状態変化により制御してON/OFFさせ、供給電源505として出力させることで各デバイスへの電源供給を制御する。また、ホストCPU203dは電源制御状態信号506の信号状態変化を監視することで、供給電源505の状態を確認することができる。
また、電源制御回路部502は、内部ローカルバス201e、202c、203bを介して予め不揮発メモリ502aに設定した検知電流設定値と検知時間設定値に基づき、電流検知回路502bにより供給電源の電流検知を行い、電流検知回路502bへ入力された電源をON/OFFさせることにより各デバイスへの電源供給を制御する。
なお、この実施形態では、請求項記載の不揮発性記憶手段が不揮発メモリ501a、502aにより実現され、電流検知手段が電流検知回路502bにより実現される。
以下、本発明の各実施例を説明する。
この実施例では、プリンタコントローラボード201内の201a〜201fのデバイスおよび内部ローカルバス、スキャナコントローラボード202内の202a〜202c、202fのデバイスおよび内部ローカルバス、PCマザーボード203内の203b〜203c、203e〜203gのデバイス、内部ローカルバス、およびPCIバス203aに電源が供給されているとき、または電源供給を開始したとき、ホストCPU203dは、その電源供給状態を、電源制御LSI201h、202h、203hからの電源制御状態信号506を検知することにより監視する。
また、ホストCPU203dからの電源制御信号503を伝達する制御信号線がPCIコネクタ204〜207を介して電源制御LSI201h、202hに接続されている。
このような状態で、監視中の電源制御状態信号506が電源ON状態のときに例えば利用者の電源遮断操作などによる電源遮断指示を受けると、ホストCPU203dは電源制御信号503を電源制御LSI201h、202h、203hへ出す。これにより、電源制御LSI内の遅延回路部501は制御信号504の信号状態を予め設定された過不足のない遅延時間だけ遅延させた後に変化させて出力し、その結果、電源制御回路部502が供給電源505を遮断(OFF)する。なお、遮断タイミングを遅延させるのは、拡張ボード内に記憶されているデータを保存するためである。
こうして、この実施例によれば、電源遮断時、過不足のない遅延時間後に電源を遮断できるので、消費電力を抑えることができる。
また、ホストCPU203dからの電源制御信号503を伝達する制御信号線がPCIコネクタ204〜207を介して電源制御LSI201h、202hに接続されている。
このような状態で、監視中の電源制御状態信号506が電源ON状態のときに例えば利用者の電源遮断操作などによる電源遮断指示を受けると、ホストCPU203dは電源制御信号503を電源制御LSI201h、202h、203hへ出す。これにより、電源制御LSI内の遅延回路部501は制御信号504の信号状態を予め設定された過不足のない遅延時間だけ遅延させた後に変化させて出力し、その結果、電源制御回路部502が供給電源505を遮断(OFF)する。なお、遮断タイミングを遅延させるのは、拡張ボード内に記憶されているデータを保存するためである。
こうして、この実施例によれば、電源遮断時、過不足のない遅延時間後に電源を遮断できるので、消費電力を抑えることができる。
また、電源をONにする際には、例えば利用者の電源投入操作などによる電源投入指示を受けると、ホストCPU203dは電源制御信号503を電源制御LSI201h、202h、203hへ出す。これにより、電源制御LSI201h、202h、203hでは、遅延回路部501が、電源制御信号503を予め設定された遅延時間だけ遅延させた後に信号状態を変化させた制御信号504を出力し、その制御信号504により、電源制御回路部502が供給電源505をONにする。
このとき、電流検知回路502bは、電源制御LSIへの入力電源の電流値を検知しており、この入力電源の電流値が不揮発メモリ502aに予め設定された検知電流設定値より小さい場合、拡張ボード内の各デバイスの初期化動作が実行される。なお、各ボードに設定された遅延時間後に電源投入を行うのは同時に投入されて突入電流が増加するのを防ぐためである。
こうして、この実施例では、ホスト側の初期化動作が終了した後、ホスト側から指示を受けた各拡張ボードにおいて、設定された遅延時間の後に拡張ボードの電源投入を行うことができ、したがって、ホスト側の初期化開始時に電源を投入する場合に比べて拡張ボードにおける電力消費を節減できる。また、各拡張ボードにおける電源投入が同時でないので突入電流の増大も防止できる。
その後、電流検知回路502bは、電源制御LSIへの入力電源の電流値を検知し続け、その電流値が不揮発メモリ502aに予め設定された検知電流設定値より大きい過電流であった場合、電源制御回路部502は供給電源505を即時遮断する。なお、このような即時遮断は、不揮発メモリ501aに設定されているOFF遅延時間に従った遮断遅延動作中であっても実行され、また、電源供給開始時においても実行される。
こうして、この実施例によれば、通常の電源供給時はもちろん遮断遅延動作中や電源供給開始時においても、異常な過電流による回路素子損傷などを防ぐこともできる。
このとき、電流検知回路502bは、電源制御LSIへの入力電源の電流値を検知しており、この入力電源の電流値が不揮発メモリ502aに予め設定された検知電流設定値より小さい場合、拡張ボード内の各デバイスの初期化動作が実行される。なお、各ボードに設定された遅延時間後に電源投入を行うのは同時に投入されて突入電流が増加するのを防ぐためである。
こうして、この実施例では、ホスト側の初期化動作が終了した後、ホスト側から指示を受けた各拡張ボードにおいて、設定された遅延時間の後に拡張ボードの電源投入を行うことができ、したがって、ホスト側の初期化開始時に電源を投入する場合に比べて拡張ボードにおける電力消費を節減できる。また、各拡張ボードにおける電源投入が同時でないので突入電流の増大も防止できる。
その後、電流検知回路502bは、電源制御LSIへの入力電源の電流値を検知し続け、その電流値が不揮発メモリ502aに予め設定された検知電流設定値より大きい過電流であった場合、電源制御回路部502は供給電源505を即時遮断する。なお、このような即時遮断は、不揮発メモリ501aに設定されているOFF遅延時間に従った遮断遅延動作中であっても実行され、また、電源供給開始時においても実行される。
こうして、この実施例によれば、通常の電源供給時はもちろん遮断遅延動作中や電源供給開始時においても、異常な過電流による回路素子損傷などを防ぐこともできる。
実施例1では、電源ON時、電源制御LSIへの入力電源の電流値が不揮発メモリ502aに予め設定された検知電流設定値より大きくない場合に初期化動作の実行へ進み、電源ON時またはその後の電源供給時、入力電源の電流値が設定された検知電流設定値より大きい場合には供給電源505を即時遮断した。
それに対して、実施例2では、電源ON時、入力電源の電流値が不揮発メモリ502aに予め設定された所定時間以上持続して予め設定された検知電流設定値より大きくない場合、拡張ボード内の各デバイスの初期化動作が実行される。
また、電源ON時またはその後の電源供給時、入力電源の電流値が不揮発メモリ502aに予め設定された所定時間より長い時間にわたって予め設定された検知電流設定値より大きい場合、電源制御回路部502は供給電源505を即時遮断する。なお、このような即時遮断は、不揮発メモリ501aに設定されているOFF遅延時間に従った遮断遅延動作中であっても実行される。
こうして、この実施例によれば、より適切な方法で異常な過電流による回路素子の損傷などを防ぐこともできる。
それに対して、実施例2では、電源ON時、入力電源の電流値が不揮発メモリ502aに予め設定された所定時間以上持続して予め設定された検知電流設定値より大きくない場合、拡張ボード内の各デバイスの初期化動作が実行される。
また、電源ON時またはその後の電源供給時、入力電源の電流値が不揮発メモリ502aに予め設定された所定時間より長い時間にわたって予め設定された検知電流設定値より大きい場合、電源制御回路部502は供給電源505を即時遮断する。なお、このような即時遮断は、不揮発メモリ501aに設定されているOFF遅延時間に従った遮断遅延動作中であっても実行される。
こうして、この実施例によれば、より適切な方法で異常な過電流による回路素子の損傷などを防ぐこともできる。
101 プリンタ、102 スキャナ、201 プリンタコントローラボード、201e、202c、203b 内部ローカルバス、201h、202h、203h 電源制御LSI、202 スキャナコントローラボード、203 マザーボード、203a PCIバス、203d ホストCPU、204〜207 PCIコネクタ、501 遅延回路部、501a、502a 不揮発性メモリ、502 電源制御回路部、502b 電流検知回路
Claims (8)
- 拡張ボードに搭載され、該拡張ボード内部への電源供給を制御する電源制御装置において、前記電源供給を制御するための制御データを記憶しておく記憶手段と、前記拡張ボード内部へ供給されている電源電流値を検知する電流検知手段と、該電流検知手段により検知された電源電流値の状況と前記制御データを用いて前記電源供給を制御する電源制御回路と、を備えたことを特徴とする電源制御装置。
- 請求項1記載の電源制御装置において、前記制御データとして遅延時間データを含み、前記拡張ボードに入力される電源供給の開始または遮断を示す制御信号を前記記憶手段に設定された該遅延時間データの示す遅延時間だけ遅延させる遅延回路を備え、前記電源制御回路は該遅延回路により遅延された制御信号を用いて電源供給の開始または遮断を制御することを特徴とする電源制御装置。
- 請求項1記載の電源制御装置において、前記制御データとして検知電流設定値を含み、前記電源制御回路は、検知された前記電源電流値が過電流状態を示しているか否かを前記検知電流設定値に基づいて判定し、その判定結果に従って電源供給の遮断を制御することを特徴とする電源制御装置。
- 請求項3記載の電源制御装置において、前記電源制御回路は、前記電源電流値が所定値以上であった場合、遮断遅延中であっても電源供給を即時遮断させることを特徴とする電源制御装置。
- 請求項3記載の電源制御装置において、前記電源制御回路は、電源供給開始時に前記電源電流値が所定値以上であった場合、電源供給を即時遮断させることを特徴とする電源制御装置。
- 請求項4または5記載の電源制御装置において、前記電源制御回路は、所定値以上の前記電源電流値を所定時間以上検知した場合に電源供給を即時遮断させることを特徴とする電源制御装置。
- 請求項1乃至6のいずれか一項に記載の電源制御装置において、前記電源制御装置が搭載されている前記拡張ボードは、PCIバスを含む信号線をボード間で接続するためのPCIコネクタを介してマザーボードに接続される拡張ボードであることを特徴とする電源制御装置。
- 請求項1乃至7のいずれか一項に記載の電源制御装置を備えたことを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005367213A JP2007172182A (ja) | 2005-12-20 | 2005-12-20 | 電源制御装置および画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005367213A JP2007172182A (ja) | 2005-12-20 | 2005-12-20 | 電源制御装置および画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007172182A true JP2007172182A (ja) | 2007-07-05 |
Family
ID=38298678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005367213A Pending JP2007172182A (ja) | 2005-12-20 | 2005-12-20 | 電源制御装置および画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007172182A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010267005A (ja) * | 2009-05-13 | 2010-11-25 | Nec Corp | 情報処理装置、および情報処理装置の制御方法 |
JP2014206901A (ja) * | 2013-04-15 | 2014-10-30 | ローム株式会社 | 電源回路 |
-
2005
- 2005-12-20 JP JP2005367213A patent/JP2007172182A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010267005A (ja) * | 2009-05-13 | 2010-11-25 | Nec Corp | 情報処理装置、および情報処理装置の制御方法 |
JP2014206901A (ja) * | 2013-04-15 | 2014-10-30 | ローム株式会社 | 電源回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4960899B2 (ja) | 画像処理装置、シリアルバス制御方法、シリアルバス制御プログラム、及び記録媒体 | |
US20130086405A1 (en) | Server cluster and control mechanism thereof | |
JP2010278959A (ja) | 電子制御装置 | |
JP2007172182A (ja) | 電源制御装置および画像形成装置 | |
EP1707779A3 (en) | Failsafe electronic aircraft engine control system comprising overheat shutdown | |
JP2008134765A (ja) | 情報処理装置 | |
JP2008172962A (ja) | 電源制御回路、機能拡張ユニット、画像形成装置、及び電源制御方法 | |
JP2007293718A (ja) | 電源制御装置、pciシステム及び画像形成装置 | |
JP2008299749A (ja) | 電源制御回路、機能拡張ユニット、画像形成装置、及び電源制御方法 | |
JP2007018259A (ja) | Pciシステム | |
JP2003284322A (ja) | 電圧監視回路を具備する半導体装置 | |
JP2007034580A (ja) | Pciシステム | |
JP2005092648A (ja) | Pciシステム及びプリンタ装置 | |
JP2006252326A (ja) | Pciシステム | |
JP2005092647A (ja) | Pciシステム及びプリンタ装置 | |
JP2005266314A (ja) | 複合機およびその制御方法 | |
JP2007233852A (ja) | Usb接続機器 | |
JP2005234989A (ja) | Pciシステム | |
JP4378195B2 (ja) | 画像形成装置 | |
JP2012160140A (ja) | 電子機器およびシステム管理プログラム | |
JP2012146169A (ja) | 電子機器およびシステム管理プログラム | |
JP2009049732A (ja) | スイッチングハブ | |
JP2005190015A (ja) | Pciシステム | |
JP2007179094A (ja) | 情報処理装置および該情報処理装置にて実行される消費電力制御方法 | |
JP4479295B2 (ja) | インターフェイス回路および画像形成装置 |