JP2007293718A - 電源制御装置、pciシステム及び画像形成装置 - Google Patents
電源制御装置、pciシステム及び画像形成装置 Download PDFInfo
- Publication number
- JP2007293718A JP2007293718A JP2006122538A JP2006122538A JP2007293718A JP 2007293718 A JP2007293718 A JP 2007293718A JP 2006122538 A JP2006122538 A JP 2006122538A JP 2006122538 A JP2006122538 A JP 2006122538A JP 2007293718 A JP2007293718 A JP 2007293718A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- host cpu
- module
- diagnosis
- pci
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Power Sources (AREA)
Abstract
【課題】各ボードへの電源投入/遮断指示を受け、設定された遅延時間後に電源投入/遮断を行うことにより、消費電力を節減できるだけでなく、異常な過電流による回路素子の損傷などを防ぐこともできる拡張ボード内電源制御装置を提供する。
【解決手段】拡張ボード内部への電源供給を制御する電源制御LSIにおいて、不揮発性メモリ501aに遅延時間を、不揮発性メモリ502aに検知電流値を記憶しておき、電源投入/遮断指示の信号を受けると、遅延回路部501がその信号を不揮発性メモリ501aに記憶された遅延時間だけ遅らせ、遅らされた信号で電源制御回路部502が電源投入/遮断を行うとともに、電源制御回路部502は、拡張ボード内部へ供給されている電源電流値を検知する電流検知回路502bが不揮発性メモリ502aに記憶された検知電流値を超える電流値を検知したとき電源を遮断する。
【選択図】図5
【解決手段】拡張ボード内部への電源供給を制御する電源制御LSIにおいて、不揮発性メモリ501aに遅延時間を、不揮発性メモリ502aに検知電流値を記憶しておき、電源投入/遮断指示の信号を受けると、遅延回路部501がその信号を不揮発性メモリ501aに記憶された遅延時間だけ遅らせ、遅らされた信号で電源制御回路部502が電源投入/遮断を行うとともに、電源制御回路部502は、拡張ボード内部へ供給されている電源電流値を検知する電流検知回路502bが不揮発性メモリ502aに記憶された検知電流値を超える電流値を検知したとき電源を遮断する。
【選択図】図5
Description
本発明は、電源制御装置、PCIシステム及び画像形成装置に関し、特に画像形成装置や複合画像情報装置など情報機器の機能拡張のために用いられる拡張ボードに搭載される電源制御LSIなど電源制御装置に関するものである。
画像形成装置や複合画像情報装置など情報機器では、制御用のボードを、例えばマザーボードとそのマザーボードにコネクタを介して接続される1つまたは複数の拡張ボードとから構成する。拡張用のバスは例えばPCI(Peripheral Component Interconnect)バス(登録商標)で、この場合、拡張ボードの接続にはPCIコネクタを用いる(特許文献1参照)。
このようなマザーボードと、そのマザーボードにPCIコネクタを介して接続された拡張ボードとから成るPCIシステムでは、従来、拡張ボードを制御したり拡張ボードに電源を供給したりする際、マザーボードにおけるイニシャライズ処理の終了タイミングに合わせて各拡張ボードに対する処理の開始を指示している。しかしながら、それぞれの拡張ボードでは、指示に応じて処理を開始する前の期間も電源が供給され無駄な電力消費が生じているという問題があった。
このようなマザーボードと、そのマザーボードにPCIコネクタを介して接続された拡張ボードとから成るPCIシステムでは、従来、拡張ボードを制御したり拡張ボードに電源を供給したりする際、マザーボードにおけるイニシャライズ処理の終了タイミングに合わせて各拡張ボードに対する処理の開始を指示している。しかしながら、それぞれの拡張ボードでは、指示に応じて処理を開始する前の期間も電源が供給され無駄な電力消費が生じているという問題があった。
このような無駄な電力消費という問題を解決するために提案されたのが特許文献2に示されたPCIシステムである。このPCIシステムでは、拡張ボードを含む各ボードの電源を投入/遮断指示時からあらかじめ設定したタイミングだけ遅らせて投入/遮断する。投入をボードごとに設定した遅延時間だけ遅らせるのは、同時投入による突入電流の増大を避けるためであり、遮断を遅延させるのは拡張ボード内に記憶されているデータを保存するためである。
具体的には、マザーボード内のCPUがマザーボードおよび拡張ボードそれぞれに設けた電源制御LSIに投入/遮断指示を出す。これにより、各ボードの電源制御LSIは、指示を受け取ったときから、あらかじめ各ボードに設定されている遅延時間を経て各ボードの電源を投入/遮断させる。その結果、余分な電力消費をなくすることができる。
特開平9−34610号公報
特開2004−110203公報
具体的には、マザーボード内のCPUがマザーボードおよび拡張ボードそれぞれに設けた電源制御LSIに投入/遮断指示を出す。これにより、各ボードの電源制御LSIは、指示を受け取ったときから、あらかじめ各ボードに設定されている遅延時間を経て各ボードの電源を投入/遮断させる。その結果、余分な電力消費をなくすることができる。
しかしながら、特許文献2記載のPCIシステムでは、省電力だけを目的に各ボードの電源投入/遮断遅延制御を行っており、過電流のような電源異常が発生しても対応できず回路素子を損傷させる危険がある。
本発明は、かかる課題に鑑み、各ボードへの電源投入/遮断指示を受け、設定された遅延時間後に電源投入/遮断を行うことにより、消費電力を節減できるだけでなく、異常な過電流による回路素子の損傷などを防ぐこともできる拡張ボード内電源制御装置を提供することを目的とする。
本発明は、かかる課題に鑑み、各ボードへの電源投入/遮断指示を受け、設定された遅延時間後に電源投入/遮断を行うことにより、消費電力を節減できるだけでなく、異常な過電流による回路素子の損傷などを防ぐこともできる拡張ボード内電源制御装置を提供することを目的とする。
本発明はかかる課題を解決するために請求項1は、入出力バスと、該入出力バスを介してデータ設定可能な第1のメモリを有し、該第1のメモリに設定された遅延時間設定値のデータに基づいて任意の時間だけ供給電源の状態変化を遅らせる遅延回路と、前記入出力バスを介してデータ設定可能な第2のメモリ及び過電流検知回路を有し、前記第2のメモリに設定された検知電流設定値と検知時間設定値のデータに基づいて前記過電流検知回路により供給電源の電流検知を行い、入力された電源電流を制御する電源制御回路と、を備え、前記電源制御回路は、前記過電流検知回路により異常が検知された場合は、前記入出力バスを介して異常発生モジュールの特定を行い、前記第2のメモリに特定されたモジュール名を記憶する自己診断機能を有することを特徴とする。
本発明は、供給電源の過電流検知を行いその結果に基づき、電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行いつつ電源ON/OFF制御を自動で行うものである。
本発明は、供給電源の過電流検知を行いその結果に基づき、電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行いつつ電源ON/OFF制御を自動で行うものである。
また、請求項2は、ホストCPU、I/O、メモリ、ホストバス、PCIホストブリッジ及びPCIバスが配置されたPCマザーボードに、I/O及び内部ローカルバスが配設された複数の拡張ボードを接続することが可能なPCIシステムにおいて、前記PCIバスとは別に、請求項1に記載の電源制御装置を介し、前記複数の拡張ボードへの供給電源の断接タイミングを任意の時間だけ遅延すると共に、前記PCマザーボード上のホストCPUから、前記PCIバス及びPCマザーボード上の他のシステムにおける供給電源の断接タイミングを任意の時間だけ遅延可能としたPCIシステムであって、前記供給電源の過電流検知及び自己診断機能により前記内部ローカルバスを介して異常発生モジュールの特定を行うことを特徴とする。
本発明は、供給電源ON/OFF命令後の遅延動作時、制御対象システムへのイニシャル処理およびエンド処理の時間に依存せずシステム制御の介在なしにて供給電源の過電流を検知し問題発生モジュールの特定を行うものである。
本発明は、供給電源ON/OFF命令後の遅延動作時、制御対象システムへのイニシャル処理およびエンド処理の時間に依存せずシステム制御の介在なしにて供給電源の過電流を検知し問題発生モジュールの特定を行うものである。
また、請求項3は、前記ホストCPUは、前記供給電源による電源供給開始時に所定以上の電流値を検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする。
電源供給開始時における突入電流による素子破壊に至る電流のみ供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで、素子絶縁破壊の確率を低く抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮するものである。
電源供給開始時における突入電流による素子破壊に至る電流のみ供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで、素子絶縁破壊の確率を低く抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮するものである。
また、請求項4は、前記ホストCPUは、前記供給電源による電源の供給中に所定以上の電流値を検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする。
PCマザーボード以外の複数の拡張ボード増設等による電流増加に対しては正常動作させ、正常動作中何らかの外的要因による過電流に対し供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで、過電流による素子絶縁破壊の確率を低く抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮するものである。
PCマザーボード以外の複数の拡張ボード増設等による電流増加に対しては正常動作させ、正常動作中何らかの外的要因による過電流に対し供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで、過電流による素子絶縁破壊の確率を低く抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮するものである。
また、請求項5は、前記ホストCPUは、前記供給電源による電源の供給開始時及び供給中に所定以上の電流値を検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする。
PCマザーボード以外の複数の拡張ボード増設等による電流増加に対しては正常動作させ、電源供給開始時における突入電流による素子破壊に至る電流および、正常動作中何らかの外的要因による過電流に対し、供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで全ての過電流に対しシステムの絶縁破壊を抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮するものである。
PCマザーボード以外の複数の拡張ボード増設等による電流増加に対しては正常動作させ、電源供給開始時における突入電流による素子破壊に至る電流および、正常動作中何らかの外的要因による過電流に対し、供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで全ての過電流に対しシステムの絶縁破壊を抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮するものである。
また、請求項6は、前記ホストCPUは、前記供給電源による電源の供給開始時に所定以上の電流値を所定以上の時間検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする。
PCマザーボード以外の複数の拡張ボード増設等による電流増加および所定時間以内に対しては電源ノイズ等による検知として正常動作させ、電源供給開始時における突入電流による素子破壊に至る電流が所定時間以上継続時のみ供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで誤検知を抑え、かつ素子絶縁破壊の確率を低く抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮するものである。
PCマザーボード以外の複数の拡張ボード増設等による電流増加および所定時間以内に対しては電源ノイズ等による検知として正常動作させ、電源供給開始時における突入電流による素子破壊に至る電流が所定時間以上継続時のみ供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで誤検知を抑え、かつ素子絶縁破壊の確率を低く抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮するものである。
また、請求項7は、前記ホストCPUは、前記供給電源による電源の供給中に所定以上の電流値を所定以上の時間検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず供給電源を即時遮断することを特徴とする。
PCマザーボード以外の複数の拡張ボード増設等による電流増加および所定時間以内に対しては電源ノイズ等による検知として正常動作させ、正常動作中何らかの外的要因による過電流に対し素子破壊に至る過電流が所定時間以上継続時のみ供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで、誤検知を抑えかつ過電流による素子絶縁破壊の確率を低く抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮するものである。
PCマザーボード以外の複数の拡張ボード増設等による電流増加および所定時間以内に対しては電源ノイズ等による検知として正常動作させ、正常動作中何らかの外的要因による過電流に対し素子破壊に至る過電流が所定時間以上継続時のみ供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで、誤検知を抑えかつ過電流による素子絶縁破壊の確率を低く抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮するものである。
また、請求項8は、前記ホストCPUは、前記供給電源の供給開始時及び供給中に所定以上の電流値を所定以上の時間検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする。
PCマザーボード以外の複数の拡張ボード増設等による電流増加および所定時間以内に対しては電源ノイズ等による検知として正常動作させ、電源供給開始時における突入電流による素子破壊に至る電流および、正常動作中何らかの外的要因による過電流に対し素子破壊に至る過電流が所定時間以上継続時のみ供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで全ての過電流に対し誤検知を抑え、かつシステムの絶縁破壊を抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮するものである。
PCマザーボード以外の複数の拡張ボード増設等による電流増加および所定時間以内に対しては電源ノイズ等による検知として正常動作させ、電源供給開始時における突入電流による素子破壊に至る電流および、正常動作中何らかの外的要因による過電流に対し素子破壊に至る過電流が所定時間以上継続時のみ供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで全ての過電流に対し誤検知を抑え、かつシステムの絶縁破壊を抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮するものである。
また、請求項9は、ホストCPU、I/O、メモリ、ホストバス、PCIホストブリッジ及びPCIバスが配置されたPCマザーボードに、I/O及び内部ローカルバスが配設された複数の拡張ボードを接続することが可能なPCIシステムを搭載した画像形成装置において、前記PCIバスとは別に、請求項1に記載の電源制御装置を介し、前記複数の拡張ボードへの供給電源の断接タイミングを任意の時間だけ遅延すると共に、前記PCマザーボード上のホストCPUから、前記PCIバス及びPCマザーボード上の他のシステムにおける供給電源の断接タイミングを任意の時間だけ遅延可能としたPCIシステムを搭載した画像形成装置であって、前記供給電源の過電流検知及び自己診断機能により前記内部ローカルバスを介して異常発生モジュールの特定を行うことを特徴とする。
供給電源ON/OFF命令後の遅延動作時、制御対象システムへのイニシャル処理およびエンド処理の時間に依存せずシステム制御の介在なしにて供給電源の過電流を検知し問題発生モジュールの特定を行い、消費電力を抑えエネルギー効率をアップさせる。
供給電源ON/OFF命令後の遅延動作時、制御対象システムへのイニシャル処理およびエンド処理の時間に依存せずシステム制御の介在なしにて供給電源の過電流を検知し問題発生モジュールの特定を行い、消費電力を抑えエネルギー効率をアップさせる。
また、請求項10は、前記ホストCPUは、前記供給電源による電源供給開始時に所定以上の電流値を検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする。
電源供給開始時における突入電流による素子破壊に至る電流のみ供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで素子絶縁破壊の確率を低く抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮し、消費電力を抑えエネルギー効率をアップさせる。
電源供給開始時における突入電流による素子破壊に至る電流のみ供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで素子絶縁破壊の確率を低く抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮し、消費電力を抑えエネルギー効率をアップさせる。
また、請求項11は、前記ホストCPUは、前記供給電源による電源の供給中に所定以上の電流値を検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする。
PCマザーボード以外の複数の拡張ボード増設等による電流増加に対しては正常動作させ、正常動作中何らかの外的要因による過電流に対し供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで過電流による素子絶縁破壊の確率を低く抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮し、消費電力を抑えエネルギー効率をアップさせる。
PCマザーボード以外の複数の拡張ボード増設等による電流増加に対しては正常動作させ、正常動作中何らかの外的要因による過電流に対し供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで過電流による素子絶縁破壊の確率を低く抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮し、消費電力を抑えエネルギー効率をアップさせる。
また、請求項12は、前記ホストCPUは、前記供給電源による電源の供給開始時及び供給中に所定以上の電流値を検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする。
PCマザーボード以外の複数の拡張ボード増設等による電流増加に対しては正常動作させ、電源供給開始時における突入電流による素子破壊に至る電流および、正常動作中何らかの外的要因による過電流に対し供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで全ての過電流に対しシステムの絶縁破壊を抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮することを目的とし消費電力を抑えエネルギー効率をアップさせる。
PCマザーボード以外の複数の拡張ボード増設等による電流増加に対しては正常動作させ、電源供給開始時における突入電流による素子破壊に至る電流および、正常動作中何らかの外的要因による過電流に対し供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで全ての過電流に対しシステムの絶縁破壊を抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮することを目的とし消費電力を抑えエネルギー効率をアップさせる。
また、請求項13は、前記ホストCPUは、前記供給電源による電源の供給開始時に所定以上の電流値を所定以上の時間検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする。
PCマザーボード以外の複数の拡張ボード増設等による電流増加および所定時間以内に対しては電源ノイズ等による検知として正常動作させ、電源供給開始時における突入電流による素子破壊に至る電流が所定時間以上継続時のみ供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで誤検知を抑え、かつ素子絶縁破壊の確率を低く抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮することを目的とし消費電力を抑えエネルギー効率をアップさせる。
PCマザーボード以外の複数の拡張ボード増設等による電流増加および所定時間以内に対しては電源ノイズ等による検知として正常動作させ、電源供給開始時における突入電流による素子破壊に至る電流が所定時間以上継続時のみ供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで誤検知を抑え、かつ素子絶縁破壊の確率を低く抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮することを目的とし消費電力を抑えエネルギー効率をアップさせる。
また、請求項14は、前記ホストCPUは、前記供給電源による電源の供給中に所定以上の電流値を所定以上の時間検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず供給電源を即時遮断することを特徴とする。
PCマザーボード以外の複数の拡張ボード増設等による電流増加および所定時間以内に対しては電源ノイズ等による検知として正常動作させ、正常動作中何らかの外的要因による過電流に対し素子破壊に至る過電流が所定時間以上継続時のみ供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで誤検知を抑えかつ過電流による素子絶縁破壊の確率を低く抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮することを目的とし消費電力を抑えエネルギー効率をアップさせる。
PCマザーボード以外の複数の拡張ボード増設等による電流増加および所定時間以内に対しては電源ノイズ等による検知として正常動作させ、正常動作中何らかの外的要因による過電流に対し素子破壊に至る過電流が所定時間以上継続時のみ供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで誤検知を抑えかつ過電流による素子絶縁破壊の確率を低く抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮することを目的とし消費電力を抑えエネルギー効率をアップさせる。
また、請求項15は、前記ホストCPUは、前記供給電源の供給開始時及び供給中に所定以上の電流値を所定以上の時間検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする。
PCマザーボード以外の複数の拡張ボード増設等による電流増加および所定時間以内に対しては電源ノイズ等による検知として正常動作させ、電源供給開始時における突入電流による素子破壊に至る電流および、正常動作中何らかの外的要因による過電流に対し素子破壊に至る過電流が所定時間以上継続時のみ供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで全ての過電流に対し誤検知を抑えかつシステムの絶縁破壊を抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮し消費電力を抑えエネルギー効率をアップさせる。
PCマザーボード以外の複数の拡張ボード増設等による電流増加および所定時間以内に対しては電源ノイズ等による検知として正常動作させ、電源供給開始時における突入電流による素子破壊に至る電流および、正常動作中何らかの外的要因による過電流に対し素子破壊に至る過電流が所定時間以上継続時のみ供給電源のOFF遅延時間設定値に関わらず供給電源を即時遮断可能とすることで全ての過電流に対し誤検知を抑えかつシステムの絶縁破壊を抑える。また、異常が発生したとしても電源制御ICが自動で自己診断を行い問題発生モジュールの特定を行うことで、異常個所の特定時間を短縮し消費電力を抑えエネルギー効率をアップさせる。
本発明によれば、電源制御回路は、過電流検知回路により異常が検知された場合は、入出力バスを介して異常発生モジュールの特定を行い、第2のメモリに特定されたモジュール名を記憶する自己診断機能を有するので、異常個所の特定時間を短縮し消費電力を抑えエネルギー効率をアップさせることができる。
以下、図面を参照して本発明の実施形態を詳細に説明する。なお、この実施形態では、本発明の電源制御装置である電源制御LSIを搭載する拡張ボードがPCIシステムの拡張ボードであり、そのPCIシステムがプリンタに実施されている。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対位置などは特定的な記載がない限りこの説明の範囲をそれのみに限定する主旨ではなく、単なる説明例に過ぎない。
図1は、本発明の一実施形態としてデジタル複写機を示す外観図である。図示するように、この実施形態のデジタル複写機はプリンタ101とスキャナ102から成り、スキャナ102で読み取った画像データをプリンタ101で出力する。また、パーソナルコンピュータなどホスト装置につなぎ、プリンタとしても使用できる構成になっている。なお、この実施形態では、プリンタ101およびスキャナ102がテーブル103上に載置されている。
図1は、本発明の一実施形態としてデジタル複写機を示す外観図である。図示するように、この実施形態のデジタル複写機はプリンタ101とスキャナ102から成り、スキャナ102で読み取った画像データをプリンタ101で出力する。また、パーソナルコンピュータなどホスト装置につなぎ、プリンタとしても使用できる構成になっている。なお、この実施形態では、プリンタ101およびスキャナ102がテーブル103上に載置されている。
図2は、図1に示したデジタル複写機の制御系の構成を示すブロック図である。図示するように、デジタル複写機の制御系は、プリンタエンジン101aを制御してプリンタ機能を実現するプリンタモジュール部の制御基板としてのプリンタコントローラボード201と、プリンタ101側からスキャナ102を制御してスキャナ機能を実現するスキャナモジュール部の制御基板としてのスキャナコントローラボード202と、多機能化のための種々の制御を行うマザーボード203とから構成される。なお、図2において、符号204〜207はそれぞれプリンタコントローラボード201またはスキャナコントローラボード202をマザーボード203に接続するためのPCIコネクタを示す。
また、プリンタコントローラボード201は、プリンタエンジン101aとの間でデータのやり取りを行うためのASIC201a、プリンタ装置101のプリンタ機能の制御を行うためのCPU201b、メモリ201c、入出力制御部(以下、I/Oと称する)201d、RISCバスからなる内部ローカルバス201e、内部ローカルバス201eをPCIバス203aに接続するためのPCIバス変換LSI201f、後述するマザーボード203上のホストCPU203dからの制御により前記201a〜201fへの電源供給を制御するとともに電源の供給開始/遮断(以下、ON/OFFと称する)状態を監視する電源制御LSI201hなどを備えている。また、図示を省略するが、必要に応じてハードディスク記憶装置(以下、HDDと称する)など拡張メモリや他の構成要素も設けられ、同様に電源制御LSI201hにより電源供給が制御される。
また、プリンタコントローラボード201は、プリンタエンジン101aとの間でデータのやり取りを行うためのASIC201a、プリンタ装置101のプリンタ機能の制御を行うためのCPU201b、メモリ201c、入出力制御部(以下、I/Oと称する)201d、RISCバスからなる内部ローカルバス201e、内部ローカルバス201eをPCIバス203aに接続するためのPCIバス変換LSI201f、後述するマザーボード203上のホストCPU203dからの制御により前記201a〜201fへの電源供給を制御するとともに電源の供給開始/遮断(以下、ON/OFFと称する)状態を監視する電源制御LSI201hなどを備えている。また、図示を省略するが、必要に応じてハードディスク記憶装置(以下、HDDと称する)など拡張メモリや他の構成要素も設けられ、同様に電源制御LSI201hにより電源供給が制御される。
スキャナコントローラボード202は、スキャナ102との間でデータのやり取りを行うASIC202a、プリンタ101側からスキャナを動作させるためのI/O202b、RISCバスからなる内部ローカルバス202c、内部ローカルバス202cをPCIバス203aに接続するためのPCIバス変換LSI202f、マザーボード203上のホストCPU203dからの制御により前記202a〜202c、202fへの電源供給を制御するとともに電源のON/OFF状態を監視する電源制御LSI202hなどを備えている。また、図示は省略するが、必要に応じてCPUやHDDなど拡張メモリなど他の構成要素を設けることができ、同様に電源制御LSI202hにより電源供給が制御される。
マザーボード203は、汎用のPCIバス203a、ホストバスである内部ローカルバス203b、PCIバス203aと内部ローカルバス203bとを接続するPCIホストブリッジ203c、内部ローカルバス203bに接続されたホストCPU203d、メモリ203e、PCIバス203aに接続されたHDD203f、I/O203g、ホストCPU203dからの制御により前記203a〜203c、203e〜203gの電源供給を制御するとともに電源のON/OFF状態を監視する電源制御LSI203hを備えている。また、図示は省略するが、必要に応じて他の構成要素を設けることができ、同様に電源制御LSI203hにより電源供給が制御される。
マザーボード203は、汎用のPCIバス203a、ホストバスである内部ローカルバス203b、PCIバス203aと内部ローカルバス203bとを接続するPCIホストブリッジ203c、内部ローカルバス203bに接続されたホストCPU203d、メモリ203e、PCIバス203aに接続されたHDD203f、I/O203g、ホストCPU203dからの制御により前記203a〜203c、203e〜203gの電源供給を制御するとともに電源のON/OFF状態を監視する電源制御LSI203hを備えている。また、図示は省略するが、必要に応じて他の構成要素を設けることができ、同様に電源制御LSI203hにより電源供給が制御される。
図3は、プリンタ装置にPCIバスを用いたPCIシステムを適用した場合の概略構成図である。プリンタエンジン301を制御してプリンタ機能を実現するプリンタモジュール部としてのプリンタコントローラボード302と、プリンタ装置側からスキャナ303を制御してスキャナ機能を実現するスキャナモジュール部としてのスキャナコントローラボード304と、プリンタコントローラボード302およびスキャナコントローラボード304を制御して、コピー機能、ファクシミリ機能等を実現するためのPCマザーボード305とを備えて構成される。
ここで、PCマザーボード305には、ホスト用CPUや、メモリがホストバス(内部ローカルバス)に接続されており、汎用のPCIバスにはデータ量の大きいデバイス(HDDなど)やデータを高速に転送する必要のあるデバイス(ビデオデバイス等の高速I/Oなど)等が接続されている。また、PCIバスとホストバスをPCIホストブリッジ(バス・ブリッジ回路)を介して接続することにより、PCマザーボード305全体の制御をホスト用CPUで行えるようにしている。
ここで、PCマザーボード305には、ホスト用CPUや、メモリがホストバス(内部ローカルバス)に接続されており、汎用のPCIバスにはデータ量の大きいデバイス(HDDなど)やデータを高速に転送する必要のあるデバイス(ビデオデバイス等の高速I/Oなど)等が接続されている。また、PCIバスとホストバスをPCIホストブリッジ(バス・ブリッジ回路)を介して接続することにより、PCマザーボード305全体の制御をホスト用CPUで行えるようにしている。
更に、拡張ボードであるプリンタコントローラボード302およびスキャナコントローラボード304は、それぞれPCIブリッジ(バス・ブリッジ回路)を含むPCIバス変換LSI302a、304aが搭載されており、それぞれのボードのコネクタ306とPCマザーボード305側のPCIコネクタ307とを接続することにより、PCIバス変換LSI302a、304aを介してボード302、304の内部ローカルバスとPCマザーボード305のPCIバスとが接続される構成である。
図4は、図2に示した拡張ボードの取り付け状態を示す図である。マザーボード203側のPCIコネクタ205に、拡張ボードであるプリンタコントローラボード201およびスキャナコントローラボード202のPCIコネクタ204、205を挿入することにより、容易にシステムの拡張を行うことができる。
図5は、図2の説明において記述した電源制御IC(電源制御装置)201h、202h、203hの内部ブロック図である。内部は不揮発性メモリ(第1のメモリ)501aを保有した遅延回路部501と不揮発性メモリ(第2のメモリ)502a、過電流検知回路502b、自動自己診断機能502cを保有した電源制御回路部502とに分けられる。ホスト用CPU203dから入力された電源制御信号503は、内部の遅延回路部501に入力され、遅延回路部501の不揮発性メモリ501aに内部ローカルバス201e、202c、203bから予め設定した任意時間だけ遅らせた後、制御信号504の状態を変化させて次段の電源制御回路部502に入力する。電源制御回路部502は制御信号504の状態変化により、502bへ入力された電源を制御し供給電源505としてON/OFFさせることで、各デバイスの電源を制御する。また、電源制御状態信号506の出力信号状態変化をモニタすることで、供給電源505のON/OFFを確認することが可能である。また、不揮発性メモリ502aへ内部ローカルバス201e、202c、203bから予め設定した検知電流設定値と検知時間設定値のデータに基づき、過電流検知回路502bは供給電源の過電流検知を行い、502bへ入力された電源を制御し供給電源505としてON/OFFさせることで、各デバイスの電源を制御する。異常が検知された場合は自動自己診断機能502cによりローカルバス201e、202c、203bを介して問題発生モジュールの特定を行い、不揮発性メモリ502aに特定されたモジュールを記憶する。
図5は、図2の説明において記述した電源制御IC(電源制御装置)201h、202h、203hの内部ブロック図である。内部は不揮発性メモリ(第1のメモリ)501aを保有した遅延回路部501と不揮発性メモリ(第2のメモリ)502a、過電流検知回路502b、自動自己診断機能502cを保有した電源制御回路部502とに分けられる。ホスト用CPU203dから入力された電源制御信号503は、内部の遅延回路部501に入力され、遅延回路部501の不揮発性メモリ501aに内部ローカルバス201e、202c、203bから予め設定した任意時間だけ遅らせた後、制御信号504の状態を変化させて次段の電源制御回路部502に入力する。電源制御回路部502は制御信号504の状態変化により、502bへ入力された電源を制御し供給電源505としてON/OFFさせることで、各デバイスの電源を制御する。また、電源制御状態信号506の出力信号状態変化をモニタすることで、供給電源505のON/OFFを確認することが可能である。また、不揮発性メモリ502aへ内部ローカルバス201e、202c、203bから予め設定した検知電流設定値と検知時間設定値のデータに基づき、過電流検知回路502bは供給電源の過電流検知を行い、502bへ入力された電源を制御し供給電源505としてON/OFFさせることで、各デバイスの電源を制御する。異常が検知された場合は自動自己診断機能502cによりローカルバス201e、202c、203bを介して問題発生モジュールの特定を行い、不揮発性メモリ502aに特定されたモジュールを記憶する。
次に図2及び図5を参照して本発明の第1の実施形態に係るPCIシステムついて説明する。
ホスト用CPU203dより、制御信号線をコネクタ204〜207を介し電源制御IC201h、202hに接続、プリンタコントローラボード201の201a〜201fのデバイス、内部ローカルバス、スキャナコントローラボード202の202a〜202c、202fのデバイス、内部ローカルバス、PCマザーボード203の203b〜203c、203e〜203gのデバイス、内部ローカルバス、及びPCIバス203aの電源を、ホスト用CPU203dにより電源制御IC201h、202h、203hからの電源ON/OFF状態出力信号506をモニタし、状況により電源制御IC201h、202h、203h内部の遅延回路部501からの出力504を予め設定された任意時間だけ遅延させた後、信号の状態を変化させ出力し、電源制御回路部502により、供給電源505をOFFすることで消費電力を抑える。また、ホスト用CPU203dからの制御により、プリンタコントローラボード201の201a〜201fのデバイス、内部ローカルバス、スキャナコントローラボード202の202a〜202c、202fのデバイス、内部ローカルバスの電源を、ホスト用CPU203dにより電源制御IC201h、202h、203hからの電源ON/OFF状態出力信号506をモニタし、状況により電源制御IC201h、202h、203h内部の遅延回路部501からの出力504を予め設定された任意時間だけ遅延させた後、信号の状態を変化させ出力し、電源制御回路部502により、供給電源505をONすることで上記デバイスの初期化動作が実行され通常状態に戻る。その際、供給電源505の供給開始時および供給中に内部ローカルバスから不揮発性メモリ502aに予め設定した検知電流設定値のデータにより所定以上の電流値を過電流検知回路502bにより検知することが可能である。異常が検知された場合は自動自己診断機能502cによりローカルバス201e、202c、203bを介して問題発生モジュールの特定を行い、不揮発性メモリ502aに特定されたモジュールを記憶することで、異常個所の特定時間を短縮することが可能となる。
ホスト用CPU203dより、制御信号線をコネクタ204〜207を介し電源制御IC201h、202hに接続、プリンタコントローラボード201の201a〜201fのデバイス、内部ローカルバス、スキャナコントローラボード202の202a〜202c、202fのデバイス、内部ローカルバス、PCマザーボード203の203b〜203c、203e〜203gのデバイス、内部ローカルバス、及びPCIバス203aの電源を、ホスト用CPU203dにより電源制御IC201h、202h、203hからの電源ON/OFF状態出力信号506をモニタし、状況により電源制御IC201h、202h、203h内部の遅延回路部501からの出力504を予め設定された任意時間だけ遅延させた後、信号の状態を変化させ出力し、電源制御回路部502により、供給電源505をOFFすることで消費電力を抑える。また、ホスト用CPU203dからの制御により、プリンタコントローラボード201の201a〜201fのデバイス、内部ローカルバス、スキャナコントローラボード202の202a〜202c、202fのデバイス、内部ローカルバスの電源を、ホスト用CPU203dにより電源制御IC201h、202h、203hからの電源ON/OFF状態出力信号506をモニタし、状況により電源制御IC201h、202h、203h内部の遅延回路部501からの出力504を予め設定された任意時間だけ遅延させた後、信号の状態を変化させ出力し、電源制御回路部502により、供給電源505をONすることで上記デバイスの初期化動作が実行され通常状態に戻る。その際、供給電源505の供給開始時および供給中に内部ローカルバスから不揮発性メモリ502aに予め設定した検知電流設定値のデータにより所定以上の電流値を過電流検知回路502bにより検知することが可能である。異常が検知された場合は自動自己診断機能502cによりローカルバス201e、202c、203bを介して問題発生モジュールの特定を行い、不揮発性メモリ502aに特定されたモジュールを記憶することで、異常個所の特定時間を短縮することが可能となる。
次に図2及び図5を参照して本発明の第2、3、4の実施形態に係るPCIシステムついて説明する。ホスト用CPU203dより、制御信号線をコネクタ204〜207を介し電源制御IC201h、202hに接続、プリンタコントローラボード201の201a〜201fのデバイス、内部ローカルバス、スキャナコントローラボード202の202a〜202c、202fのデバイス、内部ローカルバス、PCマザーボード203の203b〜203c、203e〜203gのデバイス、内部ローカルバス、及びPCIバス203aの電源を、ホスト用CPU203dにより電源制御IC201h、202h、203hからの電源ON/OFF状態出力信号506をモニタし、状況により電源制御IC201h、202h、203h内部の遅延回路部501からの出力504を予め設定された任意時間だけ遅延させた後、信号の状態を変化させ出力し、電源制御回路部502により、供給電源505をOFFすることで消費電力を抑える。また、ホスト用CPU203dからの制御により、プリンタコントローラボード201の201a〜201fのデバイス、内部ローカルバス、スキャナコントローラボード202の202a〜202c、202fのデバイス、内部ローカルバスの電源を、ホスト用CPU203dにより電源制御IC201h、202h、203hからの電源ON/OFF状態出力信号506をモニタし、状況により電源制御IC201h、202h、203h内部の遅延回路部501からの出力504を予め設定された任意時間だけ遅延させた後、信号の状態を変化させ出力し、電源制御回路部502により、供給電源505をONすることで上記デバイスの初期化動作が実行され通常状態に戻る。その際、供給電源505の供給開始時および供給中に内部ローカルバスから不揮発性メモリ502aに予め設定した検知電流設定値のデータにより所定以上の電流値を過電流検知回路502bにより検知した場合、供給電源505のOFF遅延時間設定値に関わらず過電流検知回路502bにより供給電源505を即時遮断し電源供給を止める。異常が検知された場合、自動自己診断機能502cによりローカルバス201e、202c、203bを介して問題発生モジュールの特定を行い、不揮発性メモリ502aに特定されたモジュールを記憶することで、異常個所の特定時間を短縮することが可能となる。
次に図2及び図5を参照して本発明の第5、6、7の実施形態に係るPCIシステムついて説明する。ホスト用CPU203dより、制御信号線をコネクタ204〜207を介し電源制御IC201h、202hに接続、プリンタコントローラボード201の201a〜201fのデバイス、内部ローカルバス、スキャナコントローラボード202の202a〜202c、202fのデバイス、内部ローカルバス、PCマザーボード203の203b〜203c、203e〜203gのデバイス、内部ローカルバス、及びPCIバス203aの電源を、ホスト用CPU203dにより電源制御IC201h、202h、203hからの電源ON/OFF状態出力信号506をモニタし、状況により電源制御IC201h、202h、203h内部の遅延回路部501からの出力504を予め設定された任意時間だけ遅延させた後、信号の状態を変化させ出力し、電源制御回路部502により、供給電源505をOFFすることで消費電力を抑える。また、ホスト用CPU203dからの制御により、プリンタコントローラボード201の201a〜201fのデバイス、内部ローカルバス、スキャナコントローラボード202の202a〜202c、202fのデバイス、内部ローカルバスの電源を、ホスト用CPU203dにより電源制御IC201h、202h、203hからの電源ON/OFF状態出力信号506をモニタし、状況により電源制御IC201h、202h、203h内部の遅延回路部501からの出力504を予め設定された任意時間だけ遅延させた後、信号の状態を変化させ出力し、電源制御回路部502により、供給電源505をONすることで上記デバイスの初期化動作が実行され通常状態に戻る。その際、供給電源505の供給開始時および供給中に内部ローカルバスから不揮発性メモリ502aに予め設定した検知電流設定値のデータにより所定以上の電流値を所定以上の時間検知した場合、供給電源505のOFF遅延時間設定値に関わらず過電流検知回路502bにより供給電源505を即時遮断し電源供給を止める。また、異常が検知された場合、自動自己診断機能502cによりローカルバス201e、202c、203bを介して問題発生モジュールの特定を行い、不揮発性メモリ502aに特定されたモジュールを記憶することで、異常個所の特定時間を短縮することが可能となる。
また、各実施形態によるPCIシステムを画像形成装置に実装することにより、本発明の特徴を備えた画像形成装置を実現することができる。
また、各実施形態によるPCIシステムを画像形成装置に実装することにより、本発明の特徴を備えた画像形成装置を実現することができる。
101 プリンタ、102 スキャナ、201 プリンタコントローラボード、201e、202c、203b 内部ローカルバス、201h、202h、203h 電源制御LSI、202 スキャナコントローラボード、203 マザーボード、203a PCIバス、203d ホストCPU、204〜207 PCIコネクタ、501 遅延回路部、501a、502a 不揮発性メモリ、502 電源制御回路部、502b 電流検知回路
Claims (15)
- 入出力バスと、
該入出力バスを介してデータ設定可能な第1のメモリを有し、該第1のメモリに設定された遅延時間設定値のデータに基づいて任意の時間だけ供給電源の状態変化を遅らせる遅延回路と、
前記入出力バスを介してデータ設定可能な第2のメモリ及び過電流検知回路を有し、前記第2のメモリに設定された検知電流設定値と検知時間設定値のデータに基づいて前記過電流検知回路により供給電源の電流検知を行い、入力された電源電流を制御する電源制御回路と、を備え、
前記電源制御回路は、前記過電流検知回路により異常が検知された場合は、前記入出力バスを介して異常発生モジュールの特定を行い、前記第2のメモリに特定されたモジュール名を記憶する自己診断機能を有することを特徴とする電源制御装置。 - ホストCPU、I/O、メモリ、ホストバス、PCIホストブリッジ及びPCIバスが配置されたPCマザーボードに、I/O及び内部ローカルバスが配設された複数の拡張ボードを接続することが可能なPCIシステムにおいて、
前記PCIバスとは別に、請求項1に記載の電源制御装置を介し、前記複数の拡張ボードへの供給電源の断接タイミングを任意の時間だけ遅延させると共に、前記PCマザーボード上のホストCPUから、前記PCIバス及びPCマザーボード上の他のシステムにおける供給電源の断接タイミングを任意の時間だけ遅延可能としたPCIシステムであって、
前記供給電源の過電流検知及び自己診断機能により前記内部ローカルバスを介して異常発生モジュールの特定を行うことを特徴とするPCIシステム。 - 前記ホストCPUは、前記供給電源による電源供給開始時に所定以上の電流値を検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする請求項2に記載のPCIシステム。
- 前記ホストCPUは、前記供給電源による電源の供給中に所定以上の電流値を検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする請求項2に記載のPCIシステム。
- 前記ホストCPUは、前記供給電源による電源の供給開始時及び供給中に所定以上の電流値を検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする請求項2に記載のPCIシステム。
- 前記ホストCPUは、前記供給電源による電源の供給開始時に所定以上の電流値を所定以上の時間検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする請求項2に記載のPCIシステム。
- 前記ホストCPUは、前記供給電源による電源の供給中に所定以上の電流値を所定以上の時間検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず供給電源を即時遮断することを特徴とする請求項2に記載のPCIシステム。
- 前記ホストCPUは、前記供給電源の供給開始時及び供給中に所定以上の電流値を所定以上の時間検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする請求項2に記載のPCIシステム。
- ホストCPU、I/O、メモリ、ホストバス、PCIホストブリッジ及びPCIバスが配置されたPCマザーボードに、I/O及び内部ローカルバスが配設された複数の拡張ボードを接続することが可能なPCIシステムを搭載した画像形成装置において、
前記PCIバスとは別に、請求項1に記載の電源制御装置を介し、前記複数の拡張ボードへの供給電源の断接タイミングを任意の時間だけ遅延すると共に、前記PCマザーボード上のホストCPUから、前記PCIバス及びPCマザーボード上の他のシステムにおける供給電源の断接タイミングを任意の時間だけ遅延可能としたPCIシステムを搭載した画像形成装置であって、
前記供給電源の過電流検知及び自己診断機能により前記内部ローカルバスを介して異常発生モジュールの特定を行うことを特徴とする画像形成装置。 - 前記ホストCPUは、前記供給電源による電源供給開始時に所定以上の電流値を検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする請求項9に記載の画像形成装置。
- 前記ホストCPUは、前記供給電源による電源の供給中に所定以上の電流値を検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする請求項9に記載の画像形成装置。
- 前記ホストCPUは、前記供給電源による電源の供給開始時及び供給中に所定以上の電流値を検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする請求項9に記載の画像形成装置。
- 前記ホストCPUは、前記供給電源による電源の供給開始時に所定以上の電流値を所定以上の時間検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする請求項9に記載の画像形成装置。
- 前記ホストCPUは、前記供給電源による電源の供給中に所定以上の電流値を所定以上の時間検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず供給電源を即時遮断することを特徴とする請求項9に記載の画像形成装置。
- 前記ホストCPUは、前記供給電源の供給開始時及び供給中に所定以上の電流値を所定以上の時間検知した場合、前記自己診断機能により問題発生モジュール特定のための診断を実施し、特定されたモジュールを記憶した後、前記供給電源の遮断遅延時間設定値に関わらず前記供給電源を即時遮断することを特徴とする請求項9に記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006122538A JP2007293718A (ja) | 2006-04-26 | 2006-04-26 | 電源制御装置、pciシステム及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006122538A JP2007293718A (ja) | 2006-04-26 | 2006-04-26 | 電源制御装置、pciシステム及び画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007293718A true JP2007293718A (ja) | 2007-11-08 |
Family
ID=38764278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006122538A Pending JP2007293718A (ja) | 2006-04-26 | 2006-04-26 | 電源制御装置、pciシステム及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007293718A (ja) |
-
2006
- 2006-04-26 JP JP2006122538A patent/JP2007293718A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105487638B (zh) | 电子电路系统及其降低功耗的方法 | |
JP2008172962A (ja) | 電源制御回路、機能拡張ユニット、画像形成装置、及び電源制御方法 | |
JP2007172182A (ja) | 電源制御装置および画像形成装置 | |
JP2007293718A (ja) | 電源制御装置、pciシステム及び画像形成装置 | |
JP6462197B2 (ja) | 電源制御システム及び電源制御方法 | |
JP2010148262A (ja) | 過電流保護回路 | |
JP2008299749A (ja) | 電源制御回路、機能拡張ユニット、画像形成装置、及び電源制御方法 | |
EP1141846B1 (en) | Method and apparatus for disabling a graphics device when an upgrade device is installed | |
JP2008134765A (ja) | 情報処理装置 | |
JP7118629B2 (ja) | 電子機器、電子機器における制御方法、及びプログラム | |
JP2007018259A (ja) | Pciシステム | |
JP2007034580A (ja) | Pciシステム | |
JP2006252326A (ja) | Pciシステム | |
JP5434710B2 (ja) | 電子機器、画像形成装置、及び電子機器の電源供給方法 | |
JP2937546B2 (ja) | 外部電源端子を備える小型電子機器のメモリ保護装置 | |
JP2009199297A (ja) | コンピュータシステム | |
JP2005234989A (ja) | Pciシステム | |
JP2005092647A (ja) | Pciシステム及びプリンタ装置 | |
JP5280234B2 (ja) | 電子機器の電源装置 | |
JP2004165993A (ja) | 半導体集積回路の多電源インターフェース装置 | |
JP4378195B2 (ja) | 画像形成装置 | |
JP2003030127A (ja) | Sdioホストコントローラ | |
JP2005190015A (ja) | Pciシステム | |
JP2005267370A (ja) | 情報処理装置およびハードディスク装置 | |
KR100400902B1 (ko) | 다중층 시스템에서 전원 오프시 레벨 제로화 회로 |