JP2006252326A - Ｐｃｉシステム - Google Patents

Abstract

【課題】 マザーボードに拡張ボードを接続して構成するＰＣＩシステムの電源制御において、ボード毎に行う電源ＯＮ／ＯＦＦ制御信号の遅延時間設定と電源の過電流による回路素子の損傷の防止を両立させる。
【解決手段】 電源ＯＮ／ＯＦＦ制御信号がマザーボードのＣＰＵから直接マザーボード及び拡張（プリンタ等のコントローラ）ボードに設けた電源制御用ＬＳＩに発信されると、この制御信号５０３を受ける各ボードの電源制御用ＬＳＩ２０１ｈの遅延回路部５０１は、不揮発メモリ５０１ａに設定されたボード毎に適した遅延時間だけ制御信号を遅らせ、次段の電源制御回路部５０２に入力する。電源制御回路部５０２の過電流検知回路５０２ｂでは、不揮発メモリ５０２ａに設定された過電流検知に必要な電流値と検知時間を基に常に過電流検知を行い、設定の過電流の検知時、電源ＯＮ／ＯＦＦ制御信号の遅延動作に関わりなく、該当ボードの電源を即時ＯＦＦする。
【選択図】 図５

Description

本発明は、ＰＣＩバスを有するマザーボードとＰＣＩコネクタを介して接続された拡張ボードとよりなるＰＣＩシステムに関し、より特定すると、各ボードにおける電源のＯＮ／ＯＦＦ制御をＰＣＩバスとは別の系統で行うことにより、省エネ動作を可能にした制御システムを有し、かつ省エネ動作に関わりなく、電源に起きる過電流に対する異常処理を行えるようにしたＰＣＩシステムに関する。

従来から、ＰＣマザーボードには、高速バスの１つであるＰＣＩ（Peripheral Component Interconnect）バスを装備したものが広く利用されている。このようなＰＣマザーボードを有する処理システムでは、機能の拡張を図る場合に、マザーボードにＰＣＩコネクタによって拡張ボードを接続する、という方法が用いられる（下記特許文献１、参照）。
上記のようなＰＣＩコネクタを介してＰＣＩバスを有するマザーボードに拡張ボードを接続して構成するＰＣＩシステムでは、従来、拡張ボードを制御したり、拡張ボードに電源を供給する際に、マザーボードにおけるイニシャライズ処理やエンド処理の開始・終了タイミングに合わせて、各拡張ボードに対する同処理の開始・終了が指令されている。このため、それぞれのボードでは、処理が可能なタイミングになるまで、指令を保留しておくことが必要になる場合があり、その間、無駄に電源が供給される、といった問題が起きていた。
こうした無駄な電源消費という問題を解決するために提案された従来技術として、下記特許文献２に記載されたＰＣＩシステムを例示することができる。
特許文献２記載のＰＣＩシステムは、拡張ボードを含む各ボードの電源を予め設定したタイミングだけ遅らせて、ＯＮ／ＯＦＦ制御することを可能としたシステムである。このＰＣＩシステムでは、マザーボードのＣＰＵが、マザーボード及び拡張ボードにそれぞれに設けた電源制御ＬＳＩに直接、各ボードに適した任意の遅延時間を予め設定するようにし、この設定に従い各ボードの電源がＯＮ／ＯＦＦ制御される。従って、余分な電源を消費せずに、省エネ効果が得られる。
特開平９−３４６１０号公報 特開２００４−１１０２０３号公報

しかしながら、上記特許文献２に例示した従来のＰＣＩシステムは、電源のＯＮ／ＯＦＦ制御の条件として、無駄に電源を消費しないようにするために、各ボードに適した遅延時間を設定可能としたシステムで、これ以外の条件を受け入れることを考慮したシステムではない。従って、遅延時間の制御をかけている間に、過電流という電源の異常が発生しても、これに対応して、供給を停止させる、といった処理を行うことができずに、回路素子を損傷する危険がある。
本発明は、ＰＣＩコネクタを介してＰＣＩバスを有するマザーボードに拡張ボードを接続して構成するＰＣＩシステムにおける上記した従来技術の問題に鑑み、これを解決するためになされたもので、その解決課題は、各ボードに適した遅延時間の設定と電源の過電流による回路素子の損傷（絶縁破壊等）の防止を両立させることが可能なシステムを提供することにある。

請求項１の発明は、ＰＣＩバスを有するマザーボードとＰＣＩコネクタを介して接続された拡張ボードとよりなるＰＣＩシステムであって、前記ボードごとにそれぞれの動作に応じた遅延時間を設定可能として、ＰＣＩバスとは別にマザーボードのＣＰＵから直接送信される制御信号を受け、設定された遅延時間の経過後に各々のボードの電源をＯＮ／ＯＦＦ制御する電源制御手段と、前記電源制御手段により制御される各々のボードの電源電流を検知する電源電流検知手段を備えたことを特徴とするＰＣＩシステムである。

請求項２の発明は、請求項１に記載されたＰＣＩシステムにおいて、前記電源制御手段は、前記電源電流検知手段によって検知された各々のボードの電源電流が過電流として設定した所定値以上の電流値であることを条件に、設定された前記遅延時間に関わりなく、該当するボードの電源をＯＦＦする制御を行うようにしたことを特徴とするものである。
請求項３の発明は、請求項１に記載されたＰＣＩシステムにおいて、前記電源制御手段は、前記電源電流検知手段によって検知された各々のボードの電源電流が過電流として設定した所定値以上であり、かつ所定時間以上続いたことを条件に、設定された前記遅延時間に関わりなく、該当するボードの電源をＯＦＦする制御を行うようにしたことを特徴とするものである。

請求項４の発明は、前記ボードごとに内部ローカルバスに接続された処理用デバイスを持つ請求項１ないし３の何れかに記載されたＰＣＩシステムにおいて、前記電源制御手段は、不揮発性記憶部を持ち、この不揮発性記憶部に前記内部ローカルバスを通して各ボードに対応して設定される前記遅延時間及び前記過電流検知の条件値を保存するようにしたことを特徴とするものである。

本発明によると、ＰＣＩバスとは別にマザーボードのＣＰＵから直接送信される制御信号を各ボードの電源制御手段が受け、各ボードの動作に応じて設定された遅延時間に従いそれぞれの電源をＯＮ／ＯＦＦ制御するようにしたことにより、余分な電源を使わずに、省電力消費を実現し、しかも、この電源制御手段は、各ボードの電源電流を検知する手段を備え、過電流を検知した場合に、電源をＯＦＦする制御を行うようにしたので、拡張ボード増設等による電流増加に対して各ボードの正常な動作を保証し、素子破壊に至る過電流の検知時のみ、設定された遅延時間に関わりなく、該当するボードの電源を即時ＯＦＦする制御を行うことで、過電流による素子絶縁破壊等の異常にも対応し、システムを管理することが可能になる。
さらに、過電流が所定時間以上続いたことを条件に該当するボードの電源をＯＦＦする制御を行い、又、過電流が所定時間以内であれば、電源ノイズ等によるもので、正常な動作に支障が生じないものとして、電源の供給を継続させるようにし、こうした動作により、装置のパフォーマンスの向上を図ることが可能になる。

以下に、本発明のＰＣＩシステムに係わる実施形態を示す。
例示するＰＣＩシステムの実施形態は、ＰＣＩ（Peripheral Component Interconnect）バスを有するマザーボードをＰＣ（Personal Computer）のマザーボード（以下「ＰＣマザーボード」という）とし、また、ＰＣＩコネクタを介して接続する拡張ボードをプリンタ及びスキャナのコントローラとするもので、ＰＣマザーボードをホストとしてプリンタ及びスキャナのコントローラを操作・制御するシステムである。
図１は、本実施形態のＰＣＩシステムを制御システムとして有する画像処理装置の外観図を示す。
図１に示す画像処理装置（システム）は、ホストＰＣから操作・制御が可能な画像入力・出力機能を持つ装置であり、画像出力機能を持つプリンタ装置１０２は、単体でプリント出力機能を有し、さらに、画像入力機能を持つスキャナ１０１は、単体で原稿からの画像入力機能を有し、これらの機能を組み合わせることにより、スキャナ１０１で読み取った画像データ（ＶＩＤＥＯデータ）をプリンタ装置１０２で出力することが可能である。つまり、プリンタ装置１０２とスキャナ１０１をシステム要素として構成することによってコピー機能を持つ画像処理装置（システム）が実現できる。なお、図１中の１０３は、プリンタ装置１０２およびスキャナ１０１を載置するためのテーブルである。

まず、図１の画像処理装置（システム）の制御システムを構成するＰＣＩシステムの基本構成について、説明する。
図３は、このＰＣＩシステムのハードウェア構成を概略的に示す図である。
図３に示すＰＣＩシステムは、ＰＣマザーボードをホストとして、拡張ボードに設けたプリンタ及びスキャナのコントローラを操作・制御するシステムであるから、各ボードの構成は、次のようになっている。
即ち、プリンタ装置１０２のプリンタエンジン３０１を制御して、プリンタ機能を実現する拡張モジュール部としてのプリンタコントローラボード３０２と、スキャナ３０３を制御して、スキャナ機能を実現する拡張モジュール部としてのスキャナコントローラボード３０４と、ホストとしてプリンタコントローラボード３０２およびスキャナコントローラボード３０４を制御するほか、コピー機能、ファクシミリ機能等を実現するＰＣマザーボード３０５のボード構成である。
ここに、ＰＣマザーボード３０５には、ホスト用ＣＰＵやメモリが、ホストバス（内部ローカルバス）に接続されて、搭載されており、又汎用のＰＣＩバスには、データ量の大きいデバイス（ＨＤＤなど）やビデオデバイス等の高速Ｉ／Ｏ（Input−Output）など、データを高速に転送する必要のあるデバイスが、接続されて、搭載されている。
また、ＰＣＩバスとホストバスとをＰＣＩホストブリッジ（バス・ブリッジ回路）で接続し、これを介してホスト用ＣＰＵが、ＰＣマザーボード３０５全体を制御できるようにしている。

さらに、拡張ボードであるプリンタコントローラボード３０２及びスキャナコントローラボード３０４には、それぞれＰＣＩブリッジ（バス・ブリッジ回路）を含むＰＣＩバス変換ＬＳＩ３０２ａ，３０４ａが搭載されており、各拡張ボード３０２，３０４側のコネクタ３０６とＰＣマザーボード３０５側のＰＣＩコネクタ３０７とを接続することにより、各拡張ボード３０２，３０４の内部ローカルバスとＰＣマザーボード３０５のＰＣＩバスとが、各拡張ボード３０２，３０４のＰＣＩバス変換ＬＳＩ３０２ａ，３０４ａを介して接続される。
こうして、プリンタコントローラボード３０２とスキャナコントローラボード３０４とが、ＰＣマザーボード３０５のＰＣＩバスに接続されることで、ＰＣマザーボード３０５をホストとして、拡張ボードに設けたプリンタ及びスキャナのコントローラを操作・制御するＰＣＩシステムとして動作する。
図４は、図３に示したＰＣＩシステムにおける拡張ボードの取り付け例を示す。図４に示すように、ＰＣマザーボード４０５（３０５）側のＰＣＩコネクタ４０７（３０７）に、拡張ボードであるプリンタコントローラボード４０２（３０２）およびスキャナコントローラボード４０４（３０４）のコネクタ４０６（３０６）を挿入する方式でボード間の接続が可能であり、この方式により容易にシステムの拡張を行うことができる。

次に、本発明に係わるＰＣＩシステムの実施形態として、上記で基本構成を示したＰＣＩシステム（図３）をベースに、ＰＣマザーボード及び拡張ボードにおいて、ボードごとにそれぞれの電源をＯＮ／ＯＦＦ制御する電源制御手段を付加したシステムについて、説明する。なお、以下に示す例でも、このＰＣＩシステムを制御システムとする図１に示した画像処理装置（システム）を対象とする。
図２は、本実施形態のＰＣＩシステムのハードウェア構成を示す。
図２に示すＰＣＩシステムは、画像処理装置（システム）の制御システムを構成するという点で、上記で基本構成を示したＰＣＩシステム（図３）と変わらず、ＰＣマザーボードをホストとして、拡張ボードに設けたプリンタ及びスキャナのコントローラを操作・制御するシステムとして、以下のボード構成をなす。
即ち、プリンタ装置１０２のプリンタエンジン１０２ａを制御して、プリンタ機能を実現する拡張モジュール部の制御基板としてのプリンタコントローラボード２０１と、スキャナ１０１を制御して、スキャナ機能を実現する拡張モジュール部の制御基板としてのスキャナコントローラボード２０２と、ホストとしてプリンタコントローラボード２０１およびスキャナコントローラボード２０２を制御するほか、コピー機能、ファクシミリ機能等の多機能化に必要な種々の機能を実現するための制御を行うＰＣマザーボード２０３よりなるボード構成である。なお、プリンタコントローラボード２０１，スキャナコントローラボード２０２をそれぞれＰＣマザーボード２０３に接続するために、両ボード間にコネクタ２０４〜２０７を装備する。

プリンタコントローラボード２０１は、プリンタエンジン１０２ａとの間でデータのやり取りを行うためのＡＳＩＣ（Application Specific Integrated Circuit）２０１ａ、プリンタ装置１０２のプリンタ機能を実現するための制御を行うＣＰＵ２０１ｂ、メモリ２０１ｃ及びＩ／Ｏ２０１ｄを備える。そのほかに、ＲＩＳＣ（Reduced Instruction Set Computer）バスからなる内部ローカルバス２０１ｅと、内部ローカルバス２０１ｅを後述するＰＣＩバス２０３ａに接続するためのＰＣＩバス変換ＬＳＩ２０１ｆと、後述するＰＣマザーボード２０３上のホスト用ＣＰＵ２０３ｄからの制御によって、このボード上に装備した上記回路要素２０１ａ〜２０１ｆの電源を制御する電源制御用ＬＳＩ２０１ｈを備える。
また、図示を省略するが、必要に応じてＬＡＮ（Local Area Network）や電話回線と接続するためのＮＩＣ（Network Interface Card）等のインターフェース、ＨＤＤ（Hard Disc Drive）等の拡張記憶部が設けられているものとし、これらも上記回路要素２０１ａ〜２０１ｆと同様に、電源制御用ＬＳＩ２０１ｈにより電源が制御される。

スキャナコントローラボード２０２は、スキャナ１０１との間でデータのやり取りを行うためのＡＳＩＣ２０２ａと、プリンタ装置１０２側からの要求に応じて、スキャナ機能を実現するための制御を行うＩ／Ｏ２０２ｂを備える。そのほかに、ＲＩＳＣバスからなる内部ローカルバス２０２ｃと、内部ローカルバス２０２ｃを後述するＰＣＩバス２０３ａに接続するためのＰＣＩバス変換ＬＳＩ２０２ｆと、後述するＰＣマザーボード２０３上のホスト用ＣＰＵ２０３ｄからの制御によって、このボード上に装備した上記回路要素
２０２ａ〜２０２ｃ，２０２ｆの電源を制御する電源制御用ＬＳＩ２０２ｈを備える。
また、図示は省略するが、必要に応じてＣＰＵやＨＤＤ等の拡張記憶部を設けることが可能であり、このような要素部を設けた場合には、これらも上記回路要素２０２ａ〜２０２ｃ，２０２ｆと同様に、電源制御用ＬＳＩ２０２ｈにより電源が制御される。

ＰＣマザーボード２０３は、内部ローカルバス２０３ｂに、ホストとしてプリンタコントローラボード２０１およびスキャナコントローラボード２０２を制御するホスト用ＣＰＵ２０３ｄとメモリ２０３ｅを備える。そのほかに、汎用のＰＣＩバス２０３ａを持ち、ＰＣＩバス２０３ａとホストバスである内部ローカルバス２０３ｂとを接続するＰＣＩホストブリッジ２０３ｃと、ＰＣＩバス２０３ａに接続されたＨＤＤ２０３ｆ，Ｉ／Ｏ２０３ｇと、ホスト用ＣＰＵ２０３ｄからの制御によって、このボード上に装備した上記回路要素２０３ａ〜２０３ｃ，２０３ｅ〜２０３ｇの電源を制御する電源制御用ＬＳＩ２０３ｈを備える。
なお、ＰＣＩバス２０３ａは、上記したように、拡張ボードとしてのプリンタコントローラボード２０１，スキャナコントローラボード２０２それぞれの内部ローカルバス２０１ｅ，２０２ｃにコネクタ２０４〜２０７およびＰＣＩバス変換ＬＳＩ２０１ｆ，ＰＣＩバス変換ＬＳＩ２０２ｆを介して接続される。

図５は、本実施形態のＰＣＩシステム（図２）における電源制御用ＬＳＩの内部の概略構成を示すブロック図である。
図５を参照して、ＰＣマザーボード２０３及び拡張ボードとしてのプリンタコントローラボード２０１，スキャナコントローラボード２０２それぞれに設けた電源制御用ＬＳＩ２０１ｈ，２０２ｈ，２０３ｈの構成を説明する。なお、電源制御用ＬＳＩ２０１ｈ，２０２ｈ，２０３ｈそれぞれの構成に違いはない。
各電源制御用ＬＳＩは、不揮発メモリ５０１ａを保有した遅延回路部５０１と、不揮発メモリ５０２ａ及び過電流検知回路５０２ｂを保有した電源制御回路部５０２の２つの要素よりなる。
ホスト用ＣＰＵ２０３ｄから入力される電源制御信号５０３は、遅延回路部５０１に入力される。遅延回路部５０１の不揮発メモリ５０１ａには、各々のボードの内部ローカルバスから予めそれぞれの動作に必要な遅延時間が設定されているので、入力された電源制御信号５０３は、設定した時間だけ遅らせた後、制御信号５０４として次段の電源制御回路部５０２に入力される。制御信号５０４は、制御すべきタイミングで状態変化を起こす信号である。
電源制御回路部５０２は、入力された制御信号５０４の状態変化により、供給する電源５０５をＯＮ／ＯＦＦさせることで、各回路要素（デバイス）の電源を制御する。
また、電源制御回路部５０２の不揮発メモリ５０２ａには、各々のボードの内部ローカルバスから予めそれぞれの過電流の検知に必要な検知電流設定値と検知時間設定値が設定されているので、過電流検知回路５０２ｂは、設定した検知電流設定値と検知時間設定値のデータに基づき、電源制御回路部５０２に流れる電源電流の過電流検知を行う。

ＰＣＩシステム（図２）における電源制御用の回路は、上記のように構成されているので、以下に示す電源制御動作を行う。
電源ＯＦＦ時の動作の場合、ホスト用ＣＰＵ２０３ｄによって、電源をＯＦＦする制御信号が発信されると、この制御信号は、ＰＣマザーボード２０３及び拡張ボードとしてのプリンタコントローラボード２０１，スキャナコントローラボード２０２に設けた電源制御用ＬＳＩ２０１ｈ，２０２ｈ，２０３ｈに直接、制御信号線を経て伝えられ、それぞれで受取られる。この制御信号５０３を受けた電源制御用ＬＳＩ２０１ｈ，２０２ｈ，２０３ｈの遅延回路部５０１は、それぞれが保有する不揮発メモリ５０１ａに設定された遅延時間だけ制御信号を遅らせた後、次段の電源制御回路部５０２に制御信号５０４として入力され、ボードごとに適したタイミングでそれぞれの供給電源５０５をＯＦＦする。なお、このとき、電源の供給がＯＦＦされる各ボードの回路要素は、上記図２の構成の説明に示した通りである。
このように、ＰＣマザーボード２０３、プリンタコントローラボード２０１及びスキャナコントローラボード２０２それぞれに適したタイミングで電源ＯＦＦを行うことが可能になり、エンド処理に時間の掛かるボードに合わせて、全ボードの電源をＯＮしておく、といった方法によって起きる余分な電力消費をなくすことができる。

電源ＯＮ時の動作の場合も、ホスト用ＣＰＵ２０３ｄによって、電源をＯＮする制御信号が発信されると、この制御信号は、ＰＣマザーボード２０３、プリンタコントローラボード２０１、スキャナコントローラボード２０２に各々設けた電源制御用ＬＳＩ２０１ｈ，２０２ｈ，２０３ｈに直接、制御信号線を経て伝えられ、それぞれで受取られる。この制御信号５０３を受けた電源制御用ＬＳＩ２０１ｈ，２０２ｈ，２０３ｈの遅延回路部５０１は、それぞれが保有する不揮発メモリ５０１ａに設定された遅延時間だけ制御信号を遅らせた後、次段の電源制御回路部５０２に制御信号５０４として入力され、ボードごとに適したタイミングでそれぞれの供給電源５０５をＯＮする。
このように、ＰＣマザーボード２０３、プリンタコントローラボード２０１及びスキャナコントローラボード２０２それぞれに適したタイミングで電源ＯＮを行うことが可能になり、例えば、イニシャル処理をまず最初に始める必要があるＰＣマザーボード２０３に合わせて、全ボードの電源をＯＮさせ、他のボートではイニシャル処理を始めることができるまで指令を保留する、といった動作方法によって起きる余分な電力消費をなくすことができる。

また、電源制御用ＬＳＩ２０１ｈ，２０２ｈ，２０３ｈは、上記した制御信号を遅延させるために設けた遅延回路部５０１とは別構成にして、電源制御回路部５０２を設け、その内部に過電流検知回路５０２ｂを有している。
この構成によって、過電流検知回路５０２ｂは、常時、各ボードに供給する電源電流に発生する過電流を検知することを可能にしている。つまり、電源ＯＮ／ＯＦＦ時にホスト用ＣＰＵ２０３ｄによって、電源をＯＮ／ＯＦＦする制御信号が発信され、上記したようなＯＮ／ＯＦＦ制御信号の遅延動作を行うシステム動作が行われていても、こうした動作に依存せず、常に過電流の監視ができるようにしている。
また、過電流検知回路５０２ｂは、ＰＣマザーボード２０３、プリンタコントローラボード２０１及びスキャナコントローラボード２０２それぞれに設けた電源制御用ＬＳＩに装備されており、かつ、内部ローカルバスから不揮発メモリ５０２ａに予め過電流の検知に必要な電流値の設定を可能として、上記ボードごとにそれぞれに適した設定値を使用状態に合わせて用いることができるようにしたので、過電流の検知動作を適正化することが可能になる。
電源制御回路部５０２は、各ボードに供給する電源の供給開始時および供給中を通して、過電流検知回路５０２ｂによって不揮発メモリ５０２ａに設定した過電流の検知に必要な電流値を超える電流を監視し、過電流を検知した場合、遅延回路部５０１で行う電源のＯＮ／ＯＦＦ制御信号の遅延動作に関わらず、過電流検知結果に従い、即時に電源を遮断し、電源供給を止め、過電流の発生時の異常処理を行う。

また、過電流の検知動作として、過電流の検知時間を条件に加える。
この条件は、瞬時にだけ過電流が検知された場合をノイズによるものとみなして、この場合には、異常処理の対象とする過電流状態として検知しないようにする検知動作を行わせる。
この過電流検知動作は、内部ローカルバスから電源制御回路部５０２の不揮発メモリ５０２ａに予め過電流の検知に必要な電流値とともに検知時間の設定を可能として、この設定に基づいて、過電流検知回路５０２ｂによって行われる。即ち、過電流検知回路５０２ｂは、過電流の検知に必要な電流値を超えた電流値が検出されても、この過電流が設定された検知時間続かなければ、ノイズによる一時的な状態とみなし、異常処理の対象とする過電流状態として検知しないようにし、設定された検知時間続く場合に、異常処理の対象とする過電流状態として検知する、という検知動作を行う。
このような検知動作により各ボードに供給する電源の電流を監視し、過電流を検知した場合、遅延回路部５０１で行う電源のＯＮ／ＯＦＦ制御信号の遅延動作に関わらず、過電流検知結果に従い、即時に電源を遮断し、電源供給を止め、過電流の発生時の異常処理を行う。

上記のように、本実施形態のＰＣＩシステムによると、ＰＣＩバスとは別にマザーボードのＣＰＵ２０３ｄから直接送信される電源をＯＮ／ＯＦＦする制御信号を各ボードの電源制御用ＬＳＩ２０１ｈ，２０２ｈ，２０３ｈが受け、各ボードの動作に応じて設定された遅延時間に従いそれぞれの電源をＯＮ／ＯＦＦ制御するようにしたことにより、余分な電源を使わずに、省電力消費を実現し、しかも、これらの電源制御用ＬＳＩ２０１ｈ，２０２ｈ，２０３ｈは、常時、各ボードに供給する電源電流に発生する過電流を検知することが可能な過電流検知回路５０２ｂを備え、過電流を検知した場合に、電源をＯＦＦする制御を行うことを可能にした。
従って、拡張ボード増設等による電流増加に対して各ボードの正常な動作を保証し、素子破壊に至る過電流を検知した場合のみ、設定された電源のＯＮ／ＯＦＦ制御信号の遅延動作に関わりなく、該当するボードの電源を即時にＯＦＦする制御を行うことで、過電流による素子絶縁破壊等の異常にも対応し、ＰＣＩシステムを正常な状態に管理することが可能になる。

本発明の実施形態に係わるＰＣＩシステムを制御システムとして有する画像処理装置の外観図を示す。 本発明の実施形態に係わるＰＣＩシステム（画像処理装置の制御システム）のハードウェア構成を示す。 画像処理装置の制御システムを構成するＰＣＩシステムの基本構成を概略的に示す。 ＰＣＩシステム（図３、参照）における拡張ボードの取り付け例を示す。 本実施形態のＰＣＩシステム（図２）における電源制御用ＬＳＩの内部の概略構成を示すブロック図である。

符号の説明

１０１、３０３・・スキャナ
１０２・・プリンタ装置
１０２ａ、３０１・・プリンタ エンジン
２０１、３０２、４０２・・プリンタコントローラボード
２０２、３０４、４０４・・スキャナコントローラボード
２０３、３０５、４０５・・ＰＣマザーボード
２０１ｆ、２０２ｆ、３０２ａ、３０４ａ・・ＰＣＩバス変換ＬＳＩ
２０１ｈ、２０２ｈ、２０３ｈ・・電源制御ＬＳＩ
２０１ｂ、２０３ｄ・・ＣＰＵ
２０１ｄ、２０２ｂ、２０３ｇ・・Ｉ／Ｏ（Input−Output）
２０１ｃ、２０３ｅ・・メモリ
２０１ｅ、２０２ｃ、２０３ｂ・・内部ローカルバス
２０３ａ・・ＰＣＩバス
２０３ｃ・・ＰＣＩホストブリッジ
５０１・・遅延回路部
５０１ａ、５０２ａ・・不揮発性メモリ
５０２・・電源制御回路部
５０２ｂ・・過電流検知回路
５０３・・電源制御信号
５０４・・制御信号
５０５・・供給電源

Claims (4)

1. ＰＣＩバスを有するマザーボードとＰＣＩコネクタを介して接続された拡張ボードとよりなるＰＣＩシステムであって、前記ボードごとにそれぞれの動作に応じた遅延時間を設定可能として、ＰＣＩバスとは別にマザーボードのＣＰＵから直接送信される制御信号を受け、設定された遅延時間の経過後に各々のボードの電源をＯＮ／ＯＦＦ制御する電源制御手段と、前記電源制御手段により制御される各々のボードの電源電流を検知する電源電流検知手段を備えたことを特徴とするＰＣＩシステム。
2. 請求項１に記載されたＰＣＩシステムにおいて、前記電源制御手段は、前記電源電流検知手段によって検知された各々のボードの電源電流が過電流として設定した所定値以上の電流値であることを条件に、設定された前記遅延時間に関わりなく、該当するボードの電源をＯＦＦする制御を行うようにしたことを特徴とするＰＣＩシステム。
3. 請求項１に記載されたＰＣＩシステムにおいて、前記電源制御手段は、前記電源電流検知手段によって検知された各々のボードの電源電流が過電流として設定した所定値以上であり、かつ所定時間以上続いたことを条件に、設定された前記遅延時間に関わりなく、該当するボードの電源をＯＦＦする制御を行うようにしたことを特徴とするＰＣＩシステム。
4. 前記ボードごとに内部ローカルバスに接続された処理用デバイスを持つ請求項１ないし３の何れかに記載されたＰＣＩシステムにおいて、前記電源制御手段は、不揮発性記憶部を持ち、この不揮発性記憶部に前記内部ローカルバスを通して各ボードに対応して設定される前記遅延時間及び前記過電流検知の条件値を保存するようにしたことを特徴とするＰＣＩシステム。

Images