JP2003345466A - Ｐｃｉシステム - Google Patents
ＰｃｉシステムInfo
- Publication number
- JP2003345466A JP2003345466A JP2002149327A JP2002149327A JP2003345466A JP 2003345466 A JP2003345466 A JP 2003345466A JP 2002149327 A JP2002149327 A JP 2002149327A JP 2002149327 A JP2002149327 A JP 2002149327A JP 2003345466 A JP2003345466 A JP 2003345466A
- Authority
- JP
- Japan
- Prior art keywords
- pci
- bus
- motherboard
- host
- expansion board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 ＰＣＩバスシステム、内部ローカルバスの処
理に影響されることなく、他制御をリアルタイムに実行
するＰＣＩシステムや、ＰＣマザーボード以外の複数の
拡張ボード電源を制御することにより消費電力を抑え、
省エネを実現するＰＣＩシステムを提供する。 【解決手段】 ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホスト
バス、ＰＣＩホストブリッジおよびＰＣＩバスが配置さ
れたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバ
スが配設された複数の拡張ボードを接続することが可能
なＰＣＩシステムにおいて、前記拡張ボード上の各デバ
イスを制御する制御信号手段を前記ＰＣマザーボード上
のＰＣＩバスとは別に設けたことを特徴とする。
理に影響されることなく、他制御をリアルタイムに実行
するＰＣＩシステムや、ＰＣマザーボード以外の複数の
拡張ボード電源を制御することにより消費電力を抑え、
省エネを実現するＰＣＩシステムを提供する。 【解決手段】 ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホスト
バス、ＰＣＩホストブリッジおよびＰＣＩバスが配置さ
れたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバ
スが配設された複数の拡張ボードを接続することが可能
なＰＣＩシステムにおいて、前記拡張ボード上の各デバ
イスを制御する制御信号手段を前記ＰＣマザーボード上
のＰＣＩバスとは別に設けたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、省エネのための電
源制御を可能としたＰＣＩシステムに関するものであ
る。
源制御を可能としたＰＣＩシステムに関するものであ
る。
【０００２】
【従来の技術】従来のＰＣＩシステムの基本構成を示す
と共に各部の構成・動作について説明する。図３は、プ
リンタ装置にＰＣＩバスを用いたＰＣＩシステムを適用
した場合の概略構成図を示し、プリンタエンジン３０１
を制御してプリンタ機能を実現するプリンタモジュール
部としてのプリンタコントローラボード３０２と、プリ
ンタ装置側からスキャナ３０３を制御してスキャナ機能
を実現するスキャナモジュール部としてのスキャナコン
トローラボード３０４と、プリンタコントローラボード
３０２およびスキャナコントローラボード３０４を制御
して、コピー機能、ファクシミリ機能等を実現するため
のＰＣマザーボード３０５とから構成される。ここで、
ＰＣマザーボード３０５には、ホスト用ＣＰＵ３０５ａ
や、メモリ３０５ｂがホストバス（内部ローカルバス）
３０５ｃに接続されており、汎用のＰＣＩバス３０５ｄ
にはデータ量の大きいデバイス（ＨＤＤなど）３０５ｅ
やデータを高速に転送する必要のあるデバイス（ビデオ
デバイス等の高速Ｉ／Ｏなど）３０５ｆ等が接続されて
いる。また、ＰＣＩバス３０５ｄとホストバス３０５ｃ
をＰＣＩホストブリッジ（バス・ブリッジ回路）３０５
ｇを介して接続することにより、ＰＣマザーボード３０
５全体の制御をホスト用ＣＰＵ３０５ａで行えるように
している。
と共に各部の構成・動作について説明する。図３は、プ
リンタ装置にＰＣＩバスを用いたＰＣＩシステムを適用
した場合の概略構成図を示し、プリンタエンジン３０１
を制御してプリンタ機能を実現するプリンタモジュール
部としてのプリンタコントローラボード３０２と、プリ
ンタ装置側からスキャナ３０３を制御してスキャナ機能
を実現するスキャナモジュール部としてのスキャナコン
トローラボード３０４と、プリンタコントローラボード
３０２およびスキャナコントローラボード３０４を制御
して、コピー機能、ファクシミリ機能等を実現するため
のＰＣマザーボード３０５とから構成される。ここで、
ＰＣマザーボード３０５には、ホスト用ＣＰＵ３０５ａ
や、メモリ３０５ｂがホストバス（内部ローカルバス）
３０５ｃに接続されており、汎用のＰＣＩバス３０５ｄ
にはデータ量の大きいデバイス（ＨＤＤなど）３０５ｅ
やデータを高速に転送する必要のあるデバイス（ビデオ
デバイス等の高速Ｉ／Ｏなど）３０５ｆ等が接続されて
いる。また、ＰＣＩバス３０５ｄとホストバス３０５ｃ
をＰＣＩホストブリッジ（バス・ブリッジ回路）３０５
ｇを介して接続することにより、ＰＣマザーボード３０
５全体の制御をホスト用ＣＰＵ３０５ａで行えるように
している。
【０００３】更に、拡張ボードであるプリンタコントロ
ーラボード３０２およびスキャナコントローラボード３
０４は、それぞれＰＣＩブリッジ（バス・ブリッジ回
路）を含むＰＣＩバス変換ＬＳＩ３０２ａ、３０４ａが
搭載されており、それぞれのボードのコネクタ３０６と
ＰＣマザーボード３０５側のＰＣＩコネクタ３０７とを
接続することにより、ＰＣＩバス変換ＬＳＩ３０２ａ、
３０４ａを介してボード３０２、３０４の内部ローカル
バス３０２ｂ、３０４ｂとＰＣマザーボード３０５のＰ
ＣＩバス３０５ｄとが接続される構成である。図４は、
図３に示したプリンタ装置における拡張ボードの取り付
け例を示し、具体的には、ＰＣマザーボード３０５側の
ＰＣＩコネクタ３０７に、拡張ボードであるプリンタコ
ントローラボード３０２およびスキャナコントローラボ
ード３０４のコネクタ３０６を挿入することにより、容
易にシステムの拡張を行うことが出来る。
ーラボード３０２およびスキャナコントローラボード３
０４は、それぞれＰＣＩブリッジ（バス・ブリッジ回
路）を含むＰＣＩバス変換ＬＳＩ３０２ａ、３０４ａが
搭載されており、それぞれのボードのコネクタ３０６と
ＰＣマザーボード３０５側のＰＣＩコネクタ３０７とを
接続することにより、ＰＣＩバス変換ＬＳＩ３０２ａ、
３０４ａを介してボード３０２、３０４の内部ローカル
バス３０２ｂ、３０４ｂとＰＣマザーボード３０５のＰ
ＣＩバス３０５ｄとが接続される構成である。図４は、
図３に示したプリンタ装置における拡張ボードの取り付
け例を示し、具体的には、ＰＣマザーボード３０５側の
ＰＣＩコネクタ３０７に、拡張ボードであるプリンタコ
ントローラボード３０２およびスキャナコントローラボ
ード３０４のコネクタ３０６を挿入することにより、容
易にシステムの拡張を行うことが出来る。
【０００４】また、他の従来技術として、特開平９−３
４６１０号公報に開示されたＰＣＩシステムおよびプリ
ンター装置があり、これはＰＣＩシステムの拡張ボード
間において、別ルートで内部ローカルバスを有すること
により、ＰＣＩバス変換ＬＳＩによる変換処理を省くこ
とができる技術が開示されている。
４６１０号公報に開示されたＰＣＩシステムおよびプリ
ンター装置があり、これはＰＣＩシステムの拡張ボード
間において、別ルートで内部ローカルバスを有すること
により、ＰＣＩバス変換ＬＳＩによる変換処理を省くこ
とができる技術が開示されている。
【０００５】
【発明が解決しようとする課題】しかしながら、図３に
示した従来技術では、ＰＣＩバス３０５ｄや内部ローカ
ルバス３０５ｃの処理に影響されるため、プリンタコン
トローラボード３０２やスキャナコントローラボード３
０４における制御をリアルタイムに実行することができ
ないという問題がある。又、特開平９−３４６１０号公
報に示す従来技術では、別ルートの内部ローカルバスの
処理に影響される虞れがあるため、上記問題点と同様、
様々な制御をリアルタイムで確実に実行することができ
ないという問題がある。そこで本発明は上記の問題点を
解決するためになされたもので、ＰＣＩバスシステム、
内部ローカルバスの処理に影響されることなく、他制御
をリアルタイムに実行するＰＣＩシステムや、ＰＣマザ
ーボード以外の複数の拡張ボード電源を制御することに
より消費電力を抑え、省エネを実現するＰＣＩシステム
を提供することを目的とする。
示した従来技術では、ＰＣＩバス３０５ｄや内部ローカ
ルバス３０５ｃの処理に影響されるため、プリンタコン
トローラボード３０２やスキャナコントローラボード３
０４における制御をリアルタイムに実行することができ
ないという問題がある。又、特開平９−３４６１０号公
報に示す従来技術では、別ルートの内部ローカルバスの
処理に影響される虞れがあるため、上記問題点と同様、
様々な制御をリアルタイムで確実に実行することができ
ないという問題がある。そこで本発明は上記の問題点を
解決するためになされたもので、ＰＣＩバスシステム、
内部ローカルバスの処理に影響されることなく、他制御
をリアルタイムに実行するＰＣＩシステムや、ＰＣマザ
ーボード以外の複数の拡張ボード電源を制御することに
より消費電力を抑え、省エネを実現するＰＣＩシステム
を提供することを目的とする。
【０００６】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項１記載の発明では、ホストＣＰＵ、Ｉ／
Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよび
ＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏお
よび内部ローカルバスが配設された複数の拡張ボードを
接続することが可能なＰＣＩシステムにおいて、前記拡
張ボード上の各デバイスを制御する制御信号手段を前記
ＰＣマザーボード上のＰＣＩバスとは別に設けたことを
最も主要な特徴とする。これにより、ＰＣマザーボード
上のＰＣＩバスシステムおよび内部ローカルバスの処理
速度に影響されることなく、ＰＣＩバスに接続した拡張
ボードの各デバイスをリアルタイムに制御するができ
る。請求項２記載の発明では、ホストＣＰＵ、Ｉ／Ｏ、
メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣ
Ｉバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび
内部ローカルバスが配設された複数の拡張ボードを接続
することが可能なＰＣＩシステムにおいて、前記拡張ボ
ード上の各デバイスを制御する拡張ボード電源制御手段
を該拡張ボード上に設け、該拡張ボード電源制御手段は
前記ＰＣマザーボードのＰＣＩバスを介すことなくＰＣ
マザーボードのホストＣＰＵにより制御したことを主要
な特徴とする。これにより、ＰＣマザーボード以外の複
数の拡張ボード電源を制御することができ、消費電力を
抑え、省エネを実現することが可能となる。
めに、請求項１記載の発明では、ホストＣＰＵ、Ｉ／
Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよび
ＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏお
よび内部ローカルバスが配設された複数の拡張ボードを
接続することが可能なＰＣＩシステムにおいて、前記拡
張ボード上の各デバイスを制御する制御信号手段を前記
ＰＣマザーボード上のＰＣＩバスとは別に設けたことを
最も主要な特徴とする。これにより、ＰＣマザーボード
上のＰＣＩバスシステムおよび内部ローカルバスの処理
速度に影響されることなく、ＰＣＩバスに接続した拡張
ボードの各デバイスをリアルタイムに制御するができ
る。請求項２記載の発明では、ホストＣＰＵ、Ｉ／Ｏ、
メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣ
Ｉバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび
内部ローカルバスが配設された複数の拡張ボードを接続
することが可能なＰＣＩシステムにおいて、前記拡張ボ
ード上の各デバイスを制御する拡張ボード電源制御手段
を該拡張ボード上に設け、該拡張ボード電源制御手段は
前記ＰＣマザーボードのＰＣＩバスを介すことなくＰＣ
マザーボードのホストＣＰＵにより制御したことを主要
な特徴とする。これにより、ＰＣマザーボード以外の複
数の拡張ボード電源を制御することができ、消費電力を
抑え、省エネを実現することが可能となる。
【０００７】請求項３記載の発明では、ホストＣＰＵ、
Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジお
よびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／
Ｏおよび内部ローカルバスが配設された複数の拡張ボー
ドを接続することが可能なＰＣＩシステムにおいて、前
記拡張ボード上の各デバイスを制御する拡張ボード電源
制御手段を該拡張ボード上に設け、かつ、該拡張ボード
電源制御手段は前記ＰＣマザーボード上のＰＣＩバスと
は別に設けた制御信号手段により制御され、更に前記Ｐ
Ｃマザーボード上の各デバイスへの電源供給を制御する
マザーボード電源手段を前記ＰＣマザーボード上に設
け、ＰＣマザーボード上のホストＣＰＵから、前記拡張
ボードおよびＰＣマザーボード上のデバイスの電源制御
を可能としたことを主要な特徴とする。これにより、複
数の拡張ボードの電源を制御することに加え、ＰＣマザ
ーボード上のホストＣＰＵ以外の電源を制御することに
より消費電力を抑え、省エネを実現することが可能とな
る。
Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジお
よびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／
Ｏおよび内部ローカルバスが配設された複数の拡張ボー
ドを接続することが可能なＰＣＩシステムにおいて、前
記拡張ボード上の各デバイスを制御する拡張ボード電源
制御手段を該拡張ボード上に設け、かつ、該拡張ボード
電源制御手段は前記ＰＣマザーボード上のＰＣＩバスと
は別に設けた制御信号手段により制御され、更に前記Ｐ
Ｃマザーボード上の各デバイスへの電源供給を制御する
マザーボード電源手段を前記ＰＣマザーボード上に設
け、ＰＣマザーボード上のホストＣＰＵから、前記拡張
ボードおよびＰＣマザーボード上のデバイスの電源制御
を可能としたことを主要な特徴とする。これにより、複
数の拡張ボードの電源を制御することに加え、ＰＣマザ
ーボード上のホストＣＰＵ以外の電源を制御することに
より消費電力を抑え、省エネを実現することが可能とな
る。
【０００８】
【発明の実施の形態】以下、本発明のＰＣＩシステムお
よびプリンタ装置の一実施例について、図面を参照して
詳細に説明する。図１は、本実施例のプリンタ装置１０
２の外観図を示す。本実施例のプリンタ装置１０２は、
単体でプリンタ機能を有することに加えて、図示の如
く、スキャナ１０１と組み合わせることにより、スキャ
ナ１０１で読み取った画像データ（ＶＩＤＥＯデータ）
をプリンタ装置１０２で出力することが可能である。換
言すれば、プリンタ装置１０２とスキャナ１０１の構成
によってコピー機能を実現できる構成である。尚、１０
３はプリンタ装置１０２およびスキャナ１０１を載置す
るためのテーブルを示す。
よびプリンタ装置の一実施例について、図面を参照して
詳細に説明する。図１は、本実施例のプリンタ装置１０
２の外観図を示す。本実施例のプリンタ装置１０２は、
単体でプリンタ機能を有することに加えて、図示の如
く、スキャナ１０１と組み合わせることにより、スキャ
ナ１０１で読み取った画像データ（ＶＩＤＥＯデータ）
をプリンタ装置１０２で出力することが可能である。換
言すれば、プリンタ装置１０２とスキャナ１０１の構成
によってコピー機能を実現できる構成である。尚、１０
３はプリンタ装置１０２およびスキャナ１０１を載置す
るためのテーブルを示す。
【０００９】図２は、本発明の要部となる制御系のハー
ド構成を示し、プリンタ装置１０２はプリンタエンジン
１０２ａを制御してプリンタ機能を実現するプリンタモ
ジュール部の制御基板としてのプリンタコントローラボ
ード２０１と、プリンタ装置１０２側からスキャナ１０
１を制御してスキャナ機能を実現するスキャナモジュー
ル部の制御基板としてのスキャナコントローラボード２
０２と、プリンタ装置１０２の多機能化のための種々の
制御を行うＰＣマザーボード２０３とから構成される。
尚、図において２０４〜２０７はそれぞれプリンタコン
トローラボード２０１またはスキャナコントローラボー
ド２０２をＰＣマザーボード２０３に接続するためのコ
ネクタを示す。また、プリンタコントローラボード２０
１は、プリンタエンジン１０２ａとの間でデータのやり
取りを行うためのＡＳＩＣ２０１ａと、プリンタ装置１
０２のプリンタ機能の制御を行うためのＣＰＵ２０１
ｂ、メモリ２０１ｃおよびＩ／Ｏ２０１ｄと、ＲＩＳＣ
バスからなる内部ローカルバス２０１ｅと、内部ローカ
ルバス２０１ｅを後述するＰＣＩバス２０３ａに接続す
るためのＰＣＩバス変換ＬＳＩ２０１ｆと、後述するＰ
Ｃマザーボード２０３上のホスト用ＣＰＵ２０３ｄから
の制御によって、ＰＣＩバス２０３ａを介すことなく信
号線２０９（制御信号手段）を介し前記２０１ａ〜２０
１ｆの電源を制御する電源制御用ＬＳＩ２０１ｈ（拡張
ボード電源制御手段）とを備えている。また、図示を省
略するが、必要に応じてＬＡＮや電話回線と接続するた
めのＮＩＣ等のインターフェース、ＨＤＤ等の拡張メモ
リが設けられているものとし、同様に電源制御用ＬＳＩ
２０１ｈにより電源が制御される。
ド構成を示し、プリンタ装置１０２はプリンタエンジン
１０２ａを制御してプリンタ機能を実現するプリンタモ
ジュール部の制御基板としてのプリンタコントローラボ
ード２０１と、プリンタ装置１０２側からスキャナ１０
１を制御してスキャナ機能を実現するスキャナモジュー
ル部の制御基板としてのスキャナコントローラボード２
０２と、プリンタ装置１０２の多機能化のための種々の
制御を行うＰＣマザーボード２０３とから構成される。
尚、図において２０４〜２０７はそれぞれプリンタコン
トローラボード２０１またはスキャナコントローラボー
ド２０２をＰＣマザーボード２０３に接続するためのコ
ネクタを示す。また、プリンタコントローラボード２０
１は、プリンタエンジン１０２ａとの間でデータのやり
取りを行うためのＡＳＩＣ２０１ａと、プリンタ装置１
０２のプリンタ機能の制御を行うためのＣＰＵ２０１
ｂ、メモリ２０１ｃおよびＩ／Ｏ２０１ｄと、ＲＩＳＣ
バスからなる内部ローカルバス２０１ｅと、内部ローカ
ルバス２０１ｅを後述するＰＣＩバス２０３ａに接続す
るためのＰＣＩバス変換ＬＳＩ２０１ｆと、後述するＰ
Ｃマザーボード２０３上のホスト用ＣＰＵ２０３ｄから
の制御によって、ＰＣＩバス２０３ａを介すことなく信
号線２０９（制御信号手段）を介し前記２０１ａ〜２０
１ｆの電源を制御する電源制御用ＬＳＩ２０１ｈ（拡張
ボード電源制御手段）とを備えている。また、図示を省
略するが、必要に応じてＬＡＮや電話回線と接続するた
めのＮＩＣ等のインターフェース、ＨＤＤ等の拡張メモ
リが設けられているものとし、同様に電源制御用ＬＳＩ
２０１ｈにより電源が制御される。
【００１０】スキャナコントローラボード２０２は、ス
キャナ１０１との間でデータのやり取りを行うためのＡ
ＳＩＣ２０２ａと、プリンタ装置１０２側からスキャナ
機能を実現するためのＩ／Ｏ２０２ｂと、ＲＩＳＣバス
からなる内部ローカルバス２０２ｃと、内部ローカルバ
ス２０２ｃを後述するＰＣＩバス２０３ａに接続するた
めのＰＣＩバス変換ＬＳＩ２０２ｆと、後述するＰＣマ
ザーボード２０３上のホスト用ＣＰＵ２０３ｄからの制
御によって、ＰＣＩバス２０３ａを介すことなく制御信
号線２０９（制御信号手段）を介し上記２０２ａ〜２０
２ｃ、２０２ｆの電源を制御する電源制御用ＬＳＩ２０
２ｈ（拡張ボード電源制御手段）とを備えている。な
お、請求項における拡張ボード上の各デバイスとはプリ
ンタコントローラボード２０１においてはＡＳＩＣ２０
１ａ、ＣＰＵ２０１ｂ、メモリ２０１ｃ、Ｉ／Ｏ２０１
ｄ、ＰＣＩバス変換ＬＳＩ２０１ｆを指し、またスキャ
ナコントローラボード２０２においてはＡＳＩＣ２０２
ａ、Ｉ／Ｏ２０２ｂ、ＰＣＩバス変換ＬＳＩ２０２ｆを
指すが、これに限定するものではなく、各拡張ボード上
に設けられたデバイス全般を意味する。また、図示は省
略するが、必要に応じてＣＰＵやＨＤＤ等の拡張メモリ
を設けることができ、同様に電源制御用ＬＳＩ２０２ｈ
により電源が制御される。
キャナ１０１との間でデータのやり取りを行うためのＡ
ＳＩＣ２０２ａと、プリンタ装置１０２側からスキャナ
機能を実現するためのＩ／Ｏ２０２ｂと、ＲＩＳＣバス
からなる内部ローカルバス２０２ｃと、内部ローカルバ
ス２０２ｃを後述するＰＣＩバス２０３ａに接続するた
めのＰＣＩバス変換ＬＳＩ２０２ｆと、後述するＰＣマ
ザーボード２０３上のホスト用ＣＰＵ２０３ｄからの制
御によって、ＰＣＩバス２０３ａを介すことなく制御信
号線２０９（制御信号手段）を介し上記２０２ａ〜２０
２ｃ、２０２ｆの電源を制御する電源制御用ＬＳＩ２０
２ｈ（拡張ボード電源制御手段）とを備えている。な
お、請求項における拡張ボード上の各デバイスとはプリ
ンタコントローラボード２０１においてはＡＳＩＣ２０
１ａ、ＣＰＵ２０１ｂ、メモリ２０１ｃ、Ｉ／Ｏ２０１
ｄ、ＰＣＩバス変換ＬＳＩ２０１ｆを指し、またスキャ
ナコントローラボード２０２においてはＡＳＩＣ２０２
ａ、Ｉ／Ｏ２０２ｂ、ＰＣＩバス変換ＬＳＩ２０２ｆを
指すが、これに限定するものではなく、各拡張ボード上
に設けられたデバイス全般を意味する。また、図示は省
略するが、必要に応じてＣＰＵやＨＤＤ等の拡張メモリ
を設けることができ、同様に電源制御用ＬＳＩ２０２ｈ
により電源が制御される。
【００１１】ＰＣマザーボード２０３は、汎用のＰＣＩ
バス２０３ａとホストバスである内部ローカルバス２０
３ｂと、ＰＣＩバス２０３ａと内部ローカルバス２０３
ｂとを接続するＰＣＩホストブリッジ２０３ｃと、内部
ローカルバス２０３ｂに接続されたホスト用ＣＰＵ２０
３ｄと、メモリ２０３ｅと、ＰＣＩバス２０３ａに接続
されたＨＤＤ２０３ｆと、Ｉ／Ｏ２０３ｇと、ホスト用
ＣＰＵ２０３ｄからの制御によって、上記２０３ａ〜２
０３ｃ、２０３ｅ〜２０３ｇの電源を制御する電源制御
用ＬＳＩ２０３ｈ（マザーボード電源制御手段）を備え
ている。なお、請求項におけるマザーボード２０３上の
各デバイスとはＰＣＩホストブリッジ２０３ｃ、メモリ
２０３ｅ、ＨＤＤ２０３ｆ、Ｉ／Ｏ２０３ｇを指すが、
これに限定するものではなく、マザーボード上に設けら
れたデバイス全般を意味する。
バス２０３ａとホストバスである内部ローカルバス２０
３ｂと、ＰＣＩバス２０３ａと内部ローカルバス２０３
ｂとを接続するＰＣＩホストブリッジ２０３ｃと、内部
ローカルバス２０３ｂに接続されたホスト用ＣＰＵ２０
３ｄと、メモリ２０３ｅと、ＰＣＩバス２０３ａに接続
されたＨＤＤ２０３ｆと、Ｉ／Ｏ２０３ｇと、ホスト用
ＣＰＵ２０３ｄからの制御によって、上記２０３ａ〜２
０３ｃ、２０３ｅ〜２０３ｇの電源を制御する電源制御
用ＬＳＩ２０３ｈ（マザーボード電源制御手段）を備え
ている。なお、請求項におけるマザーボード２０３上の
各デバイスとはＰＣＩホストブリッジ２０３ｃ、メモリ
２０３ｅ、ＨＤＤ２０３ｆ、Ｉ／Ｏ２０３ｇを指すが、
これに限定するものではなく、マザーボード上に設けら
れたデバイス全般を意味する。
【００１２】図２を用いて、本発明にかかるＰＣＩシス
テムの一実施例の動作を示す。ホスト用ＣＰＵ２０３ｄ
より、制御信号線２０９およびコネクタ２０４〜２０７
を介し、電源制御用ＬＳＩ２０１ｈ、２０２ｈに制御信
号を供給し、プリンタコントローラボード２０１の２０
１ａ〜２０１ｆのデバイス、内部ローカルバス、スキャ
ナコントローラボード２０２の２０２ａ〜２０２ｃ、２
０２ｆのデバイス、内部ローカルバスの電源を、ホスト
用ＣＰＵ２０３ｄからの制御によりＯＦＦすることで消
費電力を抑える。また、ホスト用ＣＰＵ２０３ｄからの
制御により、電源制御ＬＳＩ２０１ｈおよび２０２ｈを
介し、プリンタコントローラボード２０１の２０１ａ〜
２０１ｆのデバイス、内部ローカルバスおよびスキャナ
コントローラボード２０２の２０２ａ〜２０２ｃ、２０
２ｆのデバイス、内部ローカルバスの電源をＯＮするこ
とで、上記デバイスの初期化動作が実行され通常状態に
戻る。このように、マザーボード上のＰＣＩバス２０３
ａを介すことなく、制御信号線２０９を介し拡張ボード
上の各デバイスの電源を制御する事ができるので、マザ
ーボード２０３のＰＣＩバスや内部ローカルバスの処理
速度に影響されることなく、拡張ボード上のデバイスを
リアルタイムに制御することができる。また、上述した
ようなＰＣマザーボード２０３のＰＣＩバス２０３ａに
接続したプリンタコントローラボード２０１やスキャナ
コントローラボード２０２等の拡張ボードの各デバイス
の電源を制御する以外に、ホスト用ＣＰＵ２０３ｄより
制御信号線を介してＰＣマザーボード２０３の電源制御
用ＬＳＩ２０３ｈを制御し、ＰＣマザーボード２０３に
配置されたＰＣＩホストブリッジ２０３ｃ、ＨＤＤ２０
３ｆ、Ｉ／Ｏ２０３ｇ、メモリ２０３ｅ等の各デバイス
の電源を制御することが可能であり、たとえば、これら
の各デバイスへの電源をＯＦＦすることでＰＣマザーボ
ード２０３の消費電力も抑えることが可能である。ま
た、ホスト用ＣＰＵ２０３ｄからの制御により、ＰＣマ
ザーボード２０３のＰＣＩホストブリッジ２０３ｃ、メ
モリ２０３ｅ、ＨＤＤ２０３ｆ、Ｉ／Ｏ２０３ｇやＰＣ
Ｉバス２０３ａ、内部ローカルバス２０３ｂの電源がＯ
Ｎされることで、上記デバイスの初期化動作が実行され
通常状態に戻る。
テムの一実施例の動作を示す。ホスト用ＣＰＵ２０３ｄ
より、制御信号線２０９およびコネクタ２０４〜２０７
を介し、電源制御用ＬＳＩ２０１ｈ、２０２ｈに制御信
号を供給し、プリンタコントローラボード２０１の２０
１ａ〜２０１ｆのデバイス、内部ローカルバス、スキャ
ナコントローラボード２０２の２０２ａ〜２０２ｃ、２
０２ｆのデバイス、内部ローカルバスの電源を、ホスト
用ＣＰＵ２０３ｄからの制御によりＯＦＦすることで消
費電力を抑える。また、ホスト用ＣＰＵ２０３ｄからの
制御により、電源制御ＬＳＩ２０１ｈおよび２０２ｈを
介し、プリンタコントローラボード２０１の２０１ａ〜
２０１ｆのデバイス、内部ローカルバスおよびスキャナ
コントローラボード２０２の２０２ａ〜２０２ｃ、２０
２ｆのデバイス、内部ローカルバスの電源をＯＮするこ
とで、上記デバイスの初期化動作が実行され通常状態に
戻る。このように、マザーボード上のＰＣＩバス２０３
ａを介すことなく、制御信号線２０９を介し拡張ボード
上の各デバイスの電源を制御する事ができるので、マザ
ーボード２０３のＰＣＩバスや内部ローカルバスの処理
速度に影響されることなく、拡張ボード上のデバイスを
リアルタイムに制御することができる。また、上述した
ようなＰＣマザーボード２０３のＰＣＩバス２０３ａに
接続したプリンタコントローラボード２０１やスキャナ
コントローラボード２０２等の拡張ボードの各デバイス
の電源を制御する以外に、ホスト用ＣＰＵ２０３ｄより
制御信号線を介してＰＣマザーボード２０３の電源制御
用ＬＳＩ２０３ｈを制御し、ＰＣマザーボード２０３に
配置されたＰＣＩホストブリッジ２０３ｃ、ＨＤＤ２０
３ｆ、Ｉ／Ｏ２０３ｇ、メモリ２０３ｅ等の各デバイス
の電源を制御することが可能であり、たとえば、これら
の各デバイスへの電源をＯＦＦすることでＰＣマザーボ
ード２０３の消費電力も抑えることが可能である。ま
た、ホスト用ＣＰＵ２０３ｄからの制御により、ＰＣマ
ザーボード２０３のＰＣＩホストブリッジ２０３ｃ、メ
モリ２０３ｅ、ＨＤＤ２０３ｆ、Ｉ／Ｏ２０３ｇやＰＣ
Ｉバス２０３ａ、内部ローカルバス２０３ｂの電源がＯ
Ｎされることで、上記デバイスの初期化動作が実行され
通常状態に戻る。
【００１３】
【発明の効果】以上説明したように、請求項１によれ
ば、ＰＣマザーボード上のＰＣＩバスシステムおよび内
部ローカルバスの処理速度に影響されることなく、ＰＣ
Ｉバスに接続した拡張ボードの各デバイスをリアルタイ
ムに制御するができる。請求項２によれば、ＰＣマザー
ボード以外の複数の拡張ボード電源を制御することによ
り消費電力を抑え、省エネを実現することが可能とな
る。請求項３によれば、ＰＣマザーボード上のホストＣ
ＰＵ以外の電源を制御することにより消費電力を抑え、
省エネを実現することが可能となる。
ば、ＰＣマザーボード上のＰＣＩバスシステムおよび内
部ローカルバスの処理速度に影響されることなく、ＰＣ
Ｉバスに接続した拡張ボードの各デバイスをリアルタイ
ムに制御するができる。請求項２によれば、ＰＣマザー
ボード以外の複数の拡張ボード電源を制御することによ
り消費電力を抑え、省エネを実現することが可能とな
る。請求項３によれば、ＰＣマザーボード上のホストＣ
ＰＵ以外の電源を制御することにより消費電力を抑え、
省エネを実現することが可能となる。
【図１】本発明のＰＣＩシステムを用いたプリンタ装置
を示す外観図である。
を示す外観図である。
【図２】本発明のＰＣＩシステムの制御系のハード構成
を示す概略構成図である。
を示す概略構成図である。
【図３】プリンタ装置にＰＣＩバスを用いたＰＣＩシス
テムの基本構成を示す概略構成図である。
テムの基本構成を示す概略構成図である。
【図４】図３に示したプリンタ装置における拡張ボード
の取り付けた例を示す外観図である。
の取り付けた例を示す外観図である。
２０１ プリンタコントローラボード（拡張ボード）
２０１ｄ Ｉ／Ｏ
２０１ｅ 内部ローカルバス
２０２ スキャナコントローラボード（拡張ボード）
２０２ｂ Ｉ／Ｏ
２０２ｃ 内部ローカルバス
２０３ ＰＣマザーボード
２０３ａ ＰＣＩバス
２０３ｂ 内部ローカルバス（ホストバス）
２０３ｃ ＰＣＩホストブリッジ
２０３ｄ ホスト用ＣＰＵ（ホストＣＰＵ）
２０３ｅ メモリ
２０３ｇ Ｉ／Ｏ
Claims (3)
- 【請求項１】 ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホスト
バス、ＰＣＩホストブリッジおよびＰＣＩバスが配置さ
れたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバ
スが配設された複数の拡張ボードを接続することが可能
なＰＣＩシステムにおいて、前記拡張ボード上の各デバ
イスを制御する制御信号手段を前記ＰＣマザーボード上
のＰＣＩバスとは別に設けたことを特徴とするＰＣＩシ
ステム。 - 【請求項２】 ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホスト
バス、ＰＣＩホストブリッジおよびＰＣＩバスが配置さ
れたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバ
スが配設された複数の拡張ボードを接続することが可能
なＰＣＩシステムにおいて、前記拡張ボード上の各デバ
イスを制御する拡張ボード電源制御手段を該拡張ボード
上に設け、該拡張ボード電源制御手段は前記ＰＣマザー
ボードのＰＣＩバスを介することなくＰＣマザーボード
のホストＣＰＵにより制御したことを特徴とするＰＣＩ
システム。 - 【請求項３】 ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホスト
バス、ＰＣＩホストブリッジおよびＰＣＩバスが配置さ
れたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバ
スが配設された複数の拡張ボードを接続することが可能
なＰＣＩシステムにおいて、前記拡張ボード上の各デバ
イスを制御する拡張ボード電源制御手段を該拡張ボード
上に設け、かつ、該拡張ボード電源制御手段は前記ＰＣ
マザーボード上のＰＣＩバスとは別に設けた制御信号手
段により制御され、更に前記ＰＣマザーボード上の各デ
バイスへの電源供給を制御するマザーボード電源手段を
前記ＰＣマザーボード上に設け、ＰＣマザーボード上の
ホストＣＰＵから、前記拡張ボードおよびＰＣマザーボ
ード上のデバイスの電源制御を可能としたことを特徴と
するＰＣＩシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002149327A JP2003345466A (ja) | 2002-05-23 | 2002-05-23 | Ｐｃｉシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002149327A JP2003345466A (ja) | 2002-05-23 | 2002-05-23 | Ｐｃｉシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003345466A true JP2003345466A (ja) | 2003-12-05 |
Family
ID=29767537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002149327A Withdrawn JP2003345466A (ja) | 2002-05-23 | 2002-05-23 | Ｐｃｉシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003345466A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005266314A (ja) * | 2004-03-18 | 2005-09-29 | Fuji Xerox Co Ltd | 複合機およびその制御方法 |
| JP2007018259A (ja) * | 2005-07-07 | 2007-01-25 | Ricoh Co Ltd | Ｐｃｉシステム |
| US7707439B2 (en) | 2005-11-09 | 2010-04-27 | Canon Kabushiki Kaisha | Information processing apparatus including a first bus connected a first bus device, a second bus connected to a second bus device, a third bus connected to a third bus device, a first bus bridge connecting the first bus and the second bus and a second bus bridge connecting the first bus and the third bus |
-
2002
- 2002-05-23 JP JP2002149327A patent/JP2003345466A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005266314A (ja) * | 2004-03-18 | 2005-09-29 | Fuji Xerox Co Ltd | 複合機およびその制御方法 |
| JP4506221B2 (ja) * | 2004-03-18 | 2010-07-21 | 富士ゼロックス株式会社 | 複合機およびその制御方法 |
| JP2007018259A (ja) * | 2005-07-07 | 2007-01-25 | Ricoh Co Ltd | Ｐｃｉシステム |
| US7707439B2 (en) | 2005-11-09 | 2010-04-27 | Canon Kabushiki Kaisha | Information processing apparatus including a first bus connected a first bus device, a second bus connected to a second bus device, a third bus connected to a third bus device, a first bus bridge connecting the first bus and the second bus and a second bus bridge connecting the first bus and the third bus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7149906B2 (en) | Communication device | |
| CN115174804A (zh) | 基于spi的数据传输系统 | |
| JP2003345466A (ja) | Ｐｃｉシステム | |
| JP2005038091A (ja) | Ｐｃｉシステム | |
| JP2005092648A (ja) | Ｐｃｉシステム及びプリンタ装置 | |
| JP2004110203A (ja) | Ｐｃｉシステム及びプリンタ装置 | |
| JP3523380B2 (ja) | Ｐｃｉバス接続用拡張ボードを用いたプリンター装置 | |
| JPH10124211A (ja) | 基板接続装置 | |
| JP2005092647A (ja) | Ｐｃｉシステム及びプリンタ装置 | |
| JP2005234989A (ja) | Ｐｃｉシステム | |
| JP2005190015A (ja) | Ｐｃｉシステム | |
| JP2008203949A (ja) | サブ制御装置および情報処理装置 | |
| JP4692122B2 (ja) | インタフェース装置及びこれを備える印刷装置 | |
| JP2008172962A (ja) | 電源制御回路、機能拡張ユニット、画像形成装置、及び電源制御方法 | |
| JP2007018259A (ja) | Ｐｃｉシステム | |
| JPH0934610A (ja) | Ｐｃｉシステムおよびプリンター装置 | |
| JP2008299749A (ja) | 電源制御回路、機能拡張ユニット、画像形成装置、及び電源制御方法 | |
| JP2004171158A (ja) | Ｕｓｂ機器 | |
| JP4650358B2 (ja) | 画像処理装置 | |
| JP2021101293A (ja) | 情報処理装置 | |
| JP2006252326A (ja) | Ｐｃｉシステム | |
| JP2007034580A (ja) | Ｐｃｉシステム | |
| US7315906B2 (en) | Integrated circuit device having network connection for image data processing operation for obtaining and loading a driving program for external device | |
| JP2000010912A (ja) | 多機能ペリフェラルコンポネントインターコネクトアダプタカード | |
| JP2007172182A (ja) | 電源制御装置および画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041224 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050111 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070731 |