JP2008172962A - 電源制御回路、機能拡張ユニット、画像形成装置、及び電源制御方法 - Google Patents
電源制御回路、機能拡張ユニット、画像形成装置、及び電源制御方法 Download PDFInfo
- Publication number
- JP2008172962A JP2008172962A JP2007005212A JP2007005212A JP2008172962A JP 2008172962 A JP2008172962 A JP 2008172962A JP 2007005212 A JP2007005212 A JP 2007005212A JP 2007005212 A JP2007005212 A JP 2007005212A JP 2008172962 A JP2008172962 A JP 2008172962A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- unit
- voltage
- control circuit
- input voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Control Or Security For Electrophotography (AREA)
- Facsimiles In General (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
【課題】簡易な構成で過電圧の検知に応じた異常診断及び電源供給の緊急停止を可能とすること
【解決手段】外部電源から入力される入力電圧を供給電圧として出力するか否かの制御を行う電源制御回路であって、供給電圧のオン/オフを切り換える電源制御部502と、入力電圧の過電圧を検出した際に供給電圧を停止するための停止制御信号を出力する過剰電源検知部503と、過剰電源検知部503による検知結果に基づいて外部デバイスの異常診断を行う異常診断部504と、過剰電源検知部503からの緊急停止制御信号を所定時間遅延させて電源制御部502に出力する信号遅延部501と、異常診断部504の診断結果を記憶する不揮発性メモリ505と、を備えるようにした。
【選択図】図4
【解決手段】外部電源から入力される入力電圧を供給電圧として出力するか否かの制御を行う電源制御回路であって、供給電圧のオン/オフを切り換える電源制御部502と、入力電圧の過電圧を検出した際に供給電圧を停止するための停止制御信号を出力する過剰電源検知部503と、過剰電源検知部503による検知結果に基づいて外部デバイスの異常診断を行う異常診断部504と、過剰電源検知部503からの緊急停止制御信号を所定時間遅延させて電源制御部502に出力する信号遅延部501と、異常診断部504の診断結果を記憶する不揮発性メモリ505と、を備えるようにした。
【選択図】図4
Description
本発明は、電源制御回路、機能拡張ユニット、画像形成装置、及び電源制御方法に関し、特に過電圧により障害が発生した際に障害箇所を特定するのに好適なものである。
近年、情報の電子化が推進される傾向にあり、電子化された情報の出力に用いられるプリンタやファクシミリ等の画像形成装置は欠かせない機器となっている。また、スキャナ、コピー機における画像撮像機能と、コピー機、プリンタにおける画像形成機能との効率的な利用のため、これらの機能を併せ持つ複合機が普及している。複合機の実現においては、例えば装置本体に夫々の機能を有する拡張ユニットを接続することによって実現される。(特許文献1参照)。特許文献1に開示されている画像形成装置においては、装置全体をコントロールするマザーボードに、プリンタ、スキャナ等の夫々の拡張機能をコントロールする拡張ボードが接続されている。夫々の拡張ボードに電源制御LSI(Large Scale Integration)が備えられており、電源制御LSIに含まれる遅延回路及び電源制御回路の機能により、消費電力の低減及び過電流保護が実現されている。
特開2005−254653公報
特許文献1に記載されているように、拡張ユニット毎に過電流検知手段を設けることにより、主装置による制御が不要となり、主装置の負荷を軽減することができるが、過電流を検出することはできても、その過電流によって障害が発生した場合に障害箇所を特定することはできない。過電流の発生時に、主装置が拡張ユニットに含まれる夫々のデバイスの状態を確認し、異常が発生していないか否か診断することが考えられるが、一般的に拡張ユニットは拡張される機能によって複数の種類があり、使用態様によって接続されるものが異なるため、主装置側は自身に接続される拡張ユニットを前もって知ることが出来ない。従って、主装置が拡張ユニットに含まれる夫々のデバイスにアクセスし状態を確認することは困難である。
これに対し、拡張ユニットが独自に異常診断を実行し、診断結果を保持することが考えられる。同一の拡張ユニット内若しくは同一基板上であれば、どのようなデバイスが含まれるか確定しているため、過剰電源検知後の異常診断を比較的容易に実行することができる。ここで、拡張ユニットが自身に実装されている各デバイスの異常を診断する場合、各デバイスには電源が供給されている必要がある。従って、特許文献1に記載されているように、過電流検知後、拡張ユニット内の各デバイスへの電源供給を停止してしまうと、異常診断を行うことができない。予備電源の使用や電源の停止タイミングをプログラム制御することにより、実現は可能であるが、装置規模の増大や処理の煩雑化を招き、拡張ユニットというハードウェアの性質上好ましくない。また、一度電源を停止した後に、再度通電して異常診断を実行する場合、問題発生デバイスの特定に時間がかかることに加え、再度通電することにより二次的な故障を招く可能性もある。
本発明は、上述した実情を考慮してなされたもので、簡易な構成で過電圧の検知に応じた異常診断及び電源供給の緊急停止を可能とすることを目的とする。
本発明は、上述した実情を考慮してなされたもので、簡易な構成で過電圧の検知に応じた異常診断及び電源供給の緊急停止を可能とすることを目的とする。
上記の課題を解決するために、請求項1に記載の発明は、外部電源から入力される入力電圧を供給電圧として出力するか否かの制御を行う電源制御回路であって、前記供給電圧のオン/オフを切り換える電源制御部と、前記入力電圧の過電圧を検出した際に前記供給電圧を停止するための停止制御信号を出力する過剰電源検知部と、前記過剰電源検知部による検知結果に基づいて外部デバイスの異常診断を行う異常診断部と、前記過剰電源検知部からの停止制御信号を所定時間遅延させて前記電源制御部に出力する信号遅延部と、前記異常診断部の診断結果を記憶する記憶部と、を備えることを特徴とする。
請求項2に記載の発明は、前記過剰電源検知部は、前記入力電圧が所定値以上であるときに過電圧であると判断する請求項1に記載の電源制御回路を特徴とする。
請求項3に記載の発明は、前記過剰電源検知部は、前記入力電圧の過電圧状態が所定時間以上継続した場合に前記停止制御信号を出力する請求項2に記載の電源制御回路を特徴とする。
請求項4に記載の発明は、前記過剰電源検知部は、前記入力電圧の入力開始時に過電圧であるか否かの判断を行う請求項2又は3に記載の電源制御回路を特徴とする。
請求項2に記載の発明は、前記過剰電源検知部は、前記入力電圧が所定値以上であるときに過電圧であると判断する請求項1に記載の電源制御回路を特徴とする。
請求項3に記載の発明は、前記過剰電源検知部は、前記入力電圧の過電圧状態が所定時間以上継続した場合に前記停止制御信号を出力する請求項2に記載の電源制御回路を特徴とする。
請求項4に記載の発明は、前記過剰電源検知部は、前記入力電圧の入力開始時に過電圧であるか否かの判断を行う請求項2又は3に記載の電源制御回路を特徴とする。
請求項5に記載の発明は、前記信号遅延部は、前記停止制御信号を受信した後、前記記憶部に前記異常診断部の診断結果が記憶されるまで、前記停止制御信号を遅延させる請求項1乃至4いずれか1項に記載の電源制御回路を特徴とする。
請求項6に記載の発明は、請求項1乃至5いずれか1項に記載の電源制御回路を備える機能拡張ユニットを特徴とする。
請求項7に記載の発明は、請求項6に記載の機能拡張ユニットを備えた画像形成装置を特徴とする。
請求項8に記載の発明は、外部電源から入力される入力電圧を供給電圧として出力するか否かの制御を行う電源制御方法であって、前記供給電圧のオン/オフを切り換える機能と、前記入力電圧の過電圧を検出した際に前記供給電圧を停止するための停止制御信号を出力する機能と、前記過電圧の検知結果に基づいて外部デバイスの異常診断を行う機能と、前記停止制御信号を所定時間遅延させる機能と、異常診断結果を記憶する機能と、を含むことを特徴とする。
請求項6に記載の発明は、請求項1乃至5いずれか1項に記載の電源制御回路を備える機能拡張ユニットを特徴とする。
請求項7に記載の発明は、請求項6に記載の機能拡張ユニットを備えた画像形成装置を特徴とする。
請求項8に記載の発明は、外部電源から入力される入力電圧を供給電圧として出力するか否かの制御を行う電源制御方法であって、前記供給電圧のオン/オフを切り換える機能と、前記入力電圧の過電圧を検出した際に前記供給電圧を停止するための停止制御信号を出力する機能と、前記過電圧の検知結果に基づいて外部デバイスの異常診断を行う機能と、前記停止制御信号を所定時間遅延させる機能と、異常診断結果を記憶する機能と、を含むことを特徴とする。
本発明によれば、簡易な構成で過電圧の検知に応じた異常診断及び電源供給の緊急停止を可能とすることが可能となる。
以下、図面を参照して、本発明の実施形態を詳細に説明する。
図1は、本実施形態に係る画像形成装置100の外観斜視図である。
図1に示すように本実施形態に係る画像形成装置100は、スキャナ101、プリンタ装置102を有する複合機である。プリンタ装置102は、単体でプリンタ機能を有することに加えて、図示の如く、スキャナ101と組み合わせることにより、スキャナ101で読み取った画像データ(VIDEOデータ)を出力することが可能である。換言すれば、プリンタ装置102とスキャナ101の構成によってコピー機能を実現できる構成である。尚、テーブル103はプリンタ装置102およびスキャナ101を載置するために設けられている。
図1は、本実施形態に係る画像形成装置100の外観斜視図である。
図1に示すように本実施形態に係る画像形成装置100は、スキャナ101、プリンタ装置102を有する複合機である。プリンタ装置102は、単体でプリンタ機能を有することに加えて、図示の如く、スキャナ101と組み合わせることにより、スキャナ101で読み取った画像データ(VIDEOデータ)を出力することが可能である。換言すれば、プリンタ装置102とスキャナ101の構成によってコピー機能を実現できる構成である。尚、テーブル103はプリンタ装置102およびスキャナ101を載置するために設けられている。
図2は、本実施形態に係る複合機100の要部となる制御系のハード構成を示す。複合機100はプリンタエンジン102a及びそれを制御するプリンタコントローラボード201、スキャナ101及びそれを制御するスキャナコントローラボード202、複合機100全体を制御するマザーボード203を有する。また、図において204〜207はそれぞれプリンタコントローラボード201またはスキャナコントローラボード202をマザーボード203に接続するためのコネクタを示す。図3は、マザーボード203のプリンタコントローラボード201、スキャナコントローラボード202への取り付け例を示す斜視図である。図3に示すように、マザーボード203に設けられたコネクタに夫々の拡張ボードを挿入することにより、容易にシステムの拡張を行うことができる。
ここで、本実施形態においては、画像形成装置1の機能を拡張するための拡張ユニットとしてプリンタコントローラボード201及びスキャナコントローラボード202等、1枚の基板で形成された拡張ボードを例として説明するが、拡張ユニットが複数の基板により形成されていても良い。
ここで、本実施形態においては、画像形成装置1の機能を拡張するための拡張ユニットとしてプリンタコントローラボード201及びスキャナコントローラボード202等、1枚の基板で形成された拡張ボードを例として説明するが、拡張ユニットが複数の基板により形成されていても良い。
プリンタコントローラボード201は、プリンタエンジン102aとの間でデータのやり取りを行うためのASIC(Application Specific Integrated Circuit)201a、プリンタコントローラボード201における各部及びプリンタエンジン102aを制御するCPU201b、メモリ201c、I/O201d、内部ローカルバス201e、内部ローカルバス201eをマザーボード203のPCIバス203aに接続するためのPCIバス変換回路201f及びプリンタコントローラボード201に含まれる各部の電源を制御する電源制御回路500aを有する。また、図示を省略するが、必要に応じてLAN(Local Area Network)や電話回線と接続するためのNIC(Network Interface Card)等のインターフェース、HDD等の拡張メモリが設けられているものとし、同様に電源制御回路500aにより電源が制御される。
スキャナコントローラボード202は、スキャナ101との間でデータのやり取りを行うためのASIC202a、プリンタ装置102側からスキャナ機能を実現するためのI/O202b、内部ローカルバス202c、内部ローカルバス202cをマザーボード203のPCIバス203aに接続するためのPCIバス変換回路202f及びスキャナコントローラボード202に含まれる各部の電源を制御する電源制御回路500bを備えている。また、図示は省略するが、必要に応じてCPUやHDD等の拡張メモリを設けることができ、同様に電源制御回路500bにより電源が制御される。
スキャナコントローラボード202は、スキャナ101との間でデータのやり取りを行うためのASIC202a、プリンタ装置102側からスキャナ機能を実現するためのI/O202b、内部ローカルバス202c、内部ローカルバス202cをマザーボード203のPCIバス203aに接続するためのPCIバス変換回路202f及びスキャナコントローラボード202に含まれる各部の電源を制御する電源制御回路500bを備えている。また、図示は省略するが、必要に応じてCPUやHDD等の拡張メモリを設けることができ、同様に電源制御回路500bにより電源が制御される。
マザーボード203は、汎用のPCIバス203a、ホストバスである内部ローカルバス203b、PCIバス203aと内部ローカルバス203bとを接続するPCIホストブリッジ203c、内部ローカルバス203bに接続されたホスト用CPU203d、メモリ203e、PCIバス203aに接続されたHDD203f、I/O203g、マザーボード203に含まれる各部の電源を制御する電源制御回路500cを備えている。また、図示は省略するが、必要に応じてCPUやHDD等の拡張メモリを設けることができ、同様に電源制御回路500cにより電源が制御される。
尚、図示の容易化のために図2においては省略しているが、マザーボード203、プリンタコントローラボード201及びスキャナコントローラボード202に対して外部の電源ユニットから電源が供給される。外部の電源ユニットから供給された元電源は電源制御回路500a〜500cに入力され、電源制御回路500a〜cが同一基板上の他のデバイスに対して電源を供給する。尚、プリンタコントローラボード201及びスキャナコントローラボード202の電源制御回路500a、500bは、PCIバスを介して電源供給を受けても良いし、夫々外部から電源供給を受けても良い。
尚、図示の容易化のために図2においては省略しているが、マザーボード203、プリンタコントローラボード201及びスキャナコントローラボード202に対して外部の電源ユニットから電源が供給される。外部の電源ユニットから供給された元電源は電源制御回路500a〜500cに入力され、電源制御回路500a〜cが同一基板上の他のデバイスに対して電源を供給する。尚、プリンタコントローラボード201及びスキャナコントローラボード202の電源制御回路500a、500bは、PCIバスを介して電源供給を受けても良いし、夫々外部から電源供給を受けても良い。
電源制御回路500a、500b、500c(以降、電源制御回路500)は、略同一の構成及び機能を有する。
図4は電源制御回路500の内部ブロック図である。
図4に示すように、電源制御回路500は、信号遅延部501、電源制御部502、過剰電源検知部503、異常診断部504及び不揮発性メモリ505を有する。電源制御回路500は、外部電源から供給される入力電圧Pをホスト用CPU203dの制御に従って供給電圧Sとして、同一基板上の他の回路に供給する。電源制御回路500に入力された入力電圧Pは、過剰電源検知部503を通って電源制御部502に入力される。他方、ホスト用CPU203dの制御信号Aは、信号遅延部501に入力される。信号遅延部501は、受信した制御信号Aを不揮発性メモリ505に記憶された所定時間遅延させ、遅延制御信号Bとして電源制御部502に送信する。
電源制御部502は、遅延制御信号Bに従って入力電圧Pのオン/オフを切り換え、供給電圧Sとして同一基板上の他の回路に対して供給する。信号遅延部501の働きにより、プリンタコントローラボード201、スキャナコントローラボード202及びマザーボード203においては、ホスト用CPU203dの制御タイミングから所定時間遅れて電源が制御される。これにより、省電力化を図ることができる。また、電源制御部502は、電源制御状態信号Eをホスト用CPU203dに出力している。ホスト用CPU203dは、電源制御状態信号Eの出力信号状態変化をモニタすることで、供給電圧Sの供給状態を確認することができる。
図4は電源制御回路500の内部ブロック図である。
図4に示すように、電源制御回路500は、信号遅延部501、電源制御部502、過剰電源検知部503、異常診断部504及び不揮発性メモリ505を有する。電源制御回路500は、外部電源から供給される入力電圧Pをホスト用CPU203dの制御に従って供給電圧Sとして、同一基板上の他の回路に供給する。電源制御回路500に入力された入力電圧Pは、過剰電源検知部503を通って電源制御部502に入力される。他方、ホスト用CPU203dの制御信号Aは、信号遅延部501に入力される。信号遅延部501は、受信した制御信号Aを不揮発性メモリ505に記憶された所定時間遅延させ、遅延制御信号Bとして電源制御部502に送信する。
電源制御部502は、遅延制御信号Bに従って入力電圧Pのオン/オフを切り換え、供給電圧Sとして同一基板上の他の回路に対して供給する。信号遅延部501の働きにより、プリンタコントローラボード201、スキャナコントローラボード202及びマザーボード203においては、ホスト用CPU203dの制御タイミングから所定時間遅れて電源が制御される。これにより、省電力化を図ることができる。また、電源制御部502は、電源制御状態信号Eをホスト用CPU203dに出力している。ホスト用CPU203dは、電源制御状態信号Eの出力信号状態変化をモニタすることで、供給電圧Sの供給状態を確認することができる。
過剰電源検知部503は、入力電圧Pの電圧値を監視し、不揮発性メモリ505に記憶されている電圧閾値と比較する。そして、電圧閾値よりも高い入力電圧Pの電圧値が検出された場合、緊急停止制御信号Cを信号遅延部501に送信すると共に、異常診断実効命令Dを異常診断部504に送信する。緊急停止制御信号Cを受信した信号遅延部501は、不揮発性メモリ505に記憶された所定時間遅延させた後、遅延制御信号Bとして電源制御部502に送信する。他方、異常診断実効命令Dを受信した異常診断部504は、内部ローカルバス201e、202c、203bを介して同一基板上に実装された他の回路の状態を確認する。例えば、プリンタコントローラボード201に実装された電源制御回路500aであれば、異常診断実効命令Dを受信した異常診断部504は、内部ローカルバス201eを介してASIC201a、CPU201b、メモリ201c、I/O201d及び201fに対してアクセスし、過剰電源の供給により異常が発生していないか否か確認する。また、異常診断部504は、異常が確認されたデバイスを不揮発性メモリ505に記録する。
このように、夫々のユニット(プリンタコントローラボード201、スキャナコントローラボード202、マザーボード203)に夫々電源制御回路500を設けることにより、異常診断部504に診断対象のデバイスを予め登録しておくことができる。また、夫々のユニットに電源制御回路500を設けることにより、夫々のユニットで異なる遅延時間を設定することや、異なる動作電圧を設定することが可能となる。図2に示すように、異なるユニットにおいては、実装されているデバイスの数や種類が異なるため、異常診断に要する時間が異なることが多い。他方、過剰電源検知後は可能な限り早く電源の供給を停止することが好ましいため、異なるユニットで異なる遅延時間を設定可能とすることは非常に有意義である。
不揮発性メモリ505は、信号遅延部501における遅延時間の情報、過剰電源検知部503が入力電圧Pの過電圧を検出するための閾値情報及び異常診断部504による診断結果情報を記憶する不揮発性の記憶媒体である。本実施形態においては、1つの電源制御回路500が1つの不揮発性メモリ505を有する場合を例としているが、信号遅延部501、過剰電源検知部503及び異常診断部504が夫々異なる不揮発性メモリを有しても良い。ホスト用CPU203dは、内部ローカルバス201e、202c、203bを介して不揮発性メモリ505にアクセス可能である。内部ローカルバスを介して不揮発性メモリにアクセスすることにより、信号遅延部501の信号遅延時間及び過剰電源検知部503の電流閾値を設定、変更することができる。
異常診断部504が同一基板上の他の回路にアクセスし、異常診断を実行する間、診断される側の回路には電源が供給されている必要がある。過剰電源検知部503は過電圧を検知すると緊急停止制御信号Cを発信するが、その信号は信号遅延部501によって所定時間遅延され、電源制御回路502に入力される。結果的に、電源制御回路502が同一基板上の他の回路に対する電源供給を緊急停止するのは、過剰電源検知部503が過電圧を検知した後、信号遅延部501による所定遅延時間経過後となる。従って、過電圧検知後、すぐに供給電圧Sが緊急停止することはなく、信号遅延部501によって緊急停止制御信号Cが遅延されている間に、異常診断部504が異常診断を実行することができる。従来技術として、省電力のために電源制御回路に信号遅延部を設けることが提案されている。従って、本実施形態に係る電源制御方法は回路規模の増大を招くことなく実施可能である。また、信号遅延部に、複数の役割をもたせることができ、回路構成を有効に利用することができる。
本実施形態に係る電源制御回路500の過電圧検知動作について、図5に示すフローチャートを用いて説明する。過剰電源検知部503は、入力電圧Pの過電圧を検出すると(S501)、緊急停止制御信号Cを信号遅延部501に送信すると共に、異常診断実効命令Dを異常診断部504に送信する(S502)。異常診断実効命令Dを受信した異常診断部504は、同一基板上に実装されたその他の回路に対して異常診断を実行し(S503)、夫々の回路から診断結果を受信し(S504)、受信した診断結果を不揮発性メモリ505に記憶する(S505)。他方、緊急停止制御信号Cを受信した信号遅延部501は、不揮発性メモリ505に記憶された所定時間の間信号を遅延させ(S506)、緊急停止制御信号Cを遅延制御信号Bとして電源制御部502に送信する(S507)。遅延制御信号Bとして緊急停止の制御信号を受信した電源制御部502は、直ちに電源をオフとし、供給電圧Sの出力を停止する(S508)。これにより、電源制御回路500から他の回路への電源供給は停止する。不揮発性メモリ505に格納された診断結果を参照することにより、過剰電源を検出した後の問題発生モジュールを容易に特定することができる。
信号遅延部501による信号遅延時間は、少なくとも異常診断部504が異常診断を完了するのに要する時間である。これは実測値に基づいて定めても良いし、予測に基づいて定めても良い。また、異常診断部504が異常診断実効命令Dに従って異常診断を実行した後、不揮発性メモリ505に異常診断結果が格納された場合、不揮発性メモリ505は信号遅延部501に診断終了を示す信号を送信するようにしても良い。信号遅延部501は、緊急停止制御信号Cを受信した後、不揮発性メモリ505からの診断終了信号の受信に応じて、供給電圧Sを緊急停止する旨の遅延制御信号Bを送信することにより、異常診断が完了するまで供給電圧Sのオフを待機させることができると共に、不要に長い時間の信号遅延を回避できる。この場合、異常診断結果を格納する不揮発性メモリ505のみ、異なるデバイスとして形成しても良い。
尚、上記の説明においては、過剰電源検知部503は、電圧の閾値と入力電圧Pとの電圧を比較することにより過剰電源供給か否かを判断する例を説明した。しかしながら、突入電流、電源ノイズ等の一時的な現象に起因して、入力電圧Pが一時的に閾値を超えてしまう場合もある。このような場合まで供給電圧Sをオフにすることは好ましくない。従って、不揮発性メモリ505が電圧の閾値に加えて、閾値を超えた電圧の供給時間の閾値情報を有し、過剰電源検知部503は、入力電圧Pの電圧値に加えて、閾値を超えた電圧値が供給された時間をも監視するようにしても良い。閾値を超えた電圧が所定の時間以上供給されたことを以って過剰電源供給を判断することにより、拡張ユニット増設等による許容範囲内の電圧変動や一時的な過電圧現象による誤検出を防ぐことができる。
ここで、閾値を超えた電圧の供給時間が、不揮発性メモリ505に記憶されている閾値以下の場合であっても、他のデバイスに一時的に過電流が供給されることとなる。従って、過剰電源検知部503は、閾値を超えた電圧が供給された時点で異常診断実効命令Dを発信し、過電圧の供給時間が閾値を越えた時点で緊急停止制御信号を発信するようにしても良い。
ここで、閾値を超えた電圧の供給時間が、不揮発性メモリ505に記憶されている閾値以下の場合であっても、他のデバイスに一時的に過電流が供給されることとなる。従って、過剰電源検知部503は、閾値を超えた電圧が供給された時点で異常診断実効命令Dを発信し、過電圧の供給時間が閾値を越えた時点で緊急停止制御信号を発信するようにしても良い。
また、上記の説明においては、過剰電源検知部503は、入力電圧Pが供給されている間、常に入力電圧Pの電圧値を監視している例を説明した。しかしながら、過剰電源検知部503は、例えば電源制御回路500への入力電圧Pの供給開始時のみ、入力電圧Pの電圧値を監視するようにしても良い。また、プリンタコントローラボード201及びスキャナコントローラボード202等の機能拡張ユニットに含まれる電源制御回路の場合は、プリンタエンジン102a若しくはスキャナ101の動作開始時にのみ、入力電圧Pを監視するようにしても良い。このように、過電圧供給の危険性が高い時のみ過電圧監視を実行することにより、処理を簡略化することができる。
100…画像形成装置、101…スキャナ、102…プリンタ装置、103…テーブル、201…プリンタコントローラボード、201a…ASIC、201b…CPU、201c…メモリ、201d…I/O、201e…内部ローカルバス、201f…PCIバス変換回路、202…スキャナコントローラボード、202a…ASIC、202b…I/O、202c…内部ローカルバス、202f…PCIバス変換回路、203…マザーボード、203a…PCIバス、203b…内部ローカルバス、203c…PCIホストブリッジ、203d…CPU、203e…メモリ、203f…HDD、203g…I/O、204、205、206、207…コネクタ、500、500a、500b、500c…電源制御回路、501…信号遅延部、502…電源制御部、503…過剰電源検知部、504…異常診断部、505…不揮発性メモリ
Claims (8)
- 外部電源から入力される入力電圧を供給電圧として出力するか否かの制御を行う電源制御回路であって、
前記供給電圧のオン/オフを切り換える電源制御部と、
前記入力電圧の過電圧を検出した際に前記供給電圧を停止するための停止制御信号を出力する過剰電源検知部と、
前記過剰電源検知部による検知結果に基づいて外部デバイスの異常診断を行う異常診断部と、
前記過剰電源検知部からの停止制御信号を所定時間遅延させて前記電源制御部に出力する信号遅延部と、
前記異常診断部の診断結果を記憶する記憶部と、
を備えることを特徴とする電源制御回路。 - 前記過剰電源検知部は、前記入力電圧が所定値以上であるときに過電圧であると判断することを特徴とする請求項1に記載の電源制御回路。
- 前記過剰電源検知部は、前記入力電圧の過電圧状態が所定時間以上継続した場合に前記停止制御信号を出力することを特徴とする請求項2に記載の電源制御回路。
- 前記過剰電源検知部は、前記入力電圧の入力開始時に過電圧であるか否かの判断を行うことを特徴とする請求項2又は3に記載の電源制御回路。
- 前記信号遅延部は、前記停止制御信号を受信した後、前記記憶部に前記異常診断部の診断結果が記憶されるまで、前記停止制御信号を遅延させることを特徴とする請求項1乃至4いずれか1項に記載の電源制御回路。
- 請求項1乃至5いずれか1項に記載の電源制御回路を備えることを特徴とする機能拡張ユニット。
- 請求項6に記載の機能拡張ユニットを備えたことを特徴とする画像形成装置。
- 外部電源から入力される入力電圧を供給電圧として出力するか否かの制御を行う電源制御方法であって、
前記供給電圧のオン/オフを切り換える機能と、
前記入力電圧の過電圧を検出した際に前記供給電圧を停止するための停止制御信号を出力する機能と、
前記過電圧の検知結果に基づいて外部デバイスの異常診断を行う機能と、
前記停止制御信号を所定時間遅延させる機能と、
異常診断結果を記憶する機能と、
を含むことを特徴とする電源制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007005212A JP2008172962A (ja) | 2007-01-12 | 2007-01-12 | 電源制御回路、機能拡張ユニット、画像形成装置、及び電源制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007005212A JP2008172962A (ja) | 2007-01-12 | 2007-01-12 | 電源制御回路、機能拡張ユニット、画像形成装置、及び電源制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008172962A true JP2008172962A (ja) | 2008-07-24 |
Family
ID=39700501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007005212A Pending JP2008172962A (ja) | 2007-01-12 | 2007-01-12 | 電源制御回路、機能拡張ユニット、画像形成装置、及び電源制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008172962A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110085816A1 (en) * | 2009-10-12 | 2011-04-14 | Samsung Electronics Co., Ltd. | Electric power relaying unit and image forming apparatus having the same |
CN102340126A (zh) * | 2010-07-15 | 2012-02-01 | Abb技术股份公司 | 用于低压或中压设备的功率和控制单元 |
JP2012131091A (ja) * | 2010-12-21 | 2012-07-12 | Brother Industries Ltd | 画像形成装置 |
-
2007
- 2007-01-12 JP JP2007005212A patent/JP2008172962A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110085816A1 (en) * | 2009-10-12 | 2011-04-14 | Samsung Electronics Co., Ltd. | Electric power relaying unit and image forming apparatus having the same |
KR20110039804A (ko) * | 2009-10-12 | 2011-04-20 | 삼성전자주식회사 | 전원중계유닛 및 이를 적용한 화상형성장치 |
CN102043360A (zh) * | 2009-10-12 | 2011-05-04 | 三星电子株式会社 | 电力中继单元和具有电力中继单元的图像形成装置 |
US8358943B2 (en) * | 2009-10-12 | 2013-01-22 | Samsung Electronics Co., Ltd. | Electric power relaying unit and image forming apparatus having the same |
KR101703631B1 (ko) * | 2009-10-12 | 2017-02-08 | 에스프린팅솔루션 주식회사 | 전원중계유닛 및 이를 적용한 화상형성장치 |
CN102340126A (zh) * | 2010-07-15 | 2012-02-01 | Abb技术股份公司 | 用于低压或中压设备的功率和控制单元 |
JP2012131091A (ja) * | 2010-12-21 | 2012-07-12 | Brother Industries Ltd | 画像形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5397739B2 (ja) | 画像処理装置、画像処理方法および画像処理プログラム | |
US8817287B2 (en) | Image forming apparatus, method for controlling the same, and storage medium | |
US10162695B2 (en) | Information processing apparatus and fault diagnosis method | |
JP2008172962A (ja) | 電源制御回路、機能拡張ユニット、画像形成装置、及び電源制御方法 | |
JP2010157995A (ja) | 電子装置および信号断続方法 | |
JP2008187288A (ja) | 電圧記録装置及び画像処理装置 | |
CN104349001B (zh) | 信息处理装置及其控制方法 | |
US11039030B2 (en) | Image printing apparatus and method for controlling image printing apparatus | |
JP2019113933A (ja) | 電子機器、電子機器における制御方法、及びプログラム | |
JP7118629B2 (ja) | 電子機器、電子機器における制御方法、及びプログラム | |
JP2008299749A (ja) | 電源制御回路、機能拡張ユニット、画像形成装置、及び電源制御方法 | |
JP2016181088A (ja) | 電源装置、印刷装置、及び、電源装置の制御方法 | |
JP2005275771A (ja) | 節電管理装置 | |
JP2007172182A (ja) | 電源制御装置および画像形成装置 | |
JP3739581B2 (ja) | インタフェイス装置 | |
JP2007034580A (ja) | Pciシステム | |
JP2008287312A (ja) | 画像形成装置 | |
JP2007293718A (ja) | 電源制御装置、pciシステム及び画像形成装置 | |
JP5939878B2 (ja) | 表示制御装置及び表示制御方法 | |
JP2006252326A (ja) | Pciシステム | |
JP4378195B2 (ja) | 画像形成装置 | |
JP2009140312A (ja) | 電子装置 | |
JP2008017114A (ja) | 画像処理装置 | |
JP2005092648A (ja) | Pciシステム及びプリンタ装置 | |
JP2019185576A (ja) | 画像処理装置、画像処理装置の制御方法、及びプログラム |