JP2005092648A - Ｐｃｉシステム及びプリンタ装置 - Google Patents

Abstract

【課題】 制御電源オン、オフ命令後の遅延動作時、制御対象システムへのイニシャル処理およびエンド処理の時間に依存せずシステム制御の介在なしに制御電源の過電流を検知する。
【解決手段】 ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードを接続することが可能であり、また前記ＰＣＩバスとは別の制御信号にて遅延回路が構成されたＬＳＩと電源制御ＬＳＩを制御し、制御電源のＯＮ／ＯＦＦタイミングを任意の時間だけ遅延可能としたＰＣＩシステムにおいて、制御電源の過電流検知を可能とする。
【選択図】 図４

Description

本発明はＰＣＩシステム及びプリンタ装置に係り、拡張ボードなどをＰＣＩコネクタを介して接続させ、その接続されたＰＣＩコネクタの電源をＰＣマザーボードから制御するＰＣＩシステム及びプリンタ装置に関する。

近年、微細加工技術の発達によって、ＣＰＵの処理速度が飛躍的に速くなり、このような高速のＣＰＵを搭載した装置の処理速度がシステムバスの性能によって制限を受けるようになっている。このため、これを解決する高速バスの一つとしてＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスがインテル社を含むＰＣＩ ＳＩＧ（Ｓｐｅｃｉａｌ Ｉｎｔｅｒｅｓｔ Ｇｒｏｕｐ）によって提供されている。

一方、近年、各種装置の高性能化、多機能化、小型化の要求と共に、ネットワーク化（ＬＡＮの構築）の進展や、設置スペースの低減等の目的から、プリンタ装置においても、プリンタ機能を有するプリンタモジュール部と、スキャナー機能を有するスキャナーモジュール部とを、ＰＣ機能を有するＰＣマザーボードを介して融合することにより、プリンタ機能およびスキャナー機能に加えて、コピー機能、ファクシミリ機能等の多機能化を実現するプリンタ装置が提案され、このプリンタ装置においてもＰＩＣシステムが使用されている。

このＰＣＩバスを用いたＰＣＩシステムでは、ＰＣＩコネクタによりＰＣマザーボードに拡張ボードなどを接続して通信を行うと共に、ＰＣマザーボードからその拡張ボードなどへ電源を供給する。
こうしたＰＣＩシステムを用いたものに、本出願人により先に出願された特許文献１に記載した技術がある。
この技術は、ＰＣＩシステムの拡張ボード間において、別ルートで内部ローカルバスを有することにより、ＰＣＩバス変換ＬＳＩによるデータの変換処理を省くものである。

特開平９−３４６１０号公報

しかしながら、従来のＰＣＩバスでは、ＰＣマザーボードから接続された拡張ボードなどを制御したり電源を供給したりするに当たって、その接続された拡張ボードなど（制御対象システム）でのイニシャライズ処理やエンド処理の時間には、信号により制御することができず、電源をＯＦＦにすることも正常な処理には問題がある。
このため、ＰＣマザーボードから信号により制御したり電源をＯＮ／ＯＦＦしたりするには、上記したイニシャライズ処理やエンド処理の時間を計算しながら命令を保留する必要があり、その時間の電力を余分に消費してしまっていた。

そこで、本発明出願人は、未公開の技術として、制御対象システムへのイニシャル処理およびエンド処理の時間に依存せず命令することで制御を容易にし、消費電力を抑えるようにしたＰＣＩシステム及びプリンタ装置を提案している。
この技術では、内部ローカルバスから予め任意の遅延時間が設定される不揮発メモリを備えた遅延回路と、内部に供給する電源のオン、オフを制御する電源制御回路部とを、各拡張ボードに配置する。
そして、ホスト用ＣＰＵから入力された電源制御信号は、各拡張ボードの遅延回路部毎に設定された遅延時間だけ遅らせた後、電源制御回路部に入力されて拡張ボードに供給する電源がオン、オフされる。

ところが、この未公開の先願技術では、各拡張ボードにおける電源オン、オフを遅延時間だけずらしているため、過電流が流れた場合の対策が取られていなかった。

そこで本発明では、制御電源オン、オフ命令後の遅延動作時、制御対象システムへのイニシャル処理およびエンド処理の時間に依存せずシステム制御の介在なしに制御電源の過電流を検知することを第１の目的とする。
また、ＰＣマザーボード以外の複数の拡張ボード増設等による電流増加に対しては正常動作させ、素子破壊に至る過電流のみ制御電圧を制御電源のオフ遅延時間設定値に関わらず即時遮断可能とすることで過電流による素子絶縁破壊の確率を低く抑えることを第２の目的とする。
また、ＰＣマザーボード以外の複数の拡張ボード増設等による電流増加および所定時間以内に対しては電源ノイズ等による検知として正常動作させ、素子破壊に至る過電流のみ制御電圧を制御電源のオフ遅延時間設定値に関わらず即時遮断可能とすることで誤検知を抑えかつ過電流による素子絶縁破壊の確率を低く抑えることを第３の目的とする。
また、第１から第３の目的を達成するＰＣＩシステムを備えたプリンタ装置を提供することを第４の目的とする。

請求項１に記載の発明では、ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードを接続することが可能なＰＣＩシステムであって、前記ＰＣＩバスとは別に配置された制御信号線から出力される制御信号を遅延させて出力する遅延手段と、前記遅延回路から出力される前記制御信号に応じて、拡張ボードに供給する電源のオン、オフを制御する電源制御手段と、前記電源制御回路から拡張ボードに供給される電源の過電流を検知する過電流検知手段と、を前記各拡張ボードに設けることで前記第１の目的を達成する。
請求項２に記載の発明では、請求項１に記載のＰＣＩシステムにおいて、前記過電流検知手段は、前記電源制御手段による電源供給の開始及び供給中において、所定以上の電流値を検出した場合に、前記拡張ボードに供給される電源を即時に遮断することで前記第２の目的を達成する。
請求項３に記載の発明では、請求項１に記載のＰＣＩシステムにおいて、前記過電流検知手段は、前記電源制御手段による電源供給の開始及び供給中において、所定以上の電流値を所定時間以上検出した場合に、前記拡張ボードに供給される電源を即時に遮断することで、前記第３の目的を達成する。
請求項４に記載の発明では、プリンタ機能を有するプリンタモジュール部が、請求項１、請求項２、又は請求項３に記載のＰＣＩシステムの前記ＰＣＩバスに接続されて構成されたプリンタ装置により、前記第４の目的を達成する。

請求項１に記載のＰＣＩシステムによれば、制御電源オン、オフ命令後の遅延動作時、制御対象システムへのイニシャル処理およびエンド処理の時間に依存せずシステム制御の介在なしに制御電源の過電流を検知することができる。
また、請求項２に記載のＰＣＩシステムによれば、ＰＣマザーボード以外の複数の拡張ボード増設等による電流増加に対しては正常動作させ、素子破壊に至る過電流のみ制御電圧を制御電源のオフ遅延時間設定値に関わらず即時遮断可能とすることで過電流による素子絶縁破壊の確率を低く抑えることができる。
また、請求項３に記載のＰＣＩシステムによれば、ＰＣマザーボード以外の複数の拡張ボード増設等による電流増加および所定時間以内に対しては電源ノイズ等による検知として正常動作させ、素子破壊に至る過電流のみ制御電圧を制御電源のオフ遅延時間設定値に関わらず即時遮断可能とすることで誤検知を抑えかつ過電流による素子絶縁破壊の確率を低く抑えることができる。
また請求項４に記載のプリンタ装置によれば、制御電源オン、オフ命令後の遅延動作時、制御対象システムへのイニシャル処理およびエンド処理の時間に依存せずシステム制御の介在なしに制御電源の過電流を検知することができる。

以下、本発明のＰＣＩシステム及びプリンタ装置における好適な実施の形態について、図１から図５を参照して詳細に説明する。
（１）実施形態の概要
（ａ）ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードを接続することが可能であり、また前記ＰＣＩバスとは別の制御信号にて遅延回路が構成されたＬＳＩと電源制御ＬＳＩを制御し、制御電源のＯＮ／ＯＦＦタイミングを任意の時間だけ遅延可能としたＰＣＩシステムにおいて、制御電源の過電流検知を可能とする。
（ｂ）また、ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードを接続することが可能であり、また前記ＰＣＩバスとは別の制御信号にて遅延回路が構成されたＬＳＩと電源制御ＬＳＩを制御し、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードの制御電源のＯＮ／ＯＦＦタイミングを任意の時間だけ遅延可能とし、かつ制御電源の過電流検知を可能とするＰＣＩシステムにおいて、制御電源の供給開始時および供給中に所定以上の電流値を検知した場合、制御電源のＯＦＦ遅延時間設定値に関わらず制御電源を即時遮断可能とした電源制御を行う。
（ｃ）さらに、ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードを接続することが可能であり、また前記ＰＣＩバスとは別の制御信号にて遅延回路が構成されたＬＳＩと電源制御ＬＳＩを制御し、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードの制御電源のＯＮ／ＯＦＦタイミングを任意の時間だけ遅延可能とし、かつ制御電源の過電流検知を可能とするＰＣＩシステムにおいて、制御電源の供給開始時および供給中に所定以上の電流値を所定以上の時間検知した場合、制御電源のＯＦＦ遅延時間設定値に関わらず制御電源を即時遮断可能とした電源制御を行う。

（２）実施形態の詳細
以下に、省エネのための電源制御を可能とすると共に、過電流にも対応したＰＣＩシステム及びプリンタ装置の実施形態について説明する。
図１は、本実施例のプリンタ装置の外観図を示す。
本実施例のプリンタ装置１０２は、単体でプリンタ機能を有することに加えて、図示の如く、スキャナ１０１と組み合わせることにより、スキャナ１０１で読み取った画像データ（ＶＩＤＥＯデータ）をプリンタ装置１０２で出力することが可能である。換言すれば、プリンタ装置１０２とスキャナ１０１の構成によってコピー機能を実現できる構成である。尚、１０３はプリンタ装置１０２およびスキャナ１０１を載置するためのテーブルを示す。

次に本実施形態の基本構成について説明する。
図２は、従来のプリンタ装置にＰＣＩバスを用いたＰＣＩシステムを適用した場合の概略構成図を表したものである。
この図２に示されるように、プリンタ装置は、プリンタエンジン３０１を制御してプリンタ機能を実現するプリンタモジュール部としてのプリンタコントローラボード３０２と、プリンタ装置側からスキャナ３０３を制御してスキャナ機能を実現するスキャナモジュール部としてのスキャナコントローラボード３０４と、プリンタコントローラボード３０２およびスキャナコントローラボード３０４を制御して、コピー機能、ファクシミリ機能等を実現するためのＰＣマザーボード３０５とから構成される。

ここで、ＰＣマザーボード３０５には、ホスト用ＣＰＵや、メモリがホストバス（内部ローカルバス）に接続されており、汎用のＰＣＩバスにはデータ量の大きいデバイス（ＨＤＤなど）やデータを高速に転送する必要のあるデバイス（ビデオデバイス等の高速Ｉ／Ｏなど）等が接続されている。また、ＰＣＩバスとホストバスをＰＣＩホストブリッジ（バス・ブリッジ回路）を介して接続することにより、ＰＣマザーボード３０５全体の制御をホスト用ＣＰＵで行えるようにしている。

更に、拡張ボードであるプリンタコントローラボード３０２およびスキャナコントローラボード３０４は、それぞれＰＣＩブリッジ（バス・ブリッジ回路）を含むＰＣＩバス変換ＬＳＩ３０２ａ、３０４ａが搭載されており、それぞれのボードのコネクタ３０６とＰＣマザーボード３０５側のＰＣＩコネクタ３０７とを接続することにより、ＰＣＩバス変換ＬＳＩ３０２ａ、３０４ａを介してボード３０２、３０４の内部ローカルバスとＰＣマザーボード３０５のＰＣＩバスとが接続される構成である。

図３は、図２に示したプリンタ装置における拡張ボードの取り付け状態を例示したものである。
具体的には、ＰＣマザーボード３０５側のＰＣＩコネクタ３０７（４０７）に、拡張ボードであるプリンタコントローラボード３０２（４０２）およびスキャナコントローラボード３０４（４０４）のコネクタ３０６（４０６）を挿入することにより、容易にシステムの拡張を行うことが出来る。

次に、本実施形態のプリンタ装置について図４、図５を参照して詳細に説明する。
図４は、本発明の要部となる制御系のハード構成を示し、プリンタ装置１０２はプリンタエンジン１０２ａを制御してプリンタ機能を実現するプリンタモジュール部の制御基板としてのプリンタコントローラボード２０１と、プリンタ装置１０２側からスキャナ１０１を制御してスキャナ機能を実現するスキャナモジュール部の制御基板としてのスキャナコントローラボード２０２と、プリンタ装置１０２の多機能化のための種々の制御を行うＰＣマザーボード２０３とから構成される。
なお、図４において２０４〜２０７はそれぞれプリンタコントローラボード２０１またはスキャナコントローラボード２０２をＰＣマザーボード２０３に接続するためのコネクタを示す。

また、プリンタコントローラボード２０１は、プリンタエンジン１０２ａとの間でデータのやり取りを行うためのＡＳＩＣ（Application Specific Integrated Circuit）２０１ａと、プリンタ装置１０２のプリンタ機能の制御を行うためのＣＰＵ２０１ｂ、メモリ２０１ｃおよびＩ／Ｏ２０１ｄと、ＲＩＳＣバスからなる内部ローカルバス２０１ｅと、内部ローカルバス２０１ｅを後述するＰＣＩバス２０３ａに接続するためのＰＣＩバス変換ＬＳＩ２０１ｆと、後述するＰＣマザーボード２０３上のホスト用ＣＰＵ２０３ｄからの制御によって、上記２０１ａ〜２０１ｆの電源を制御する遅延制御用ＬＳＩ２０１ｋと電源制御用ＬＳＩ２０１ｈとを備えている。また、図示を省略するが、必要に応じてＬＡＮ（Local Area Network）や電話回線と接続するためのＮＩＣ（Network Interface Card）等のインターフェース、ＨＤＤ等の拡張メモリが設けられているものとし、同様に遅延制御用ＬＳＩ２０１ｋと電源制御用ＬＳＩ２０１ｈにより電源が制御される。

スキャナコントローラボード２０２は、スキャナ１０１との間でデータのやり取りを行うためのＡＳＩＣ２０２ａと、プリンタ装置１０２側からスキャナ機能を実現するためのＩ／Ｏ２０２ｂと、ＲＩＳＣバスからなる内部ローカルバス２０２ｃと、内部ローカルバス２０２ｃを後述するＰＣＩバス２０３ａに接続するためのＰＣＩバス変換ＬＳＩ２０２ｆと、後述するＰＣマザーボード２０３上のホスト用ＣＰＵ２０３ｄからの制御によって、上記２０２ａ〜２０２ｃ、２０２ｆの電源を制御する遅延制御用ＬＳＩ２０２ｋと電源制御用ＬＳＩ２０２ｈとを備えている。また、図示は省略するが、必要に応じてＣＰＵやＨＤＤ等の拡張メモリを設けることができ、同様に遅延制御用ＬＳＩ２０２ｋと電源制御用ＬＳＩ２０２ｈにより電源が制御される。

ＰＣマザーボード２０３は、汎用のＰＣＩバス２０３ａとホストバスである内部ローカルバス２０３ｂと、ＰＣＩバス２０３ａと内部ローカルバス２０３ｂとを接続するＰＣＩホストブリッジ２０３ｃと、内部ローカルバス２０３ｂに接続されたホスト用ＣＰＵ２０３ｄ、メモリ２０３ｅと、ＰＣＩバス２０３ａに接続されたＨＤＤ２０３ｆと、Ｉ／Ｏ２０３ｇを備えている。

図５は、図２の説明において記述した遅延制御用ＬＳＩ２０１ｋ（２０２ｋ）と電源制御用ＬＳＩ２０１ｈ（２０２ｈ）の内部ブロック図である。
この図５に示されるように、遅延制御用ＬＳＩ２０１ｋ（２０２ｋ）の内部は不揮発メモリ５０１（５０２）を保有し、遅延制御用ＬＳＩ２０１ｈ（２０２ｈ）の内部は不揮発メモリ６０１（６０２）と過電流検知回路７０１（７０２）を保有している。
ホスト用ＣＰＵ２０３ｄからの電源制御信号８０１が遅延制御用ＬＳＩ２０１ｋ（２０２ｋ）に入力され、内部ローカルバスから不揮発メモリ５０１（５０２）に予め設定した任意時間だけ信号の変化を遅らせた後、信号信号８０２の状態を変化させて次段の電源制御用ＬＳＩ２０１ｈ（２０２ｈ）へ出力する。

この電源制御信号８０２の状態の変化とは、例えば信号レベルのｈｉｇｈとｌｏｗの変化（切り替え）などであり、電源制御用ＬＳＩ２０１ｈ（２０２ｈ）は、入力された電源制御信号８０１の状態変化により、制御電源８０３をＯＮ／ＯＦＦさせることで、各デバイスの電源を制御する。
この制御電源８０３のＯＮ／ＯＦＦは、例えば上記した制御信号８０２の状態変化が信号レベルのｈｉｇｈとｌｏｗである場合、何れか一方の場合にＯＮとされ、他方に切り替わるとＯＦＦにされるよう制御されることとしてよい。

上記の遅延制御用ＬＳＩ２０１ｋ（２０２ｋ）は、この制御信号８０２の状態変化を上述したように予め設定した任意時間だけ遅らせることで、制御電源８０３のＯＮ／ＯＦＦ切り替えをその予め設定した任意時間だけ遅らせる。

図４に示すメモリ２０３ｅはＲＯＭとＲＡＭとを備えたものであり、この遅らせる時間の設定は、メモリ２０３ｅのＲＯＭに予め記憶されたプログラムに書き込まれた遅延時間によるものである。
このメモリ２０３ｅに格納されている遅延時間のデータが、本実施形態としてのＰＣＩシステムの起動時に、ＣＰＵ２０３ｄの制御により、遅延制御ＬＳＩ２０１ｋ、２０２ｋにおけるそれぞれの不揮発メモリ５０１（５０２）に書き込まれることとなる。
この書き込みでは、遅延制御用ＬＳＩ２０１ｋ（２０２ｋ）に対してはＰＣＩバス２０３ａとＰＣＩコネクタ２０５（２０７）を介して上記した遅延時間のデータが送信される。
なお、不揮発メモリ５０１（５０２）の遅延時間については、マザーボード２０３からの設定以外に、プリンタ装置と接続されたパーソナルコンピュータからの入力に基づいて設定するようにしてもよく、また、プリンタ装置に配置された入力部から入力するようにしてもよい。

電源制御用ＬＳＩ２０１ｈ（２０２ｈ）は入力された制御信号のデータにより出力する制御電源をＯＮ／ＯＦＦさせることで、各デバイスの電源を制御する。
また、内部ローカルバスから不揮発メモリ６０１（６０２）に予め設定した検知電流設定値と検知時間設定値のデータに基づき、過電流検知回路７０１（７０２）は制御電源の過電流検知を行う。

次に、このように構成されたＰＣＩシステム及びプリンタ装置の動作について説明する。
（１）第１の動作
ホスト用ＣＰＵ２０３ｄより、制御信号線をコネクタ２０４〜２０７、および遅延制御用ＬＳＩ２０１ｋ、２０２ｋを介し、電源制御用ＬＳＩ２０１ｈ、２０２ｈに接続、プリンタコントローラボード２０１の２０１ａ〜２０１ｆのデバイス、内部ローカルバス、スキャナコントローラボード２０２の２０２ａ〜２０２ｃ、２０２ｆのデバイス、内部ローカルバスの電源を、ホスト用ＣＰＵ２０３ｄから制御命令を受けた遅延制御用ＬＳＩ２０１ｋ、２０２ｋにより、予め設定された任意時間だけ遅延させた後、信号の状態を変化させ出力し、電源制御用ＬＳＩ２０１ｈ、２０２ｈにより、ＯＦＦすることで消費電力を抑える。

また、ホスト用ＣＰＵ２０３ｄからの制御により、プリンタコントローラボード２０１の２０１ａ〜２０１ｆのデバイス、内部ローカルバス、スキャナコントローラボード２０２の２０２ａ〜２０２ｃ、２０２ｆのデバイス、内部ローカルバスの電源を、ホスト用ＣＰＵ２０３ｄから制御命令を受けた遅延制御用ＬＳＩ２０１ｋ、２０２ｋにより、予め設定された任意時間だけ遅延させた後、信号の状態を変化させ出力し、電源制御用ＬＳＩ２０１ｈ、２０２ｈにより、ＯＮすることで上記デバイスの初期化動作が実行され通常状態に戻る。

また、制御電源の供給開始時および供給中に内部ローカルバスから予め設定した検知電流設定値のデータにより所定以上の電流値を過電流検知回路７０１（７０２）で検知した場合、制御電源のＯＦＦ遅延時間設定値に関わらず、過電流を検知した過電流検知回路により制御電源を即時遮断し電源供給を止める。

（２）第２の動作
ホスト用ＣＰＵ２０３ｄより、制御信号線をコネクタ２０４〜２０７、および遅延制御用ＬＳＩ２０１ｋ、２０２ｋを介し、電源制御用ＬＳＩ２０１ｈ、２０２ｈに接続、プリンタコントローラボード２０１の２０１ａ〜２０１ｆのデバイス、内部ローカルバス、スキャナコントローラボード２０２の２０２ａ〜２０２ｃ、２０２ｆのデバイス、内部ローカルバスの電源を、ホスト用ＣＰＵ２０３ｄから制御命令を受けた遅延制御用ＬＳＩ２０１ｋ、２０２ｋにより、予め設定された任意時間だけ遅延させた後、信号の状態を変化させ出力し、電源制御用ＬＳＩ２０１ｈ、２０２ｈにより、ＯＦＦすることで消費電力を抑える。

また、ホスト用ＣＰＵ２０３ｄからの制御により、プリンタコントローラボード２０１の２０１ａ〜２０１ｆのデバイス、内部ローカルバス、スキャナコントローラボード２０２の２０２ａ〜２０２ｃ、２０２ｆのデバイス、内部ローカルバスの電源を、ホスト用ＣＰＵ２０３ｄから制御命令を受けた遅延制御用ＬＳＩ２０１ｋ、２０２ｋにより、予め設定された任意時間だけ遅延させた後、信号の状態を変化させ出力し、電源制御用ＬＳＩ２０１ｈ、２０２ｈにより、ＯＮすることで上記デバイスの初期化動作が実行され通常状態に戻る。

また、制御電源の供給開始時および供給中に内部ローカルバスから予め設定した検知電流設定値と検知時間設定値のデータにより、過電流検知回路７０１（７０２）で所定以上の電流値を所定以上の時間検知した場合、制御電源のＯＦＦ遅延時間設定値に関わらず、過電流を検知した過電流検知回路により制御電源を即時遮断し電源供給を止める。

以上説明したように、本実施形態によれば、供給電源のＯＮ／ＯＦＦタイミングを予め設定された任意の時間だけ遅延させることができる。これにより、制御対象システム（拡張ボード）へのイニシャル処理およびエンド処理の時間に依存せず命令でき、ＰＣマザーボードからの制御を容易にすることができる。
また、ＰＣマザーボード以外の複数の拡張ボード電源のＯＮ／ＯＦＦタイミングを予め設定された任意の時間だけ遅延させることができる。これにより、制御対象システム（拡張ボード）へのイニシャル処理およびエンド処理の時間に依存せずＰＣマザーボードから命令でき、消費電力を抑え省エネを実現することができる。

さらに本実施形態によれば、制御電源オン、オフ命令後の遅延動作時、制御対象システムへのイニシャル処理およびエンド処理の時間に依存せずシステム制御の介在なしに制御電源の過電流を検知することができる。
また、第１の動作によれば、ＰＣマザーボード以外の複数の拡張ボード増設等による電流増加に対しては正常動作させ、素子破壊に至る過電流のみ制御電圧を制御電源のオフ遅延時間設定値に関わらず即時遮断可能とすることで過電流による素子絶縁破壊の確率を低く抑えることができる。
また、第２の動作によれば、ＰＣマザーボード以外の複数の拡張ボード増設等による電流増加および所定時間以内に対しては電源ノイズ等による検知として正常動作させ、素子破壊に至る過電流のみ制御電圧を制御電源のオフ遅延時間設定値に関わらず即時遮断可能とすることで誤検知を抑えかつ過電流による素子絶縁破壊の確率を低く抑えることができる。

本発明の実施形態としてのプリンタ装置及びスキャナをテーブルに載置した状態の外観を例示する斜視図である。 該プリンタ装置にＰＣＩバスを用いたＰＣＩシステムを適用した場合の概略構成図である。 該ＰＣＩシステムにおける拡張ボードの取り付け例を示す斜視図である。 本発明の実施形態の要部となる制御系のハード構成を例示するブロック図である。 実施形態における遅延制御用ＬＳＩ２０１ｋ（２０２ｋ）と電源制御用ＬＳＩ２０１ｈ（２０２ｈ）の内部構成を例示するブロック図である。

符号の説明

１０１、３０３ スキャナ
１０２ プリンタ装置
１０２ａ、３０１ プリンタエンジン
１０３ テーブル
２０１、３０２、 プリンタコントローラボード
２０２、３０４、 スキャナコントローラボード
２０３、３０５、 ＰＣマザーボード
２０４、２０６、３０６ コネクタ（オス型ＰＣＩコネクタ）
２０５、２０７、３０７ ＰＣＩコネクタ
２０１ｆ、２０２ｆ、３０２ａ、３０４ａ ＰＣＩバス変換ＬＳＩ
２０１ｈ、２０２ｈ 電源制御ＬＳＩ
２０１ｋ、２０２ｋ 遅延制御ＬＳＩ
２０１ｅ、２０２ｃ 内部ローカルバス
２０３ａ ＰＣＩバス
５０１、５０２ 不揮発性メモリ
６０１、６０２ 不揮発性メモリ
７０１、７０２ 過電流検知回路
８０１ 電源制御信号
５０２ 制御信号
５０３ 制御電源

Claims (4)

1. ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードを接続することが可能なＰＣＩシステムであって、
   前記ＰＣＩバスとは別に配置された制御信号線から出力される制御信号を遅延させて出力する遅延手段と、
   前記遅延回路から出力される前記制御信号に応じて、拡張ボードに供給する電源のオン、オフを制御する電源制御手段と、
   前記電源制御回路から拡張ボードに供給される電源の過電流を検知する過電流検知手段と、
   を前記各拡張ボードに設けたことを特徴とするＰＣＩシステム。
2. 前記過電流検知手段は、前記電源制御手段による電源供給の開始及び供給中において、所定以上の電流値を検出した場合に、前記拡張ボードに供給される電源を即時に遮断することを特徴とする請求項１に記載のＰＣＩシステム。
3. 前記過電流検知手段は、前記電源制御手段による電源供給の開始及び供給中において、所定以上の電流値を所定時間以上検出した場合に、前記拡張ボードに供給される電源を即時に遮断することを特徴とする請求項１に記載のＰＣＩシステム。
4. プリンタ機能を有するプリンタモジュール部が、請求項１、請求項２、又は請求項３に記載のＰＣＩシステムの前記ＰＣＩバスに接続されて構成されたことを特徴とするプリンタ装置。
   

Images