JP2005190015A - Ｐｃｉシステム - Google Patents

Abstract

【課題】 制御を容易にすることが可能なＰＣＩシステムを提供する。
【解決手段】 ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボード２０３に、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボード２０１、２０２を接続することが可能なＰＣＩシステムにおいて、前記ＰＣＩバスとは別に制御信号線およびステータスの読み取り可能な信号線を設け、遅延制御用ＬＳＩ２０１ｋ、２０１ｋと電源制御用ＬＳＩ２０１ｈ、２０２ｈを介し、供給電源のオン／オフタイミングを任意の時間だけ遅延可能とする。
【選択図】 図２

Description

本発明は、省エネのための電源制御を可能としたＰＣＩシステムに関する。

従来技術として、同一出願人より、ＰＣＩシステムの拡張ボード間において、別ルートで内部ローカルバスを有することにより、ＰＣＩバス変換ＬＳＩによる変換処理を省く技術が開示されている（例えば特許文献１参照）。
特開平９−３４６１０号公報

しかし、上記ＰＣＩシステムにおいては、制御対象システムへのイニシャル処理およびエンド処理の時間に依存して命令しているので、制御が複雑になるという問題があった。
本発明は、制御対象システムへのイニシャル処理およびエンド処理の時間に依存せず命令できることで制御を容易にすることが可能なＰＣＩシステムを提供することを目的とする。

上記の課題を解決するために、請求項１に記載の発明は、ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードを接続することが可能なＰＣＩシステムにおいて、前記ＰＣＩバスとは別に制御信号線およびステータスの読み取り可能な信号線を設け、予め設定された所定の時間だけ信号の変化を遅延する遅延制御用ＬＳＩと、電源制御信号を出力して電源をＯＮ／ＯＦＦする電源制御用ＬＳＩとを備え、前記遅延制御用ＬＳＩと電源制御用ＬＳＩを介して供給電源のオン／オフタイミングを任意の時間だけ遅延可能とすることを特徴とする。
また、請求項２に記載の発明は、ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードを接続することが可能なＰＣＩシステムにおいて、前記ＰＣＩバスとは別に制御信号線およびステータスの読み取り可能な信号線を設け、予め設定された所定の時間だけ信号の変化を遅延する遅延制御用ＬＳＩと、電源制御信号を出力して電源をＯＮ／ＯＦＦする電源制御用ＬＳＩとを備え、前記遅延制御用ＬＳＩと電源制御用ＬＳＩを介して前記Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードの供給電源のオン／オフタイミングを任意の時間だけ遅延可能とすることを特徴とする。
また、請求項３に記載の発明は、ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードを接続することが可能なＰＣＩシステムにおいて、前記ＰＣＩバスとは別に制御信号線およびステータスの読み取り可能な信号線を設け、予め設定された所定の時間だけ信号の変化を遅延する遅延制御用ＬＳＩと、電源制御信号を出力して電源をＯＮ／ＯＦＦする電源制御用ＬＳＩとを備え、前記遅延制御用ＬＳＩと電源制御用ＬＳＩを介し、前記Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードの供給電源のオン／オフタイミングを任意の時間だけ遅延可能とすると共に、前記ＰＣマザーボード上のホストＣＰＵから、前記ＰＣＩバスおよびＰＣマザーボード上のその他システムにおける供給電源のオン／オフタイミングを任意の時間だけ遅延可能とすることを特徴とする。

請求項１によれば、供給電源のオン／オフタイミングを遅延させることにより、制御対象システムへのイニシャル処理およびエンド処理の時間に依存せず命令できることで制御を容易にすることができる。
請求項２によれば、ＰＣマザーボード以外の複数の拡張ボード電源のオン／オフタイミングを遅延させることにより、制御対象システムへのイニシャル処理およびエンド処理の時間に依存せず命令でき、消費電力を抑え省エネを実現することができる。
請求項３によれば、ＰＣマザーボード上のホストＣＰＵ以外の電源のオン／オフタイミングを遅延させることにより、制御対象システムへのイニシャル処理およびエンド処理の時間に依存せず命令でき、消費電力を抑え省エネを実現することができる。

以下、図面を参照して、本発明の実施形態を詳細に説明する。
図１、図２に示す本発明の実施形態に係るプリンタ装置を説明する前に図３、図４に基いてその基本構成を説明する。
図３はプリンタ装置にＰＣＩバスを用いたＰＣＩシステムを適用した場合の基本構成図である。プリンタエンジン２００を制御してプリンタ機能を実現するプリンタモジュール部としてのプリンタコントローラボード２０１と、プリンタ装置側からスキャナ１０１を制御してスキャナ機能を実現するスキャナモジュール部としてのスキャナコントローラボード２０２と、プリンタコントローラボード２０１およびスキャナコントローラボード２０２を制御して、コピー機能、ファクシミリ機能等を実現するためのＰＣマザーボード２０３とから構成される。
ここで、ＰＣマザーボード２０３には、ホスト用ＣＰＵや、メモリがホストバス（内部ローカルバス）に接続されており、汎用のＰＣＩバスにはデータ量の大きいデバイス（ＨＤＤなど）やデータを高速に転送する必要のあるデバイス（ビデオデバイス等の高速Ｉ／Ｏなど）等が接続されている。また、ＰＣＩバスとホストバスをＰＣＩホストブリッジ（バス・ブリッジ回路）を介して接続することにより、ＰＣマザーボード２０３全体の制御をホスト用ＣＰＵで行えるようにしている。
更に、拡張ボードであるプリンタコントローラボード２０１およびスキャナコントローラボード２０２は、それぞれＰＣＩブリッジ（バス・ブリッジ回路）を含むＰＣＩバス変換ＬＳＩが搭載されており、それぞれのボードのコネクタ２０４、２０６とＰＣマザーボード２０３側のＰＣＩコネクタ２０５、２０７とを接続することにより、ＰＣＩバス変換ＬＳＩを介してボード２０１、２０２の内部ローカルバスとＰＣマザーボード２０３のＰＣＩバスとが接続される構成である。
図４は図３に示すプリンタ装置における拡張ボードの取り付け例を示す斜視図である。ＰＣマザーボード２０３側のＰＣＩコネクタ２０５、２０７に、拡張ボードであるプリンタコントローラボード２０１およびスキャナコントローラボード２０２のコネクタ２０４、２０６を挿入することにより、容易にシステムの拡張を行うことができる。

以下、具体的に本発明のＰＣＩシステムを用いるプリンタ装置の一実施形態について、図面を参照して詳細に説明する。
図１は本発明の実施形態に係るプリンタ装置の外観図である。本実施形態のプリンタ装置１０２は、単体でプリンタ機能を有することに加えて、図示の如く、スキャナ１０１と組み合わせることにより、スキャナ１０１で読み取った画像データ（ＶＩＤＥＯデータ）をプリンタ装置１０２で出力することが可能である。換言すれば、プリンタ装置１０２とスキャナ１０１の構成によってコピー機能を実現できる構成である。尚、１０３はプリンタ装置１０２およびスキャナ１０１を載置するためのテーブルを示す。
図２は本発明の実施形態に係るプリンタ装置の制御系のハード構成図である。プリンタ装置１０２はプリンタエンジン２００を制御してプリンタ機能を実現するプリンタモジュール部の制御基板としてのプリンタコントローラボード２０１と、プリンタ装置１０２側からスキャナ１０１を制御してスキャナ機能を実現するスキャナモジュール部の制御基板としてのスキャナコントローラボード２０２と、プリンタ装置１０２の多機能化のために種々の制御を行うＰＣマザーボード２０３とから構成される。
尚、図において符号２０４〜２０７はそれぞれプリンタコントローラボード２０１またはスキャナコントローラボード２０２をＰＣマザーボード２０３に接続するためのコネクタを示す。
また、プリンタコントローラボード２０１は、プリンタエンジン２００との間でデータのやり取りを行うためのＡＳＩＣ２０１ａ、プリンタ装置１０２のプリンタ機能の制御を行うためのＣＰＵ２０１ｂ、メモリ２０１ｃ、Ｉ／Ｏ２０１ｄ、ＲＩＳＣバスからなる内部ローカルバス２０１ｅ、内部ローカルバス２０１ｅを後述するＰＣＩバス２０３ａに接続するためのＰＣＩバス変換ＬＳＩ２０１ｆ、後述するＰＣマザーボード２０３上のホスト用ＣＰＵ２０３ｄからの制御によって、上記モジュール２０１ａ〜２０１ｆの電源を制御しオン／オフ状態をモニタ可能とする遅延制御用ＬＳＩ２０１ｋ、電源制御用ＬＳＩ２０１ｈを備えている。

また、図示を省略するが、必要に応じてＬＡＮや電話回線と接続するためのＮＩＣ等のインターフェース、ＨＤＤ等の拡張メモリが設けられているものとし、同様に遅延制御用ＬＳＩ２０１ｋと電源制御用ＬＳＩ２０１ｈにより電源が制御される。
スキャナコントローラボード２０２は、スキャナ１０１との間でデータのやり取りを行うためのＡＳＩＣ２０２ａ、プリンタ装置１０２側からスキャナ機能を実現するためのＩ／Ｏ２０２ｂ、ＲＩＳＣバスからなる内部ローカルバス２０２ｃ、内部ローカルバス２０２ｃを後述するＰＣＩバス２０３ａに接続するためのＰＣＩバス変換ＬＳＩ２０２ｆ、後述するＰＣマザーボード２０３上のホスト用ＣＰＵ２０３ｄからの制御によって、上記モジュール２０２ａ〜２０２ｃ、２０２ｆの電源を制御しオン／オフ状態をモニタ可能とする遅延制御用ＬＳＩ２０２ｋ、電源制御用ＬＳＩ２０２ｈを備えている。
また、図示は省略するが、必要に応じてＣＰＵやＨＤＤ等の拡張メモリを設けることができ、同様に遅延制御用ＬＳＩ２０２ｋと電源制御用ＬＳＩ２０２ｈにより電源が制御される。
ＰＣマザーボード２０３は、汎用のＰＣＩバス２０３ａ、ホストバスである内部ローカルバス２０３ｂ、ＰＣＩバス２０３ａと内部ローカルバス２０３ｂとを接続するＰＣＩホストブリッジ２０３ｃ、内部ローカルバス２０３ｂに接続されたホスト用ＣＰＵ２０３ｄ、メモリ２０３ｅ、ＰＣＩバス２０３ａに接続されたＨＤＤ２０３ｆ、Ｉ／Ｏ２０３ｇ、ホスト用ＣＰＵ２０３ｄからの制御によって、上記モジュール２０３ａ〜２０３ｃ、２０３ｅ〜２０３ｇの電源を制御しオン／オフ状態をモニタ可能とする遅延制御用ＬＳＩ２０３ｋ、電源制御用ＬＳＩ２０３ｈを備えている。

図５は図２に示す遅延制御用ＬＳＩ２０１ｋ（２０２ｋ、２０３ｋ）と電源制御用ＬＳＩ２０１ｈ（２０２ｈ、２０３ｈ）の内部ブロック図である。遅延制御用ＬＳＩ２０１ｋ（２０２ｋ、２０３ｋ）の内部は不揮発メモリ５０１（５０２、５０３）を保有している。
ホスト用ＣＰＵ２０３ｄからの電源制御信号５０４（５０５、５０６）が遅延制御用ＬＳＩ２０１ｋ（２０２ｋ、２０３ｋ）に入力され、内部ローカルバスから不揮発メモリ５０１（５０２、５０３）に予め設定した任意時間だけ信号の変化を遅らせた後、次段の電源制御用ＬＳＩ２０１ｈ（２０２ｈ、２０３ｈ）へ電源制御信号５０７（５０８、５０９）を出力する。
電源制御用ＬＳＩ２０１ｈ（２０２ｈ、２０３ｈ）に入力された電源制御信号５０７（５０８、５０９）の状態変化により、出力する制御電源５１０（５１１、５１２）をオン／オフさせることで各デバイスの電源を制御する。また、電源制御状態信号５１３（５１４、５１５）、５１６（５１７、５１８）の出力信号状態変化をモニタすることで、制御電源５１０（５１１、５１２）のオン／オフを確認することが可能である。

実施例１の動作を示す。ホスト用ＣＰＵ２０３ｄより、制御信号線をコネクタ２０４〜２０７、および遅延制御用ＬＳＩ２０１ｋ、２０２ｋを介し、電源制御用ＬＳＩ２０１ｈ、２０２ｈに接続し、プリンタコントローラボード２０１のデバイス２０１ａ〜２０１ｆ、内部ローカルバス、スキャナコントローラボード２０２のデバイス２０２ａ〜２０２ｃ、２０２ｆ、内部ローカルバスの電源をモニタする。
即ち、ホスト用ＣＰＵ２０３ｄにより、遅延制御用ＬＳＩ２０１ｋ、２０２ｋの電源制御状態信号５１３（５１４）と電源制御用ＬＳＩ２０１ｈ、２０２ｈからの電源制御状態信号５１６（５１７）をモニタする。
そして状況により遅延制御用ＬＳＩ２０１ｋ、２０２ｋからの電源制御信号５０７（５０８）を予め設定された任意時間だけ遅延させた後、信号の状態を変化させ出力し、電源制御用ＬＳＩ２０１ｈ、２０２ｈにより、制御電源５１０（５１１）をオフすることで消費電力を抑える。
また、ホスト用ＣＰＵ２０３ｄからの制御により、プリンタコントローラボード２０１のデバイス２０１ａ〜２０１ｆ、内部ローカルバス、スキャナコントローラボード２０２のデバイス２０２ａ〜２０２ｃ、２０２ｆ、内部ローカルバスの電源をモニタする。
即ち、ホスト用ＣＰＵ２０３ｄにより、遅延制御用ＬＳＩ２０１ｋ、２０２ｋの電源状態状態信号５１３（５１４）と電源制御用ＬＳＩ２０１ｈ、２０２ｈからの電源状態状態信号５１６（５１７）をモニタする。
そして、状況により遅延制御用ＬＳＩ２０１ｋ、２０２ｋからの電源制御信号５０７（５０８）を予め設定された任意時間だけ遅延させた後、信号の状態を変化させ出力し、電源制御用ＬＳＩ２０１ｈ、２０２ｈにより、制御電源５１０（５１１）をオンすることで上記デバイスの初期化動作が実行され通常状態に戻る。

実施例２の動作を示す。ホスト用ＣＰＵ２０３ｄより、制御信号線をＰＣマザーボード２０３の遅延制御用ＬＳＩ２０３ｋを介し電源制御用ＬＳＩ２０３ｈ、コネクタ２０４〜２０７、および遅延制御用ＬＳＩ２０１ｋ、２０２ｋを介し、電源制御用ＬＳＩ２０１ｈ、２０２ｈに接続し、プリンタコントローラボード２０１のデバイス２０１ａ〜２０１ｆ、内部ローカルバス、スキャナコントローラボード２０２のデバイス２０２ａ〜２０２ｃ、２０２ｆ、内部ローカルバス、ＰＣマザーボード２０３のデバイス２０３ｂ〜２０３ｃ、２０３ｅ〜２０３ｇ、内部ローカルバス、および、ＰＣＩバス２０３ａの電源をモニタする。
即ち、ホスト用ＣＰＵ２０３ｄにより、遅延制御用ＬＳＩ２０１ｋ、２０２ｋ、２０３ｋの電源制御状態信号５１３（５１４、５１５）と電源制御用ＬＳＩ２０１ｈ、２０２ｈ、２０３ｈからの電源制御状態信号５１６（５１７、５１８）をモニタする。
そして状況により遅延制御用ＬＳＩ２０１ｋ、２０２ｋ、２０３ｋからの電源制御信号５０７（５０８、５０９）を予め設定された任意時間だけ遅延させた後、信号の状態を変化させ出力し、電源制御用ＬＳＩ２０１ｈ、２０２ｈ、２０３ｈにより、制御電源５１０（５１１、５１２）をオフすることで消費電力を抑える。
また、ホスト用ＣＰＵ２０３ｄからの制御により、プリンタコントローラボード２０１のデバイス２０１ａ〜２０１ｆ、内部ローカルバス、スキャナコントローラボード２０２のデバイス２０２ａ〜２０２ｃ、２０２ｆ、内部ローカルバス、ＰＣマザーボード２０３のデバイス２０３ｂ〜２０３ｃ、２０３ｅ〜２０３ｇ、内部ローカルバス、および、ＰＣＩバス２０３ａの電源をモニタする。
即ち、ホスト用ＣＰＵ２０３ｄにより、遅延制御用ＬＳＩ２０１ｋ、２０２ｋ、２０３ｋの電源制御状態信号５１３（５１４、５１５）と電源制御用ＬＳＩ２０１ｈ、２０２ｈ、２０３ｈからの電源制御状態信号５１６（５１７、５１８）をモニタする。
そして状況により遅延制御用ＬＳＩ２０１ｋ、２０２ｋ、２０３ｋからの電源制御信号５０７（５０８、５０９）を予め設定された任意時間だけ遅延させた後、信号の状態を変化させ出力し、電源制御ＬＳＩ２０１ｈ、２０２ｈ、２０３ｈにより、制御電源５１０（５１１、５１２）をオンすることで、上記デバイスの初期化動作が実行され通常状態に戻る。

本発明の実施形態に係るプリンタ装置の外観図である。 本発明の実施形態に係るプリンタ装置の制御系のハード構成図である。 プリンタ装置にＰＣＩバスを用いたＰＣＩシステムを適用した場合の基本構成図である。 図３に示すプリンタ装置における拡張ボードの取り付け例を示す斜視図である。 図２に示す遅延制御用ＬＳＩと電源制御用ＬＳＩの内部ブロック図である。

符号の説明

２０１ プリンタコントローラボード
２０２ スキャナコントローラボード
２０３ ＰＣマザーボード
２０１ｈ、２０２ｈ 電源制御用ＬＳＩ
２０１ｋ、２０２１ｋ 遅延制御用ＬＳＩ

Claims (3)

1. ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードを接続することが可能なＰＣＩシステムにおいて、前記ＰＣＩバスとは別に制御信号線およびステータスの読み取り可能な信号線を設け、予め設定された所定の時間だけ信号の変化を遅延する遅延制御用ＬＳＩと、電源制御信号を出力して電源をＯＮ／ＯＦＦする電源制御用ＬＳＩとを備え、前記遅延制御用ＬＳＩと電源制御用ＬＳＩを介して供給電源のオン／オフタイミングを任意の時間だけ遅延可能とすることを特徴とするＰＣＩシステム。
2. ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードを接続することが可能なＰＣＩシステムにおいて、前記ＰＣＩバスとは別に制御信号線およびステータスの読み取り可能な信号線を設け、予め設定された所定の時間だけ信号の変化を遅延する遅延制御用ＬＳＩと、電源制御信号を出力して電源をＯＮ／ＯＦＦする電源制御用ＬＳＩとを備え、前記遅延制御用ＬＳＩと電源制御用ＬＳＩを介して前記Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードの供給電源のオン／オフタイミングを任意の時間だけ遅延可能とすることを特徴とするＰＣＩシステム。
3. ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジおよびＰＣＩバスが配置されたＰＣマザーボードに、Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードを接続することが可能なＰＣＩシステムにおいて、前記ＰＣＩバスとは別に制御信号線およびステータスの読み取り可能な信号線を設け、予め設定された所定の時間だけ信号の変化を遅延する遅延制御用ＬＳＩと、電源制御信号を出力して電源をＯＮ／ＯＦＦする電源制御用ＬＳＩとを備え、前記遅延制御用ＬＳＩと電源制御用ＬＳＩを介し、前記Ｉ／Ｏおよび内部ローカルバスが配設された複数の拡張ボードの供給電源のオン／オフタイミングを任意の時間だけ遅延可能とすると共に、前記ＰＣマザーボード上のホストＣＰＵから、前記ＰＣＩバスおよびＰＣマザーボード上のその他システムにおける供給電源のオン／オフタイミングを任意の時間だけ遅延可能とすることを特徴とするＰＣＩシステム。

Images